CN104766791B - 半导体装置及其形成方法 - Google Patents
半导体装置及其形成方法 Download PDFInfo
- Publication number
- CN104766791B CN104766791B CN201410351505.2A CN201410351505A CN104766791B CN 104766791 B CN104766791 B CN 104766791B CN 201410351505 A CN201410351505 A CN 201410351505A CN 104766791 B CN104766791 B CN 104766791B
- Authority
- CN
- China
- Prior art keywords
- substrate
- injection
- grid structure
- method described
- decrystallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000002347 injection Methods 0.000 claims abstract description 64
- 239000007924 injection Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 150000002500 ions Chemical class 0.000 claims abstract description 41
- 238000002513 implantation Methods 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- -1 carbon Ion Chemical class 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims 1
- 239000002019 doping agent Substances 0.000 description 14
- 239000012535 impurity Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000005280 amorphization Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
本发明公开了一种半导体装置及其形成方法，该形成方法包括：形成一栅极结构在一衬底上；使用该栅极结构为一掩模执行第一掺杂离子的一轻掺杂漏极注入至该衬底中，以在该衬底中形成轻掺杂漏极区域；在该轻掺杂漏极注入后，使用该栅极结构为一掩模执行一前非晶化注入至该衬底中，以非晶化至少一部分的这些轻掺杂漏极区域；以及在该前非晶化注入后，使用该栅极结构为一掩模执行第二掺杂离子的一高掺杂注入至该衬底中，以形成与这些轻掺杂漏极区域至少部分重叠的高掺杂区域。
Description
技术领域
本发明是有关于一种半导体装置的形成方法，且特别是有关于一种在半导体装置的制造过程中抑制掺杂物扩散(dopant diffusion)的方法。
背景技术
在半导装装置的制造过程中，杂质(impurity)可需要被掺杂至半导体层的一些区域中，以改变该区域的导电性。此掺杂区域的参数，例如是掺杂区域的边界(boundary)，可影响所制造的半导体装置的特性。然而，由于掺杂杂质的扩散，造成难以控制最终的掺杂轮廓(profile)，致使难以控制掺杂区域的边界。
举例来说，在制造金属半导体(metal on semiconductor，MOS)晶体管在衬底上时，如制造p型MOS(p-MOS)晶体管在硅衬底上时，杂质需被掺杂至该衬底中的一栅极结构的两侧的区域，以形成源/漏极区域。源/漏极区域的轮廓可影响MOS晶体管的电流-电压(I-V)特性，从而影响MOS晶体管的崩溃电压(breakdown voltage)。
发明内容
依据本发明，提出一种形成半导体装置的方法。此方法包括：形成一栅极结构在一衬底上；使用该栅极结构为一掩模(mask)执行第一掺杂离子(dopant ion)的一轻掺杂漏极(Lightly Doped Drain，LDD)注入(implantation)至该衬底中，以在该衬底中形成轻掺杂漏极区域；在该轻掺杂漏极注入后，使用该栅极结构为一掩模执行一前非晶化注入(pre-amorphization implantation，PAI)至该衬底中，以非晶化至少一部分的这些轻掺杂漏极区域；以及在该前非晶化注入后，使用该栅极结构为一掩模执行第二掺杂离子的一高掺杂注入(high-doping implantation)至该衬底中，以形成与这些轻掺杂漏极区域至少部分重叠(overlap)的高掺杂区域。
另依据本发明，提出一种半导体装置。半导体装置包括：一衬底，包含一第一元件；一栅极结构，形成在该衬底上；以及一源极区域及一漏极区域形成在该衬底中，并位于该栅极结构的侧边，该源极及该漏极区域包含一掺杂物(dopant)，该掺杂物含有与该第一元件不同的一第二元件，且该第一及该第二元件是来自周期表中相同的一族(group)。
与本发明有关的特征及优点将举列在随后的部分说明内容，而部分是从说明内容看来是显而易见的，或可通过本发明的实作而被学习。此种特征及优点将通过附加的权利要求范围所特别指出的元件及组合的方式而被实现并获得。
需被了解的是上述的上位说明与随后的细部说明是仅为范例性及解释性的，而并不限制本发明，在此声明。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1A-图1H绘示依照一范例性实施例的形成半导体装置的方法。
图2绘示前非晶化(pre-amorphization)在掺杂离子的分布的效果。
图3A-图3B分别绘示使用传统方法制造的装置中与使用依照一范例性实施例的方法制造的装置中的二维掺杂物分布。
图3C绘示沿图3A及图3B的切割线段在装置中的一维掺杂物分布。
图4绘示电流-电压曲线针对使用传统方法制造的装置及用于使用依照一范例性实施例的方法制造的装置。
【符号说明】
102：衬底
104：栅极结构
106：掺杂离子
108：轻掺杂漏极区域
110：栅极间隔物
112：离子
113：非晶态区域
114：离子
116：高掺杂区域
具体实施方式
依据本发明的实施例包含在半导体装置的制造过程中抑制掺杂物扩散的方法。
于后，依据本发明的实施例将参照图式而被说明。若可能，相同的参考数字会在各图式中被使用来代表相同或相仿的部件。
图lA-图1G示意地绘示依据本发明实施例的MOS晶体管范例性制造方法。在图1A-图1G所示的范例性制造方法的说明中，是以p-MOS晶体管为例作讨论。注意相仿的过程可被应用至其它半导体装置，如n型MOS晶体管。
如图lA所示，栅极结构104是形成在衬底102上。衬底102例如是n型硅衬底。依据被制造的晶体管的型式，栅极结构104可包含不同的层，例如是栅极隔离(insulating)层与控制栅极电极，或可包含额外的层，例如通道(tunneling)层或浮动(floating)栅极电极。
如图1B所示，轻掺杂漏极(Lightly Doped Drain，LDD)注入(implantation)是通过使用栅极结构104为掩模(mask)注入掺杂离子106至衬底102中而被执行。由于栅极结构104阻隔部分的掺杂离子106，轻掺杂漏极区域108是形成在衬底102中并位于栅极结构104的侧边，如图1C所示。
如图1B所示的轻掺杂漏极注入可包含注入p型掺杂离子至衬底102中。于一些实施例中，掺杂离子106包含第三族(Group-III)离子，如硼(boron，B)离子。B离子可被注入在约1E13cm-2至约1E14cm-2的剂量(dose)，以及约10KeV至约30KeV的注入能量。
请参照图1D，栅极间隔物(spacer)110是形成在栅极结构104的侧壁(sidewall)。栅极间隔物110包含隔离材料，如氮化硅(silicon nitride)。栅极间隔物110可例如是通过沉积一隔离层在衬底102的整个平面上并伴随一回刻蚀(etch back)而被形成。
请参照图1E，前非晶化注入(pre-amorphization implantation，PAI)是通过使用包含栅极结构104与栅极间隔物110的结构为一掩模注入离子112至衬底102中而被执行。如具有通常知识者所知悉者，「前非晶化注入」在半导体制造过程中代表在杂质掺杂步骤前所执行的注入，如用于形成场效(field-effect)晶体管的源/漏极区域的重(heavy)掺杂步骤，而此种注入「非晶化」部分接受前非晶化注入的半导体装置。如图1F所示，前非晶化注入非晶化部分的衬底102，生成非晶态(amorphous)区域113在包含栅极结构104与栅极间隔物110的结构的侧边。
前非晶化注入有助于降低掺杂物的通道效应(channeling effect)，其表示一种效应其中掺杂杂质(在前非晶化注入后接续的掺杂步骤所掺杂的杂质，稍后说明)穿越(channel)衬底的晶格(crystal lattice)结构的空间而抵达比所需的深度更远之处。前非晶化注入通过非晶化衬底102而降低后续掺杂杂质可穿越的衬底102的晶格结构的空间，从而降低掺杂物的通道效应。如此，后续掺杂杂质的掺杂深度会降低，而其掺杂轮廓可被较佳地受到控制。再者，通过在杂质掺杂步骤前执行前非晶化注入，过度的点缺陷(pointdefects)及过度的间隙(interstitial)，即末端损伤(end-of-range，EOR)缺陷，可被降低。如此，后续掺杂的杂质较不可能形成掺杂物-间隙对(paring)与掺杂物-间隙群(cluster)，例如是硼作为后续掺杂步骤中的掺杂物时的硼-间隙对与硼-间隙群。如此，后续掺杂杂物的瞬时(transient)增强扩散会被抑制，而更多的掺杂杂质可被活化。如此，掺杂物活性可被改善，而较低的片电阻(sheet resistance，Rs)可被达到。
依据本发明实施例，用于前非晶化注入的条件可被控制以控制非晶态区域113的深度(亦可表示为非晶化深度，即衬底102表面至非晶态区域113的底部的距离)。一般来说，较大的非晶化深度导致较少的过度点缺陷、较少的过度间隙，即EOR缺陷、更多的掺杂物掺杂可被活化、以及降低TED(Transient Enhanced Diffusion)。在一些实施例中，非晶化深度是被控制为约至约其是大于后述的高掺杂区域的深度。
依据本发明的实施例，离子112可为与衬底102主要包含的元件在周期表中相同一族的离子。在一些实施例中，衬底102包含硅衬底，故离子112可为第四族(Group-IV)，如碳(carbon，C)或锗(Germanium，Ge)。举例来说，C离子可被注入在约1E15cm-2至约5E15cm-2的剂量，以及约10KeV至约50KeV的注入能量。选择性地，Ge离子可被注入在约1E15cm-2至约5E15cm-2的剂量，以及约10KeV至约50KeV的注入能量。
前非晶化注入可在室温被执行，即约21℃，或在低于室温的温度。举例来说，前非晶化注入可在约0℃的低温至约-100℃的环境温度被执行。在低温的注入亦可被称之为低温注入(cryogenic implantation)。低温有助于降低动态退火效应(dynamic annealingeffect)，并降低所需用于非晶化衬底的晶格的门限剂量。如此，在其它条件相同的情况下，低温的注入可导致较大的非晶态深度。
在前非晶化注入被执行后，如图1G所示，高掺杂注入是通过使用包含栅极结构104与栅极间隔物110的结构为一掩模注入离子114至衬底102中而被执行。高掺杂注入的结果，高掺杂区域116是被形成衬底102中并位于栅极结构104的侧边，如图1H所示。高掺杂区域116及轻掺杂漏极区域108一起形成所制成的晶体管的源/漏极区域。
如图1G所示的高掺杂注入可包含注入p型掺杂离子至衬底102中。在一些实施例中，掺杂离子106包含第三族元件的离子，如B离子或铟(indium，In)离子、或第三族元件及其他元件的离子群，如BF2离子群。B离子可被注入在约5E14cm-2至约5E15cm-2的剂量，以及约10KeV至约50KeV的注入能量。
在一些实施例中，在高掺杂注入后，退火例如可被执行，以修复因上述讨论的注入步骤而产在衬底102中的缺陷，并活化所注入的掺杂离子，例如B离子。退火步骤可被执行在约900℃至1200℃的温度。
注意在图1B、图1E及图1G中，注入是通过指向下方的箭头所表示。此是用于解释目的而并非用于表示实际的注入方向。亦即，离子被注入往衬底102的方向(或称之为注入方向)并非一定得垂直于衬底102的表面。举例来说，注入方向可倾斜至例如是约7°，亦即注入方向与衬底102的表面的法线(normal)方向之间的角度可约为7°。
如上所述步骤的结果，半导体装置是被形成，例如是如图1H所示的半导体装置。依据本发明的实施例所制成的此半导体装置包含衬底102例如是Si衬底、栅极结构104、栅极间隔物110形成在栅极结构104的两侧、以及源/漏极区域。源/漏极区域各包含轻掺杂漏极区域108以及一高掺杂区域116。源/漏极区域包含通过前非晶化注入所引入的掺杂离子，其包含例如是C或Ge。
图2绘示前非晶化注入在掺杂离子的扩散的效果的一例。图2中的扩散轮廓是在退火被执行前而被取得。在图2所示的例中，虚线曲线代表当B离子在使用传统方法而被注入时B的扩散，亦即缺少前非晶化注入的步骤(于后是被称为传统注入)。实线曲线代表在高掺杂B注入前，当B离子在使用依据本发明的实施例的方法而被注入时B的扩散，亦即包含前非晶化注入的步骤，例如是在低温下使用C的前非晶化注入(于后是被称为低温C注入)。从图2可以看出，当低温C注入已被执行时，B的扩散是被抑制。
图3A-图3C绘示依据传统方法的装置中的净掺杂(net-doping)分布与依据本发明实施例的装置中的净掺杂分布之间的比较，其中假设其他条件是相同的。具体地，图3A-图3C是模拟结果，其中图3A绘示传统注入的净掺杂分布，图3B绘示以低温C注入的净掺杂分布，图3C绘示在图3A及图3B中所示的两装置的各个装置中沿切割线段的净掺杂分布。于图3C中，虚线曲线表示对应至传统方法的掺杂轮廓，而实线曲线表示对应至本发明实施例的掺杂轮廓。从图3A-图3C可看出，掺杂离子的扩散是受到低温C注入的抑制，而高掺杂区域是较佳地被定义。
相较于依传统方法制成的装置，由于掺杂物扩散的抑制与较佳定义的高掺杂区域，依本发明实施例的方法所制成的装置具有较佳的崩溃电压(breakdown voltage)。图4绘示ID-VD曲线针对以传统注入(虚线曲线)制成的装置以及以低温C注入(实线曲线)制成的装置，且是在施加至装置的控制栅极电极的电压VG等于0V时所量测而得的。如在此使用的，VD代表施加至装置的漏极的电压，而ID代表流经装置的漏极的电流。注意施加至装置的源极的电压为0V，意即源极是被接地。从图4可看出，当以低温C注入制成的装置中电流ID突然地(sharply)增加时的电压VD的绝对值，是大于当以传统注入制成的装置中电压ID突然地增加时的电压VD的绝对值。意即，以低温C注入制成的装置比以传统注入制成的装置具有较大的崩溃电压。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (12)
1.一种形成半导体装置的方法，包括：
形成一栅极结构在一衬底上；
使用该栅极结构为一掩模执行第一掺杂离子的一轻掺杂漏极注入至该衬底中，以在该衬底中形成轻掺杂漏极区域；
在该轻掺杂漏极注入后，使用该栅极结构为一掩模执行一前非晶化注入至该衬底中，以非晶化至少一部分的这些轻掺杂漏极区域；以及
在该前非晶化注入后，使用该栅极结构为一掩模执行第二掺杂离子的一高掺杂注入至该衬底中，以形成与这些轻掺杂漏极区域至少部分重叠的高掺杂区域；
其中执行一前非晶化注入至该衬底中的步骤包括在0℃至-100℃的环境温度下注入碳离子至该衬底中。
2.根据权利要求1所述的方法，其中形成该栅极结构在该衬底上的步骤包括形成该栅极结构在一n型硅衬底上。
3.根据权利要求1所述的方法，其中注入碳离子至该衬底中的步骤包括注入碳离子在1E15cm-2至5E15cm-2的剂量。
4.根据权利要求1所述的方法，其中注入碳离子至该衬底中的步骤包括注入碳离子在10KeV至50KeV的注入能量。
5.根据权利要求1所述的方法，其中执行该轻掺杂漏极注入的步骤包括注入该第一掺杂离子为硼离子至该衬底中在1E13cm-2至1E14cm-2的剂量。
6.根据权利要求1所述的方法，其中执行该轻掺杂漏极注入的步骤包括注入该第一掺杂离子为硼离子至该衬底中在10KeV至30KeV的注入能量。
7.根据权利要求1所述的方法，其中执行该高掺杂注入的步骤包括注入该第二掺杂离子为硼离子至该衬底中在5E14cm-2至5E15cm-2的剂量。
8.根据权利要求1所述的方法，其中执行该高掺杂注入的步骤包括注入该第二掺杂离子为硼离子至该衬底中在10KeV至50KeV的注入能量。
9.根据权利要求1所述的方法，其中形成该栅极结构的步骤包括：
形成一栅极隔离层在该衬底上；以及
形成一栅极电极在该栅极隔离层上。
10.根据权利要求1所述的方法，更包括：
在该轻掺杂漏极注入后，形成栅极间隔物在该栅极结构的侧壁。
11.根据权利要求10所述的方法，其中：
执行该前非晶化注入的步骤包括使用包含该栅极结构及该栅极间隔物的一结构为一掩模执行该前非晶化注入；以及
执行该高掺杂注入的步骤包括使用包含该栅极结构及该栅极间隔物的该结构为一掩模执行该高掺杂注入。
12.根据权利要求1所述的方法，更包括：
在该高掺杂注入后，执行退火。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/150,681 | 2014-01-08 | ||
| US14/150,681 US20150194311A1 (en) | 2014-01-08 | 2014-01-08 | Method For Manufacturing Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104766791A CN104766791A (zh) | 2015-07-08 |
| CN104766791B true CN104766791B (zh) | 2017-09-15 |
Family
ID=53495759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410351505.2A Expired - Fee Related CN104766791B (zh) | 2014-01-08 | 2014-07-23 | 半导体装置及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150194311A1 (zh) |
| CN (1) | CN104766791B (zh) |
| TW (1) | TWI527130B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109390398A (zh) * | 2017-08-04 | 2019-02-26 | 旺宏电子股份有限公司 | 半导体结构 |
| CN111129141A (zh) * | 2018-10-31 | 2020-05-08 | 长鑫存储技术有限公司 | 一种半导体器件的制备方法及所得的半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855592B2 (en) * | 2001-12-15 | 2005-02-15 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device |
| US7101743B2 (en) * | 2004-01-06 | 2006-09-05 | Chartered Semiconductor Manufacturing L.T.D. | Low cost source drain elevation through poly amorphizing implant technology |
| CN101087003A (zh) * | 2006-06-09 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 半导体元件及其形成方法 |
| CN102810480A (zh) * | 2011-06-02 | 2012-12-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7741699B2 (en) * | 2006-06-09 | 2010-06-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having ultra-shallow and highly activated source/drain extensions |
-
2014
- 2014-01-08 US US14/150,681 patent/US20150194311A1/en not_active Abandoned
- 2014-05-02 TW TW103115781A patent/TWI527130B/zh active
- 2014-07-23 CN CN201410351505.2A patent/CN104766791B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855592B2 (en) * | 2001-12-15 | 2005-02-15 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device |
| US7101743B2 (en) * | 2004-01-06 | 2006-09-05 | Chartered Semiconductor Manufacturing L.T.D. | Low cost source drain elevation through poly amorphizing implant technology |
| CN101087003A (zh) * | 2006-06-09 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 半导体元件及其形成方法 |
| CN102810480A (zh) * | 2011-06-02 | 2012-12-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104766791A (zh) | 2015-07-08 |
| US20150194311A1 (en) | 2015-07-09 |
| TWI527130B (zh) | 2016-03-21 |
| TW201528382A (zh) | 2015-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100552974C (zh) | 半导体元件及其形成方法 | |
| US7741699B2 (en) | Semiconductor device having ultra-shallow and highly activated source/drain extensions | |
| CN1885557B (zh) | 半导体元件及形成半导体元件的方法 | |
| US9577040B2 (en) | FinFET conformal junction and high epi surface dopant concentration method and device | |
| US7833886B2 (en) | Method of producing a semiconductor element in a substrate | |
| US8993424B2 (en) | Method for forming a semiconductor transistor device with optimized dopant profile | |
| CN105702582A (zh) | 晶体管的形成方法 | |
| US7582547B2 (en) | Method for junction formation in a semiconductor device and the semiconductor device made thereof | |
| CN102938375B (zh) | 一种场效应晶体管及形成方法 | |
| CN104766791B (zh) | 半导体装置及其形成方法 | |
| US7888223B2 (en) | Method for fabricating P-channel field-effect transistor (FET) | |
| CN103594516B (zh) | 半导体器件以及制作该半导体器件的方法 | |
| CN101930922B (zh) | Mos晶体管的制作方法 | |
| CN106158657B (zh) | Mos晶体管的形成方法 | |
| US8039330B2 (en) | Method for manufacturing semiconductor device | |
| CN109192659A (zh) | 一种耗尽型场效应管的制作方法 | |
| US8664073B2 (en) | Method for fabricating field-effect transistor | |
| EP1884985A1 (en) | Method for junction formation in a semiconductor device and the semiconductor device thereof | |
| US8586405B2 (en) | Semiconductor device manufacturing method | |
| CN109103261B (zh) | 半导体器件和集成电路 | |
| CN103855020B (zh) | 晶体管及其形成方法 | |
| JPH04196170A (ja) | 半導体装置およびその製造方法 | |
| CN106952821B (zh) | 一种晶体管及其形成方法 | |
| CN116190384A (zh) | 半导体器件及其制造方法 | |
| CN102201341B (zh) | 制造nmos晶体管的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170915 Termination date: 20190723 |