具体实施方式
以下结合附图所示实施例作进一步详述。
IPQAM设备和CMTS设备来实现交互VOD业务传输功能。IPQAM利用同轴完成广播电视节目,点播业务,互动电视业务视频流的推送。CMTS利用同轴承载语音,数据,视频点播信号回传。
在总前端和分前端之间即广电骨干网上,以IP形式采用单播来分发节目流或文件,经过IPQAM设备后转为射频RF信号广播到HFC接入网上。当用户的点播请求被重定向到流服务器后,流服务器将视频流以恰当的封包形式输出至IPQAM设备,IPQAM将视频流调制成RF,通过HFC网络传输给网络机顶盒STB,网络机顶盒STB对视频流进行解调和编码。用户点播信号通过HFC+CMTS网络实现与前端的交互。
CMTS+IPQAM的技术方案基于HFC网络,不用再重新建IP网,充分利用原有的网络资源,有限同轴电缆网宽带优势得到了充分的利用。而且IPQAM设备正好可以弥补CMTS下行流量的不足的问题,向用户提供有QOS保障的视频服务,适合高清业务对传输网络的高下行带宽的要求。同时降低了视频服务对IP网络的要求,不再要求IP网络接入层提供较高的宽带,能降低成本。
随着技术的发展和需求的提高,CMTS和IPQAM集成化的趋势越来越明显。从硬件结构上来说,CMTS要添加IPQAM功能模块,需要将IPQAM的处理芯片和周边配套模块整体移植到CMTS中,主芯片和配套模块和CMTS中的其他功能模块接口会不兼容,性能不匹配,更改起来要添加一些硬件模块,或者要更换CMTS中原有的硬件模块,增加了硬件原理更改难度以及成本;如果移植了IPQAM芯片和配套模块,会面临芯片版本的升级和功能扩容的问题,又增加了硬件改版难度和采购器件的成本;添加IPQAM芯片模块还有个瓶颈就是模块管脚功能都分配好了,不能灵活调配,扩容功能少。
本发明采用FPGA芯片集成IPQAM功能和DOCSIS功能, 能解决以上的技术问题。在CMTS中只需添加一个FPGA芯片和一个SDRAM就可以实现IPQAM的所有功能,并且能将原有的部分DOCSIS功能加入其中,不用添加IPQAM芯片和一些周边配套模块。FPGA和CMTS其它模块接口简单,只用通过GMII总线分别和交换芯片,上下行处理芯片相连即可。FPGA的管脚可以灵活分配,可以根据功能的需求,分配管脚,并更新程序,不用频繁的改版换芯片,降低了成本。例如可以通过软件配置,将下行的16通道,配置成8通道用于DOCSIS3.0下行,另外8通道用作IPQAM,并且能够共享带宽,提高带宽利用率等等。同时FPGA处理速率高,功耗低,可轻松实现IPQAM和DOCSIS的各项功能。
综上所述,用FPGA实现集成了DOCSIS和IPQAM功能的边缘化设备,能完全实现电信IPTV的所有业务(视频点播,电视网站,交互节目,网络游戏,海量信息),利用已有的有线HFC网络,能向用户提供有QOS保障的视频服务,不会出现带宽业务拥塞现象,同时高度集成了DOCSIS,IPQAM的所有功能,降低了硬件成本,提高了带宽,也可灵活实现功能扩容:本发明实现了VLAN映射等功能。
如上文所述,现有能实现双向视频点播功能的方案有:IPTV,分离式IPQAM设备方案。
IPTV相对于IPQAM的主要缺点是:
1)宽带数据业务会出现瓶颈和拥塞现象,带宽利用度低。2)高清片源需要进行压缩。3)性价比低,前期投入高。
分离式IPQAM设备相对与集成了IPQAM功能的边缘化MINI CMTS的主要缺点是:1)分离式IPQAM设备硬件成本高,要增加部署和管理成本。2)分离式IPQAM设备的扩容功能少。
实现IPQAM设备和MINI CMTS的结合,除了用FPGA来实现以外,还可以在MINI CMTS里用IPQAM集成芯片来实现。但是这个方法的缺点是:IPQAM芯片刚推出不久,相关的模块设计和芯片性能都不成熟,相应的技术支持也不完善;芯片功耗高,处理数据能力比不上FPGA,管脚功能配置灵活度低, FPGA可以灵活进行资源分配;芯片的配套的功能模块多,会增加器件成本,FPGA只需要1个SDRAM则可满足高速缓存模块;IPQAM芯片功能有较大的局限性,而且兼容性差,FPGA功能扩展性强。
刚推出的IPQAM设备将现代IP骨干网与传统有线HFC网络完美结合,解决了用传统CMTS下行频道扩容开展视频点播成本高,带宽有限的问题。相比较以太网的双向视频点播,IPQAM有以下优点:点播信号采用3.75M的MPEG-2TS流,图像质量大大高于MPEG-4的传统以太网IP点播;前端可利用原DVB平台的MPEG-2信源,无需进行MPEG-2至MPEG-4转码;相比全城全网进行IP网络升级,更换支持IP组播的交换机,IPQAM方式只需要在需要开通业务的分前端架设设备,前期投入小,随着业务的增加,扩容相当让步,只需在分前端添加IPQAM设备;点播时为每个用户开通3.75M的单独通道,相比以太网“尽力而为”的点播机制,QOS有保证。
现在电视广播网络双向改造的成功,为IPQAM产品的开发提供了最基本的条件。几年后,三网融合将在全国范围内全面实行,那时候,数字广播电视运营商会通过IPQAM开展视频点播业务,这也为IPQAM产品的开发提供了广阔的市场空间。
IPQAM承担着介于IP网和HFC网络间“网关”的角色。IPQAM集“复用,加扰,调制,频率变换”功能为一体,实现将通过IP网传输的TS节目,通过QAM调制转换成射频信号传送出去。
通过FPGA集成IPQAM和DOCSIS功能,来实现视频点播的***流程如下:
下行信号流程:VOD服务器相应点播请求,通过网络接口将单节目传输流(SPTS)封装成UDP包经过IP骨干网络传输至FPGA的IPQAM功能模块,IPQAM功能模块完成解封装并将多个SPT流复用成多节目传输流(MPTS),MPTS流经过IPQAM功能的调制模块输出RF信号经HFC传输到STB或者CM,STB接收到TS数据后对其进行解码播放。
上行信号流程:物理网络可以为HFC的上行通道,以太网,ADSL等,STB端集成相应的上行模块:DOCSIS模块或网卡或ADSL解调模块。RTSP,DSM-CC等各种协议通过上行通道完成与前端服务器之间的交互。
MINI CMTS是边缘化CMTS设备,它更接近用户,缩短了同轴电缆的长度,提升了带宽,降低了噪声干扰。它是应用于广电***的同轴电缆协议转换设备。
它全面兼容DOCSIS3.0标准:下行16个通道,速率达800MBPS,上行4个通道,速率达160MBPS;支持IPV6,AES加密/解密;支持组播,组播QOS,通道绑定组播:全面兼容DOCSIS3.0MIB库。
为了响应市场对于IPQAM急切的需求,本发明实现了基于FPGA来实现DOCSIS和IPQAM 功能,并把它集成在MINI CMTS里。它充分利用了FPGA高集成度和可灵活配置等特点,可以有效降低了分离式IPQAM设备的硬件成本和运营成本,扩容了DOCSIS管理功能。
本发明的实现原理如图1所示,设备MINI CMTS介于局端交换机和用户CM之间,即安装在楼道处,完成广电***的同轴电缆协议转换的转换。
交换模块包括6095F和88E1112以及光口和千兆网口。实现千兆数据帧的交换功能和上行/环网功能。它与其它模块连接的接口:通过GMII接口与FPGA相连。
PPC405是PowerPC 嵌入式处理器。实现整个设备的***配置,告警,管理等功能。它与其它模块的连接接口:通过外部总线接口与FPGA相连;I2C接口与温度传感器和电源调压器相连;通过网络接口与PHY芯片8201相连,实现本地配置管理等等。
逻辑可编程模块由FPGA EP4CE55F和SDRAM MT47H64M16HR组成,实现IPQAM VOD和DOCSIS等功能。它与其它模块接口:通过GPIO接口与CPU PPC405相连;通过GMII接口与6095F相连;通过GMII接口与BCM3218相连。
下行处理模块由BCM3218,AD9737,BCM3219以及AD9737芯片构成。BCM3218是DOCSIS主控芯片模块,它负责协议转换;射频数模转换芯片AD9737,负责下行DA转换,和对QAM信道调制的后期处理;BCM3219是管理芯片,管理BCM3218的上下行信号处理等等。上行处理模块包括BCM3218芯片和BCM3143芯片。它们与其它模块接口:通过GMII总线与FPGA相连,实现上下行报文通信。
射频模块主要包括射频信号放大器,分配器和混合器,射频头。
FPGA实现的功能主要包括以下模块,千兆以太网交换模块,流复用模块,数据缓存模块,信道编码模块,频道捆绑模块,DOCSIS 定时服务器,DOCSIS管理扩展模块,VLAN映射功能模块,业务流分类,优先级功能模块,Qinq功能模块,QAM调制模块。
其中,流复用检测模块,数据缓存模块,信道编码模块,QAM调制模块为IPQAM主要的工作模块。
IPQAM功能模块的工作流程是:交换模块接口接收标准千兆以太网接口的传输流TS,并把原始的TS流和对应的网络信息传递给复用器模块。TS复用器模块通过分析这些TS流所包含信息和对应网络信息,把多路TS流进行复用,并分发到数据缓存器。数据缓存器根据不同的射频信息把不同的TS数据流发送给不同的调制器。调制器把TS数据流转化成可以在CABLE上传播的广播信号,通过射频模块的混合器把IPQAM调制的电视信号和有线电视信号混合后,送到有线电视同轴电缆上。
DOCSIS的***业务目标就是实现CMTS和CM之间的IP透明传输。DOCSIS通过CMTS设备实现协议的转换,将IP信号调制成RF信号,RF信号通过同轴电缆传输至CM,通过CM解调为IP信号。交换模块接收到下行数据 MPEG数据包(DOCSIS的MPEG数据包是以太网类型的帧结构,净负荷字段为MAC帧结构,有组播和频道捆绑的要求;而广播电视的MPEG数据包,即TS流是没有寻址功能的),将数据包打开,按业务流的要求,加上相应的包头和参数要求,重新封装,根据组播转发机制进行转发到相应的CM中去,其中采用了频道捆绑技术。频道捆绑之后,CM可接收多个频道的数据,这些数据在CM组合后发送给CPE, CPE可接收的峰值速率大大提高。
以下对各模块详细介绍,
[1]交换模块
交换模块采用的芯片是千兆以太网交换芯片88E6095F,它带有8个FE口和3个GE端口,以太网接口PHY芯片采用88E1112。
交换模块是接受千兆以太网上的视频流数据,剥离数据中的IP包头和以太网帧头信息,最后把数据交给TS流复用模块。其中,交换模块需要比较以太网帧头中的关于目的端的MAC地址信息是否正确,然后需要分析IP包中目的IP号和UDP号,是否处以IPQAM的接收范围之内。最后将合适的数据发送给TS流复用器。
交换模块还要完成对网口芯片的控制,IP数据的接入,交换,过滤等功能。
交换模块接收有以太网信号,也有视频流信号。以太网信号有包含对IPQAM功能的管理信号,将管理信号写入对应的寄存器里,并配置IPQAM功能的状态;同时也能提供后续模块需要的视频流配置。
交换模块与FPGA相连的接口是GMII接口
(GMII_RXD[0:7],GMII_RXER,GMII_RXDV,GMII_RXCLK,GMII_TXD[0:7],GMII_TXEN,GMII_TXER,GMII_TXCLK),该接口具有较少的数据线,而且接口协议比较简单。因此不仅能够方便的与FPGA相连,在FPGA中设计接口的时候相对也比较简单。
FPGA和交换模块的GMII接口表:
接口名称 | 接口描述 |
TXD[0:7] | 发送数据信号(从FPGA到交换芯片) |
TX_EN | 发送使能信号 |
TX_ER | 发送数据错误信号 |
TX_CLK | 发送数据时钟 |
RXD[0:7] | 接收数据信号(从交换芯片到FPGA) |
RX_ER | 接收数据错误信号 |
RX_DV | 接收数据有效信号 |
RX_CLK | 接收数据时钟 |
对于***来说,网络部分到这里就基本上结束了,后面数据就直接进入了FPGA芯片,由FPGA完成数据信号的处理。
[2]TS流复用模块
TS流协议是MEPG-2协议中的一部分,它规定了一种容器如何运载包级的底层流,并有纠错功能和同步的特性,可以满足维护数据的完整性当信号质量下降的时候,TS包封装被用来负责传输可靠性较低的广播信号,而且还要能承载多个节目的视频流。
在IPQAM***里,为了使得一个频点能够携带更多的节目,提高频带的使用率,在调制以前,对节目进行复用是必不可少的一部分。复用就是在数字电视中,加入一定的控制信息,把多路节目组合成一路TS流的过程。
TS复用器模块主要分为 TS流数据读入,TS数据分析,TS数据复用和数据输出4个部分。这部分模块首先读取从交换模块传输来的标准千兆以太网接口的UDP和RTP数据包,解封装为TS(transport stream)数据包,然后分析TS数据中的节目帖数信息PSI,接着根据分析得到的PSI信息和用户节目选择参数进行复用,并根据用户的设置信息对于这些TS流分析并复合到不同的物理频点播放出去。
[3] 数据缓存器模块
数据缓存器在整个IPQAM***中扮演着极其重要的角色,它避免数据因为输入和输出数据的瞬时速率不匹配出现丢包的问题。这也解决了因为FPGA内部存储单元较少而无法实现大容量的数据缓存模块的问题。
在设计中,这部分是由FPGA+SDRAM来实现的。SDRAM容量大,成本更低,是构建大容量存储***的理想器件。本***中,数据率非常高,需要大量的缓存空间,以此来消除网络上传输的抖动。本发明采用了MT47H64M16HR作为存储芯片的核心,它带有8个BANK,存储量是64M16。
基于SDRAM的大容量数据缓存模块可以划分一下部分:头缓存队列组,尾缓存队列组,SDRAM控制器,读写管理器。首先尾缓存队列组接收各个通道的数据流,缓存在独立的FIFO队列中,等到缓存数据达到SDRAM可以写入的大小,就可以由读写管理器写入SDRAM,头缓存队列组接收从SDRAM的各个通道的数据流,缓存在独立的FIFO队列中,随时可以被后面的模块读取数据。
完成此模块功能的FPGA我们采用ALTERA公司的EP4CE55F,它具有丰富的布线资源,IO资源,锁相环以及存储资源,满足条件。
FPGA集成了NIOS II软核,存储软件代码用EPCS16串行配置器。上电后,代码由配置器写入SDRAM中,然后在SDRAM中运行。
FPGA和SDRAM的接口如表:
接口名称 | 接口描述 |
CLK_P,CLK_N | 读写数据时钟 |
CKE | ***时钟使能 |
AD0-AD13 | 地址信号 |
D0-D15 | 数据信号 |
BA0-BA2 | 块地址 |
RAS,CAS,WR | 控制命令信号 |
CS | 片选信号 |
DM0-DM1 | 数据输入屏蔽信号 |
ODT | 片上终端使能信号 |
DQS0-DQS1 | 数据选通信号 |
[4]信道编码模块
在实时通讯***中,通常采用前向纠错,即采用纠错编码技术,实时纠正传输过程中发送的差错。在IPQAM***中,采用DVB-C标准中的信道编码作为IPQAM***中的信道编码。在编码之前,要加入一个TS包同步模块,这个同步模块我们采用了状态机来设计实现。其整体框图如图2所示。
其中能量扩散又称为数据随机化和扰码技术,它对信号进行随机化处理,使信号变成伪随机序列。能量扩散能够使信号频谱平滑,改善位定位时恢复质量。本***采用的是并行运算的思想实现了能力扩散,大大提高了***的吞吐量。
RS编码是采用多项式相乘的原理来实现的,虽然RS编码的纠错能力很强,但是也只能够纠正不超过8个符号错误的突发差错,对于几十个以上的较长突发差错无能为力。所以这个时候就需要卷积交织码。交织码的设计思想就是将码字分散,这样通过解交织后就可以尽量避免出现一长串的突发错误。在本***里,采用的是双口RAM实现了卷积交织。
[5]频道捆绑模块
DOCSIS通过频道捆绑(信息包绑定)来提高带宽,它是在物理层和MAC层中完成。实现绑定的方式是,以太网模块收到的4个8MHz的QAM调制的频道绑定在一起,将其作为一个逻辑通道来看待。绑定频道的数目最少为4个,但是可以将更多的频道绑定在一起,而且在下行方向和上行方向进行频道绑定。这样,频道绑定就为有限电视运营商提供了一种灵活的方法来增加双向吞吐量,使其数据速率可达几百兆比特/秒,甚至有达到千兆比特/秒的潜力。流捆绑器用以调度分配信号之用,这样就不会造成有的频道未填满,而另一频道拥挤不勘的局面,有利于频带利用率的提高。同时流捆绑器可以通过MAC帧报头的频道符号来加以区别,让用户识别和接收所需的节目。
[6] DOCSIS 定时服务器
DOCSIS定时接口服务器和客户端通过DTI协议建立连接,通过DTI链路上的DTI信息交换,客户端获取服务器的频率和时间信息。
DOCSIS定时接口服务器和CPU PPC405的连接信号如下表,
接口名称 | 接口描述 |
PER_D[0:15] | 数据信号 |
PER_A[24:31] | 地址信号 |
PER_WEB | 字节使能 |
PER_WE | 写使能 |
PER_CS | 片选 |
PER_OE | 输出使能 |
PER_R/W | 读/写选择 |
PER_READY | 准备传输数据 |
给FPGA提供时钟的是163MHZ差分时钟信号。时钟信号为FPGA提供本地时钟,通过FPGA内部频率合成模块提供DTI服务器所需的各种频率时钟。通过CPU PPC405和FPGA的信息交换,可以对DTI服务器进行配置和管理,设置服务器的时间和工作状态等信息,并且观察监控服务器和所连客户端的运行状态。
这部分的功能模块可分为三部分:接收模块,发送模块,双口RAM模块。
在接收模块,输入数据首先被送入位同步模块,位同步的功能是恢复出输入数据中包含的定位时钟,在这里是使用锁相环的闭环相位调整方法。然后再经解码,帧同步和CRC检测后,被送到线缆延时补偿和服务器状态模块,最后输出。
发送模块,输入数据首先被送入组帧器,组帧器按照server帧规范对要发送的数据进行组帧,组帧后送入CRC计算模块,经过输出切换和manchester编码模块后输出。
在发送模块中,接收到的数据首先要进行组帧,组帧后产生与server帧规范一致的数据格式,这些数据通过CRC计算模块产生16bits的CRC值,这个CRC值通过输出切换模块添加到发送给客户端的server帧里。输出切换模块主要是控制CRC值和组帧器数据的发送时序。Manchester编码模块对输入数据按照manchester码规则进行编码,最后输出。
双口RAM模块负责完成PC和FPGA之间的信息交换;双口RAM的a端口通过以太网模块与PC连接,b口与FPGA内部的manchester解码模块和组帧器模块相连,PC通过a口向双口RAM写入数据,完成DOCSIS定时接口服务器的配置与管理。FPGA通过读取a口获得服务器的time of day时间和IP地址等信息,client帧数据经manchester解码模块后通过b口放入双口RAM,PC通过读操作在a口获得这些信息,用户在DOCSIS定时接口服务器的PC控制界面,可以直接观察到客户端的状态。
[7] DOCSIS管理扩展模块
在这个模块中,加入了更完备的信号传输质量监测和分析功能。它能通过以太网接口连接PC机管理平台的UI界面对每个视频流(包括离线文件)的信息进行区别并检测,检测的项目有:黑屏,静帧,亮度不达标,掉色,音频不同步等等。
***通过异步FIFO接收以太网模块送过来的数字视频流,实现图像数据的缓存以及异步时钟域之间的数据传输。视频解码模块对得到的数字视频流进行解码,识别出行,场同步信号。***通过对比监测到某个视频流出现问题,通过分频的时钟对目标视频流参数进行采样,把参数数据引入网管中视频分析功能模块进行分析,并在管理平台进行数据对比,从而判断视频质量情况,将分析结果上报管理模块,通过管理平台UI界面展示出来。***能上报视频流的实时信息。
[8] VLAN映射功能模块
这个模块功能要求不同的CM上行进入FPGA的数据均带有不同的缺省VLAN,FPGA要去除上行数据的缺省VLAN;下行进入FPGA的数据要添加对应的缺省VLAN才能到达指定CM。
首先,FPGA通过GMII接口接收上行数据的MAC地址和缺省VLAN,并添加到映射表,再去除上行数据的缺省VLAN(VLAN范围:2049-4094),然后给下行数据按映射表添加对应的缺省VLAN。流程图如图3所示。
[9]业务流分类,优先级功能模块
流分类采用一定的规则识别符合某类特征的报文,它是有区别地进行服务的前提和基础。
流分类规则可以使用IP报文头的ToS(Type of Service,服务类型)字段的优先级位,识别出有不同优先级特征的流量;也可以由网络管理者设置流分类的策略,例如综合源地址、目的地址、MAC地址、IP协议或应用程序的端口号等信息对流进行分类。它可以是一个由五元组(源地址、源端口号、协议号、目的地址、目的端口号)确定的狭小范围,也可以是到某网段的所有报文。
首先要设置好配置接口和查询接口,设置流分类参数:源 IP 地址/掩码,目的 IP 地址/掩码,IP 协议类型,VLAN ID,TCP/UDP 源/目的端口号。FPGA通过以太网模块接收到信号后,进行流分类处理:是否丢弃数据包,以及修改优先级。上面提到的分类参数是可以自由组合,满足不同的业务需求。
[10]Qinq功能模块
这个功能需求当同一用户不同业务使用不同的CVLAN ID时,可以根据CVLAN ID区间进行分流,比如宽带业务的CVLAN ID范围是101~200,VOIP业务的CVLAN ID范围是201~300,IPTV业务的CVLAN ID范围是301~400,PE设备收到用户数据后,根据CVLAN ID范围,对宽带业务打上SVLAN ID为1000的SVLAN Tag,对VOIP打上SVLAN ID为2000的SVLAN Tag,对IPTV打上SVLAN ID为3000的SPLAN Tag。
首先要有配置接口和查询接口:qinq的启用和禁用,对某个或某些CVLAN添加某个SVLAN,支持的qinq规则≥16组,CVLAN和SVLAN的配置范围是(1-4094)。然后上行在FPGA的VLAN映射完成后(注:这里VLAN映射功能与QinQ功能是不同的,3218上行会按照每个CM的SID对经过该CM数据添加缺省VLAN,称之为VLAN映射功能,实际上是CM和用户设备的MAC地址与缺省VLAN的对应关系),再根据收到报文的CVLAN tag,查找VLAN翻译表得到对应的SVLAN,并由FPGA芯片添加SVLAN。
下行可先由FPGA芯片用去除SVLAN;再进行FPGA的VLAN映射。流程图如图4所示。
[11]QAM调制模块
QAM调制器模块读取缓存器中存储的TS流数据,然后调制成为符合DVB-C协议的数字广播信号。
首先***将信道编码输出的结果进行字节变换,差分编码,符号映射和基带成形等处理, 其中字节变换,差分编码,符号映射也就是QAM映射。
因为在DVB-C标准中,必须支持16QAM, 32QAM, 64QAM, 128QAM, 256QAM,所以必须将字节符号变换为QAM调制所需要的码元。完成了字节变换后,对输入的信息的高2位进行差分编码,获得π/2旋转不变的QAM星座,解决QAM调制时存在4相相位模糊的问题。然后将差分编码输出的信号映射成I,Q两路电平符号,用查表法实现了符号映射。
[12] 上下行处理模块和射频模块
调制模块输出的信号通过GMII端口连至后级的上下行处理模块的BCM3218。上下行处理模块包括BCM3218,BCM3219,BCM3143。BCM3218是集成DOCSIS 3.0 标准的上下行MAC芯片,它也支持8个下行调制方式,它配合DA 9737芯片实现下行射频信号输出。双核MIPS BMC3219是管理芯片。BCM3143是上行处理芯片。
射频模块主要包括射频信号放大器,分配器和混合器,射频头。
***将经过FPGA调制为QAM的模拟信号,通过BCM3218,AD9737发送给放大器。放大器对调制的QAM信号进行放大,使信号达到105 DBUV的电平。然后混合器将调制好的QAM信号和CATV信号混合,同时将采样信号通过AD9737的处理后,反馈至FPGA。FPGA根据反馈的信号,来进行功率校准或者调节发送给上下行处理模块的BCM3218,AD9737的信号大小,从而实现对上下行射频信号的控制。
FPGA和上下行处理模块的BCM3218 GMII接口如表:
接口名称 | 接口描述 |
TXD[0:7] | 发送数据信号(从DOCSIS MAC芯片到FPGA) |
TX_EN | 发送使能信号 |
TX_ER | 发送数据错误信号 |
TX_CLK | 发送数据时钟 |
RXD[0:7] | 接收数据信号(从FPGA到DOCSIS MAC芯片) |
RX_ER | 接收数据错误信号 |
RX_DV | 接收数据有效信号 |
RX_CLK | 接收数据时钟 |