CN104750923B - 一种mosfet的建模方法 - Google Patents

一种mosfet的建模方法 Download PDF

Info

Publication number
CN104750923B
CN104750923B CN201510136875.9A CN201510136875A CN104750923B CN 104750923 B CN104750923 B CN 104750923B CN 201510136875 A CN201510136875 A CN 201510136875A CN 104750923 B CN104750923 B CN 104750923B
Authority
CN
China
Prior art keywords
source
model
drain
models
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510136875.9A
Other languages
English (en)
Other versions
CN104750923A (zh
Inventor
陈静
吕凯
罗杰馨
柴展
何伟伟
黄建强
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201510136875.9A priority Critical patent/CN104750923B/zh
Publication of CN104750923A publication Critical patent/CN104750923A/zh
Application granted granted Critical
Publication of CN104750923B publication Critical patent/CN104750923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种MOSFET的建模方法，包括步骤：首先，获得模型的源漏寄生电阻；然后，将获得的模型的源漏寄生电阻挂到DC模型上，进行IV/CV特性拟合；最后，当IV/CV特性拟合精度满足要求时，进行S参数的拟合，直至S参数的拟合满足精度要求，建立RF模型，生成模型卡。本发明通过将源漏寄生电阻加入DC模型和射频模型中，可以提高射频模型的建模精度，并且本发明将DC模型和射频模型相结合，可以减少射频模型建模的工作周期。

Description

一种MOSFET的建模方法
技术领域
本发明涉及MOSFET的建模领域，特别是涉及一种MOSFET的建模方法。
背景技术
随着集成电路技术的发展和越来越广泛的应用，集成电路设计时必须考虑其高可靠性、高性能、低成本的要求，人们对IC CAD软件统计容差分析、优化设计、成品率、成本分析及可靠性预测的功能和精度要求也越来越高。而在IC CAD软件中，MOSFET的器件模型是将IC设计和IC产品功能与性能联系起来的关键纽带。伴随着集成器件尺寸越来越小，集成规模越来越大，集成电路工序越来越复杂，对器件模型的精度要求也越来越高。当今一个精确的MOSFET模型无疑已成为IC CAD设计者首要解决的问题，一直也是国际上研究的重点和热点。目前业界主流的MOSFET器件模型为BSIM模型。
DC模型中，一般很少考虑源漏电阻的拟合，例如在BSIM中，DC模型的拟合主要拟合IV特性以及CV特性，一般DC模型不会在源漏两端添加寄生电阻，而源漏电阻对于高频信号来讲，是不可见的。源漏电阻对于MOSFET的射频微波特性及噪声特性具有重要影响，在建立射频模型时，必须进行源漏寄生电阻的参数提取与建模，提高S参数的拟合精度。然而在源漏两端添加源漏寄生电阻，会改变器件的IV特性，因此本专利提出的建模思想，首先进行源漏寄生电阻的参数提取与确定，再进行IV拟合及S参数拟合，使得DC模型与RF模型的建立可以很好地结合起来，降低了建模难度，有利于提高模型精度。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种MOSFET的建模方法，用于解决现有技术中射频模型中源漏两端无寄生电阻导致S参数拟合精度低的问题。
为实现上述目的及其他相关目的，本发明提供一种MOSFET的建模方法，所述建模方法至少包括以下步骤：
1)获得模型的源漏寄生电阻；
2)将获得的模型的源漏寄生电阻挂到DC模型上，进行IV/CV特性拟合，
3)当IV/CV特性拟合精度满足要求时，进行S参数的拟合，直至S参数的拟合满足精度要求，建立RF模型，生成模型卡。
作为本发明MOSFET的建模方法的一种优化的方案，步骤1)中获得模型的源漏寄生电阻的方法至少包括步骤：
1-1)选择两个栅宽相同、栅长不同的晶体管，并在强反型时，测试两个晶体管的源漏电阻Rds1和Rds2，其中
Rds1＝Rch1+Rse+Rde； (a)
Rds2＝Rch2+Rse+Rde； (b)
Rch1≈KL1； (c)
Rch2≈KL2； (d)
Rch1和Rch2为沟道电阻、Rse为源极和沟道间的寄生电阻、Rde漏极和沟道间的寄生电阻、K为系数、L1和L2为沟道长度。
1-2)由(a)、(b)、(c)、(d)四个方程式可估算出晶体管源漏寄生电阻
Rse+Rde≈(L2*Rds1-L1*Rds2)/(L2-L1；)
1-3)建立RF模型子电路，在子电路中的源漏两端分别接模型的源漏寄生电阻rse、rde，rse和rde的初值分别设置为(Rse+Rde)/2，再进行0偏置S参数的拟合，当拟合到达精度时，应当保证模型的源漏寄生电阻rse+rde的准确值和估算的晶体管源漏寄生电阻Rse+Rde的值在同一个量级。
作为本发明MOSFET的建模方法的一种优化的方案，所述步骤2)中DC模型采用BSIM模型，将该模型中的Rds模型关闭，此时，模型自带的本征源漏电阻对S参数没有影响。
作为本发明MOSFET的建模方法的一种优化的方案，所述步骤2)中DC模型的IV/CV特性拟合精度在3％以内。
作为本发明MOSFET的建模方法的一种优化的方案，所述步骤2)中RF模型的S参数拟合精度在5％以内。
如上所述，本发明的MOSFET的建模方法，包括步骤：首先，获得模型的源漏寄生电阻；然后，将获得的模型的源漏寄生电阻挂到DC模型上，进行IV/CV特性拟合；最后，当IV/CV特性拟合精度满足要求时，进行S参数的拟合，直至S参数的拟合满足精度要求，建立RF模型，生成模型卡。本发明通过将源漏寄生电阻加入DC模型和射频模型中，可以提高射频模型的建模精度，并且本发明将DC模型和射频模型相结合，减少射频模型建模的工作周期。
附图说明
图1为本发明的MOSFET的建模方法流程示意图。
图2为本发明用于估算源漏寄生电阻的MOSFET结构示意图。
图3为本发明用于估算源漏寄生电阻的RF子电路结构示意图。
元件标号说明
S1 步骤1
S2 步骤2
S3 步骤3
101 栅极
102 源极
103 漏极
104 沟道
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种MOSFET的建模方法，如图1所示方法流程图，所述建模方法至少包括以下几个步骤：
首先执行步骤S1，获得模型的源漏寄生电阻。
具体地，首先选择两个栅宽相同、栅长不同的晶体管，并在强反型时，测试两个晶体管的源漏电阻Rds1和Rds2，通过测量漏极电压Vd和漏极电流Id，利用欧姆定律源漏电阻Rds＝Vd/Id，分别获得两个晶体管的源漏电阻Rds1和Rds2，即源漏电阻Rds1和Rds2为已知值。
如图2所示为MOSFET结构示意图，可以看到，源漏102、103之间包括源极102和沟道104间的寄生电阻Rse、漏极103和沟道104间的寄生电阻Rde、以及源漏102、103间的沟道104电阻Rch。因此，有如下方程式(a)和(b)成立：
Rds1＝Rch1+Rse+Rde； (a)
Rds2＝Rch2+Rse+Rde； (b)
Rch1和Rch2分别为两个晶体管的沟道电阻，对于栅宽相同的两个晶体管，其Rse和Rde不变。另外，一般来说，有Rch≈KL，K为系数，L为沟道104长度，也即栅极101长度。因此，对于两个晶体管，有如下方程式(c)和(d)成立：
Rch1≈KL1； (c)
Rch2≈KL2； (d)
其中，L1和L2分别是两个晶体管的沟道长度。
然后，由(a)、(b)、(c)、(d)四个方程式可估算出晶体管源漏寄生电阻Rse+Rde≈(L2*Rds1-L1*Rds2)/(L2-L1；)
再建立RF模型子电路，所述子电路如图3所示，在子电路中的源漏两端分别接模型的源漏寄生电阻rse、rde，其中，rse和rde的初值分别设置为(Rse+Rde)/2，再进行0偏置S参数的拟合，当拟合到达精度时，应当保证RF模型子电路中，源漏寄生电阻rse+rde的准确值和估算的晶体管源漏寄生电阻Rse+Rde的值在同一个量级，或者说相当接近。
然后执行步骤S2，将获得的模型的源漏寄生电阻rse+rde挂到DC模型上，进行IV/CV特性拟合。
本实施例中，以BSIM模型为例进行说明。需要将该模型中的Rds模型关闭，即设置RDSMOD为0，此时，模型自带的本征源漏电阻对S参数没有影响。然后进行IV/CV特性的拟合，IV/CV特性的拟合流程为常规方法，在此不再赘述，当DC模型拟合完成，符合精度要求，一般精度要求在3％以内，则进行S参数的拟合。
最后执行步骤S3，当IV/CV特性拟合精度满足要求时，进行S参数的拟合，直至S参数的拟合满足精度要求，建立RF模型，生成模型卡。
用于RF建模的模型精度要求较高，要求在5％以内，当RF模型精度达到设计需求时，则生成模型卡。S参数拟合的过程也是常规方法，在此不再一一赘述。
需要说明的是，本步骤中的RF模型中添加了源漏寄生电阻rse+rde，可以更加精确的模拟MOSFET的射频微波特性和噪声特性，提高建模精度。
综上所述，本发明提供一种MOSFET的建模方法，包括步骤：首先，获得模型的源漏寄生电阻；然后，将获得的模型的源漏寄生电阻挂到DC模型上，进行IV/CV特性拟合；最后，当IV/CV特性拟合精度满足要求时，进行S参数的拟合，直至S参数的拟合满足精度要求，建立RF模型，生成模型卡。本发明通过将源漏寄生电阻加入DC模型和射频模型中，可以提高射频模型的建模精度，并且本发明将DC模型和射频模型相结合，减少射频模型建模的工作周期。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (4)

1.一种MOSFET的建模方法，其特征在于，所述建模方法至少包括步骤：
1)获得模型的源漏寄生电阻；
2)将获得的模型的源漏寄生电阻挂到DC模型上，进行IV/CV特性拟合；
3)当IV/CV特性拟合精度满足要求时，进行S参数的拟合，直至S参数的拟合满足精度要求，建立RF模型，生成模型卡；
其中，步骤1)中获得模型的源漏寄生电阻的方法至少包括步骤：
1-1)选择两个栅宽相同、栅长不同的晶体管，并在强反型时，测试两个晶体管的源漏电阻Rds1和Rds2，其中
Rds1＝Rch1+Rse+Rde； (a)
Rds2＝Rch2+Rse+Rde； (b)
Rch1≈KL1； (c)
Rch2≈KL2； (d)
Rch1和Rch2为沟道电阻、Rse为源极和沟道间的寄生电阻、Rde为漏极和沟道间的寄生电阻、K为系数、L1和L2为沟道长度；
1-2)由(a)、(b)、(c)、(d)四个方程式可估算出晶体管源漏寄生电阻
Rse+Rde≈(L2*Rds1-L1*Rds2)/(L2-L1)；
1-3)建立RF模型子电路，在子电路中的源漏两端分别接模型的源漏寄生电阻rse、rde，rse和rde的初值分别设置为(Rse+Rde)/2，再进行0偏置S参数的拟合，当拟合到达精度时，应当保证模型的源漏寄生电阻rse+rde的准确值和估算的晶体管源漏寄生电阻Rse+Rde的值在同一个量级。
2.根据权利要求1所述的MOSFET的建模方法，其特征在于：所述步骤2)中DC模型采用BSIM模型，将该模型中的Rds模型关闭，此时，模型自带的本征源漏电阻对S参数没有影响。
3.根据权利要求1所述的MOSFET的建模方法，其特征在于：所述步骤2)中DC模型的IV/CV特性拟合精度在3％以内。
4.根据权利要求1所述的MOSFET的建模方法，其特征在于：所述步骤3)中RF模型的S参数拟合精度在5％以内。
CN201510136875.9A 2015-03-26 2015-03-26 一种mosfet的建模方法 Active CN104750923B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510136875.9A CN104750923B (zh) 2015-03-26 2015-03-26 一种mosfet的建模方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510136875.9A CN104750923B (zh) 2015-03-26 2015-03-26 一种mosfet的建模方法

Publications (2)

Publication Number Publication Date
CN104750923A CN104750923A (zh) 2015-07-01
CN104750923B true CN104750923B (zh) 2017-11-21

Family

ID=53590602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510136875.9A Active CN104750923B (zh) 2015-03-26 2015-03-26 一种mosfet的建模方法

Country Status (1)

Country Link
CN (1) CN104750923B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111092025A (zh) * 2019-12-25 2020-05-01 上海华力微电子有限公司 源漏电阻测试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102542094A (zh) * 2011-11-02 2012-07-04 上海华力微电子有限公司 纳米级多叉指射频cmos模型及其提取方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102542094A (zh) * 2011-11-02 2012-07-04 上海华力微电子有限公司 纳米级多叉指射频cmos模型及其提取方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
RF-CMOS建模面向低功耗应用的RF-MOSFET模型开发;刘军等;《半导体学报》;20070131;第28卷(第1期);全文 *
基于GaAs STATZ模型的RF MOSFET DC建模技术;程加丽等;《材料与器件》;20110831;第36卷(第8期);全文 *
基于PSP的MOSFET射频建模;楼立恒等;《杭州电子科技大学学报》;20090831;第29卷(第4期);全文 *
用作射频仿真的BIM3v3改进模型;谷峰等;《杭州电子科技大学学报》;20061031;第26卷(第5期);正文第1-3节 *

Also Published As

Publication number Publication date
CN104750923A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN105468828A (zh) 一种ⅲ-ⅴ族hemt表面势基集约型模型的建模方法
CN105022878A (zh) 射频soi-mos变容管衬底模型及其参数提取方法
CN104808126B (zh) Mos晶体管的测试结构及测试方法
CN105825005B (zh) GaN高电子迁移率晶体管非线性可伸缩模型的构建方法
CN108062442A (zh) 一种AlGaN/GaN HEMT微波功率器件小信号本征参数提取方法
CN102142057A (zh) 应用于mosfet电学仿真的bsim4应力模型
CN102176215B (zh) 一种soi场效应晶体管spice模型系列的建模方法
CN107679261A (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN107636656A (zh) 基于大信号等效电路模型的GaN器件工艺参数统计分析方法
CN101976293A (zh) Mos晶体管射频宏模型建立方法
CN102968538A (zh) Mos晶体管psp失配模型的建模方法
CN108563801A (zh) 一种提取FinFET寄生电阻模型的测试结构和方法
CN105226054B (zh) 一种通用失配模型及其提取方法
CN102147828B (zh) 体引出结构soi场效应晶体管等效电学装置及建模方法
CN104750923B (zh) 一种mosfet的建模方法
CN101110092B (zh) 高压mos晶体管电路仿真宏模型
CN108846171B (zh) 仿真mosfet温度电学特性的子电路模型的建立方法
CN100474315C (zh) 一种改进的高压器件仿真模型的建模方法
Victory et al. A physically based scalable SPICE model for high-voltage super-junction MOSFETs
CN108038322A (zh) 一种spice集中模型的建模方法及***
Fan et al. Nonlinear parasitic capacitance modelling of high voltage power MOSFETs in partial SOI process
CN104750922A (zh) Soi四端口网络及其模型拓扑结构
CN101996263B (zh) 一种拟合积累型mos变容管的电学特性的方法
CN103729486A (zh) 高压ldmos器件的等效电路及仿真方法
CN105975646A (zh) 分析半导体装置的性能的***、方法和计算机程序产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant