CN104734804A - 一种32位crc计算及eof极性选择电路 - Google Patents
一种32位crc计算及eof极性选择电路 Download PDFInfo
- Publication number
- CN104734804A CN104734804A CN201310714488.XA CN201310714488A CN104734804A CN 104734804 A CN104734804 A CN 104734804A CN 201310714488 A CN201310714488 A CN 201310714488A CN 104734804 A CN104734804 A CN 104734804A
- Authority
- CN
- China
- Prior art keywords
- circuit
- crc
- rdp
- input
- door
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
Abstract
本发明提出了一种32位CRC计算及EOF极性选择电路,包括输入寄存器电路、CRC预处理电路、32位CRC计算电路、RDP预处理电路、32位RDP计算电路和输出控制电路;输入寄存器电路、CRC预处理电路、32位CRC计算电路、RDP预处理电路、32位RDP计算电路依次连接,控制电路分别与输入寄存器电路、CRC预处理电路、32位CRC计算电路、RDP预处理电路、32位RDP计算电路连接。本发明一种32位CRC计算及EOF极性选择电路,用来支持32位宽度并且不连续传输的FC-2帧的CRC计算以及EOF极性的计算。
Description
技术领域
本发明属于计算机通信技术,涉及基于FC协议的一种32位CRC计算和EOF极性选择电路。
背景技术
根据FC-FS协议规定,FC-FS由相关功能层FC-1,FC-2,FC-3组成。
FC-1定义了传输协议层,包括串行编码、解码和检错。光纤通道传输信息采用8b/10b编码方式。传输字符的类型包括数据字符和特殊字符。每个数据字符或特殊字符都由两个列组成,两个列分别代表不同的传输字符,这两列都对应当前的极性(RD)值,RD是一个带正负号的二进制数,在有续集开始位置的RD即为头RD。在上电后,发射机应该把当前RD值初始化为负值。在传送任何传输字符后,发射机应根据传输字符的内容和其开头位置的RD来计算一个新的RD值。
FC-2层定义了FC的传输机制。根据FC-FS协议规定,所有的FC-2帧都由1个SOF界定符、6个帧头、帧有效载荷、CRC值和1个EOF界定符组成。其中,SOF界定符的RD值为负值;CRC值是根据该帧的帧头、帧有效载荷计算的CRC值;EOF界定符的RD值有正负两种,发射机发送的第一个EOF界定符的RD值为负值,其余EOF界定符的RD值要进行计算。
在FC-2帧传输过程中,FC设备有可能会对FC-2帧的内容进行修改。这样,该FC-2帧的CRC值和EOF界定符的极性值需要重新进行计算。
FC-2帧通常以16位宽度进行传输,并且连续传输;当FC-2帧以32位宽度进行传输时,会出现不连续传输情况。如何对以32位宽度并且不连续传输的FC-2帧的CRC值和EOF极性值进行计算,是当前存在的难题。
发明内容
为了解决背景技术中所存在的技术问题,本发明提出了一种32位CRC计算及EOF极性选择电路,用来支持32位宽度并且不连续传输的FC-2帧的CRC计算以及EOF极性的计算。
本发明的技术解决方案是:一种32位CRC计算及EOF极性选择电路,其特征在于:包括输入寄存器电路、CRC预处理电路、32位CRC计算电路、RDP预处理电路、32位RDP计算电路和输出控制电路;输入寄存器电路、CRC预处理电路、32位CRC计算电路、RDP预处理电路、32位RDP计算电路依次连接,控制电路分别与输入寄存器电路、CRC预处理电路、32位CRC计算电路、RDP预处理电路、32位RDP计算电路连接。
上述输入寄存器电路包括两级1位寄存器、两级4位寄存器、两级32位寄存器;1位寄存器与CRC预处理电路和输出控制电路连接;4位寄存器和CRC预处理电路连接;32位寄存器与CRC预处理电路和RDP预处理电路连接。
上述CRC预处理电路包括4输入与门、4输入或门以及分别与两者连接的2输入与门。
上述32位RDP预处理电路包括4输入与门、与4输入与门连接的32位多选器、与32位多选器连接的32位寄存器和4位寄存器;4位寄存器和32位寄存器连接。
上述32位RDP计算电路由依次连接的4个8位RDP计算电路组成;8位RDP计算电路包括2输入与门、2输入或门、8个2输入多选器和2输入异或门;2输入与门、2输入或门、2输入异或门与2输入多选器连接。
上述输出控制电路包括2个4输入与门、1个2输入与门,依次连接的2个2输入多选器,2输入异或门和2个寄存器;2输入多选器连接4输入与门和寄存器;2输入异或门与寄存器连接。
上述输出控制电路包括依次连接的4输入或门,2输入多选器和寄存器。
本发明具有的优点是:
1)完全采用数字电路实现,基于ASIC和FPGA均易于实现,易于移植;
2)计算速度快,只需3个时钟周期即可完成CRC和EOF极性的计算;
附图说明
图1是本发明的电路示意图;
图2是本发明的CRC预处理电路图;
图3是本发明的RDP预处理电路图;
图4是本发明的32位RDP计算电路图;
图5是本发明的8位RDP计算电路图;
图6是本发明的第一种输出控制电路图;
图7是本发明的第二种输出控制电路图;
具体实施方式
本发明的技术解决方案是,如图1所示,采用一种电路,包括输入寄存器电路1、CRC预处理电路2、32位CRC计算电路3、RDP预处理电路4、32位RDP计算电路5和输出控制电路6,来实现对不连续传输32位宽度的FC-2帧的CRC计算和EOF极性的计算。
具体实施例:下面结合附图及具体实施例对发明做进一步的详细说明。
如图1所示,一种支持32宽度的不连续传输的FC-2数据帧的CRC和EOF极性计算电路,包括:
1)输入寄存器电路:
如图1所示,输入寄存器电路由两级1位寄存器、两级4位寄存器、两级32位寄存器组成,分别对输入的信号fc2_tx_valid,fc2_tx_risk,fc2_tx_data进行寄存。
2)CRC预处理电路:
如图2所示,CRC处理电路由4输入与门(AND)、4输入或门(OR)、2输入与门(AND)组成,用来匹配Xilinx公司的32位CRC计算IP核。
3)32位CRC计算电路:
本电路中的32位CRC计算电路采用Xilinx公司的32位CRC计算IP核,需要2个时钟周期。
4)32位RDP预处理电路:
如图3所示,32位RDP预处理电路由1个4输入与门(AND),1个32位多选器(MUX),1个32位寄存器和1个4位寄存器组成。
5)32位RDP计算电路:
如图4所示,32位RDP计算电路由4个8位RDP计算电路组成。
6)8位RDP计算电路:
如图5所示,8位RDP计算电路由1个2输入与门(AND),1个2输入或门(OR),8个2输入多选器(MUX)和1个2输入异或门(XOR)组成。
7)输出控制电路:
输出控制电路具体实现方式如图6和图7所示。
其中,fc2_tx_data_out的第21位输出控制电路,如图6所示,由2个4输入与门(AND),1个2输入与门(AND),2个2输入多选器(MUX),1个2输入异或门(XOR)和2个寄存器组成。
fc2_tx_data_out的第i位(除第21位的其它位)输出控制电路,如图7所示,分别由1个4输入或门(OR),1个2输入多选器(MXU)和1个寄存器组成。
fc2_tx_risk_out和fc2_tx_valid_out的输出控制电路如图7所示,分别由1个4位寄存器和1个1位寄存器组成。
Claims (7)
1.一种32位CRC计算及EOF极性选择电路,其特征在于:包括输入寄存器电路、CRC预处理电路、32位CRC计算电路、RDP预处理电路、32位RDP计算电路和输出控制电路;输入寄存器电路、CRC预处理电路、32位CRC计算电路、RDP预处理电路、32位RDP计算电路依次连接,输出控制电路分别与输入寄存器电路、CRC预处理电路、32位CRC计算电路、RDP预处理电路、32位RDP计算电路连接。
2.根据权利要求1所述的32位CRC计算及EOF极性选择电路,其特征在于:所述输入寄存器电路包括两级1位寄存器、两级4位寄存器、两级32位寄存器;1位寄存器与CRC预处理电路和输出控制电路连接;4位寄存器和CRC预处理电路连接;32位寄存器与CRC预处理电路和RDP预处理电路连接。
3.根据权利要求2所述的32位CRC计算及EOF极性选择电路,其特征在于:所述CRC预处理电路包括4输入与门、4输入或门以及分别与两者连接的2输入与门。
4.根据权利要求3所述的32位CRC计算及EOF极性选择电路,其特征在于:所述32位RDP预处理电路包括4输入与门、与4输入与门连接的32位多选器、与32位多选器连接的32位寄存器和4位寄存器;4位寄存器和32位寄存器连接。
5.根据权利要求4所述的32位CRC计算及EOF极性选择电路,其特征在于:所述32位RDP计算电路由依次连接的4个8位RDP计算电路组成;8位RDP计算电路包括2输入与门、2输入或门、8个2输入多选器和2输入异或门;2输入与门、2输入或门、2输入异或门与2输入多选器连接。
6.根据权利要求5所述的32位CRC计算及EOF极性选择电路,其特征在于:所述输出控制电路包括2个4输入与门、1个2输入与门,依次连接的2个2输入多选器,2输入异或门和2个寄存器;2输入多选器连接4输入与门和寄存器;2输入异或门与寄存器连接。
7.根据权利要求5所述的32位CRC计算及EOF极性选择电路,其特征在于:所述输出控制电路包括依次连接的4输入或门,2输入多选器和寄存器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310714488.XA CN104734804A (zh) | 2013-12-20 | 2013-12-20 | 一种32位crc计算及eof极性选择电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310714488.XA CN104734804A (zh) | 2013-12-20 | 2013-12-20 | 一种32位crc计算及eof极性选择电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104734804A true CN104734804A (zh) | 2015-06-24 |
Family
ID=53458281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310714488.XA Pending CN104734804A (zh) | 2013-12-20 | 2013-12-20 | 一种32位crc计算及eof极性选择电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104734804A (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102487307A (zh) * | 2010-12-06 | 2012-06-06 | 中国航空工业集团公司第六三一研究所 | 一种用于fc协议的eof极性选择方法 |
-
2013
- 2013-12-20 CN CN201310714488.XA patent/CN104734804A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102487307A (zh) * | 2010-12-06 | 2012-06-06 | 中国航空工业集团公司第六三一研究所 | 一种用于fc协议的eof极性选择方法 |
Non-Patent Citations (3)
Title |
---|
仲韶华: ""直通式光纤通道交换机的研究与测试"", 《中国优秀硕士论文全文数据库信息科技辑》 * |
李艳国: ""光纤通道适配器的FPGA设计与实现"", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
苏红峰: ""光纤通道交换机线卡的设计与实现"", 《中国优秀硕士论文全文数据库信息科技辑》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104335521B (zh) | 数据接口同步 | |
CN105210047B (zh) | 具有基于数据码元转变的时钟的多导线单端推送-拉取链路 | |
CN105187420B (zh) | 一种基于rs422总线的通讯协议匹配方法 | |
CN106063181B (zh) | 接收机电路和在接收机电路上操作的方法 | |
CN105264778B (zh) | 一种crc计算方法及装置 | |
CN105723644A (zh) | 基于码元转变的眼图触发 | |
US8924611B2 (en) | Providing a serial protocol for a bidirectional serial interconnect | |
CN104780333A (zh) | 基于fpga的高带宽视频源接口适配装置 | |
CN105208034A (zh) | 一种spi总线与can总线协议转换电路及方法 | |
CN102025449B (zh) | 一种数据码块同步的方法及装置 | |
KR101191673B1 (ko) | 네트워크 온 칩 기반 적응적 에러 정정 장치 | |
CN106105043A (zh) | 用于使用具有n阶乘或cci扩展的纠错码的方法 | |
CN104734804A (zh) | 一种32位crc计算及eof极性选择电路 | |
Byun et al. | A low-power 4-PAM transceiver using a dual-sampling technique for heterogeneous latency-sensitive network-on-chip | |
CN202433889U (zh) | 一种串行通讯数据奇偶校验的装置 | |
Muzaffar et al. | A pulsed decimal technique for single-channel, dynamic signaling for IoT applications | |
CN103763554A (zh) | 基于cofdm的高清视频无线传输***的rs解码模块***、方法 | |
CN103279442A (zh) | 一种高速互联总线的报文过滤***及方法 | |
CN103605626B (zh) | 一种单线串行总线协议及转换电路 | |
Malsbury | Modular, open-source software transceiver for PHY/MAC research | |
CN102130744A (zh) | 计算循环冗余校验码的方法和装置 | |
KR102520096B1 (ko) | 인코딩된 멀티-레인 n-팩토리얼 및 다른 멀티-와이어 통신 시스템들 | |
CN104009823A (zh) | 一种SerDes技术中的错位检测与纠错电路 | |
WO2017054514A1 (zh) | 导频的配置方法及装置 | |
CN204667397U (zh) | 一种适用于网络用户行为信息审计的流量采集设备的机芯电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150624 |
|
RJ01 | Rejection of invention patent application after publication |