CN104701194A - 半导体器件和在半导体封装中使用标准化的载体的方法 - Google Patents
半导体器件和在半导体封装中使用标准化的载体的方法 Download PDFInfo
- Publication number
- CN104701194A CN104701194A CN201410741338.2A CN201410741338A CN104701194A CN 104701194 A CN104701194 A CN 104701194A CN 201410741338 A CN201410741338 A CN 201410741338A CN 104701194 A CN104701194 A CN 104701194A
- Authority
- CN
- China
- Prior art keywords
- semiconductor element
- carrier
- semiconductor
- sealant
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及半导体器件和在半导体封装中使用标准化的载体的方法。一种半导体器件具有载体,该载体具有固定尺寸。从第一半导体晶圆中将多个第一半导体管芯分割。第一半导体管芯设置在载体上面。载体上面的第一半导体管芯的数目独立于从该第一半导体晶圆中分割的第一半导体管芯的尺寸和数目。在第一半导体管芯和载体上面以及在第一半导体管芯和载体周围淀积密封剂来形成重构的面板。在该重构的面板上面形成互连结构,同时使得密封剂缺乏该互连结构。经过密封剂将该重构的面板分割。从载体中去除第一半导体管芯。具有与第一半导体管芯的尺寸不同的尺寸的第二半导体管芯设置在载体上面。载体的固定尺寸独立于第二半导体管芯的尺寸。
Description
本申请是要求在2012年10月2日提交的美国临时申请号61/744,699的权利的、在2013年3月15日提交的美国专利申请号13/832,809的部分继续申请,这些申请通过引用被并入于此。
技术领域
本发明大体上涉及半导体器件并且尤其涉及半导体器件和使用标准化的载体来形成晶圆级芯片规模封装(WLCSP)的方法。
背景技术
在现代电子产品中通常发现半导体器件。半导体器件在电气部件的数目和密度方面有变化。分立的半导体器件大体上含有一种类型的电气部件,例如,发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器和功率金属氧化物半导体场效应晶体管(MOSFET)。集成的半导体器件典型地含有数百到数百万的电气部件。集成的半导体器件的示例包含微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池和数字微镜器件(DMD)。
半导体器件执行各式各样的功能,诸如信号处理、高速计算、传输和接收电磁信号、控制电子器件、将阳光转换到电力以及创建用于电视显示的视觉投影。在娱乐、通信、功率变换、网络、计算机和消费者产品的领域中发现半导体器件。在军事应用、航空、汽车、工业控制器和办公设备中还发现半导体器件。
半导体器件利用半导体材料的电气性质。半导体材料的结构允许通过电场或基极电流的施加或经过掺杂的工艺来操纵它的电导率。掺杂将杂质引入到半导体材料中以操纵和控制半导体器件的传导率。
半导体器件含有有源和无源的电气结构。包含双极型晶体管和场效应晶体管的有源结构控制电流的流动。通过改变掺杂的水平和电场或基极电流的施加,晶体管促进或约束电流的流动。包含电阻器、电容器和电感器的无源结构创建为执行各种电气功能所必要的在电压与电流之间的关系。将无源结构和有源结构电气连接来形成电路,该电路使半导体器件能够执行高速操作和其它有用的功能。
大体上使用两个复杂的制造工艺(即前端制造和后端制造,每个很可能涉及几百个步骤)来制造半导体器件。前端制造涉及在半导体晶圆的表面上形成多个管芯。每个半导体管芯典型地是同一的并且含有通过将有源部件与无源部件电连接所形成的电路。后端制造涉及从完成的晶圆中分割个别的半导体管芯并且将管芯封装以提供结构支撑和环境隔离。本文所使用的术语“半导体管芯”既指代单词的单数形式又指代单词的复数形式,并且因此能够既指代单个半导体器件又指代多个半导体器件。
半导体制造的一个目的是生产更小的半导体器件。更小的器件典型地消耗更少的功率、具有更高的性能并且能够被更高效地生产。此外,更小的半导体器件具有更小的占用面积(footprint),这对于较小的最终产品而言是所希望的。通过前端工艺的改进能够实现更小的半导体管芯尺寸,从而产生具有更小的、更高密度的有源部件和无源部件的半导体管芯。后端工艺可以通过电互连和封装材料的改进来产生具有更小的占用面积的半导体器件封装。
常规的半导体晶圆典型地含有被锯切道分离的多个半导体管芯。在每个半导体管芯的表面中形成有源电路和无源电路。互连结构能够在半导体管芯的表面上面形成。半导体晶圆被分割成个别的半导体管芯用于在各种电子产品中使用。半导体制造的重要方面是高的成品率和对应的低成本。
依赖于用来生产半导体晶圆和半导体管芯的设备来制作具有各种直径和半导体管芯尺寸的半导体晶圆。根据每个特别的半导体管芯尺寸和引入的(incoming)半导体晶圆尺寸来典型地发展半导体处理设备。例如,200毫米(mm)的晶圆使用200 mm设备来处理,以及300 mm的晶圆使用300mm设备来处理。在载体上处理从晶圆中分割的半导体管芯。根据要被处理的半导体管芯的尺寸来选择载体的尺寸。例如,10 mm × 10 mm的半导体管芯使用与5 mm × 5 mm的半导体管芯不同的设备来处理。因此,用于封装半导体器件的设备在处理能力方面受限于该设备被设计用于的特定的半导体管芯尺寸或半导体晶圆尺寸。随着引入的半导体管芯的尺寸和半导体晶圆的尺寸改变,制造设备的附加投资是必要的。用于特定尺寸的半导体管芯或半导体晶圆的设备中的投资给半导体器件制造者造成资本投资风险。随着引入的半导体晶圆的尺寸改变,晶圆特定的设备就变成过时的。类似地,对于半导体管芯的特定尺寸所设计的载体和设备能够变成过时的,因为该载体在处置不同尺寸的半导体管芯的能力方面是有限的。不同设备的不断发展和实施增加了最后的半导体器件的成本。
半导体晶圆包含各种直径并且典型地利用为每个特定尺寸的半导体管芯所设计的制造设备进行处理。在用于管芯的电互连、结构支撑和环境保护的半导体封装内典型地包围半导体管芯。如果半导体管芯的一部分被暴露到外部的元件,特别地当表面安装管芯时,半导体可能遭受破坏或退化。例如,能够在处置和曝光期间破坏半导体管芯或使半导体管芯退化。
发明内容
存在使用能够处置多个尺寸的半导体管芯和引入的晶圆的载体和设备来高效地制造半导体器件的需要。因此,在一个实施例中,本发明是制作半导体器件的方法,该方法包括以下步骤:提供包含固定尺寸的载体以及在该载体上面设置多个第一半导体管芯。该载体的固定尺寸独立于第一半导体管芯的尺寸。
在另一个实施例中,本发明是制作半导体器件的方法,该方法包括以下步骤:提供载体以及在载体上面设置第一半导体管芯。该载体的尺寸独立于第一半导体管芯的尺寸。
在另一个实施例中,本发明是制作半导体器件的方法,该方法包括以下步骤:提供半导体管芯、在半导体管芯上面和半导体管芯周围淀积密封剂以形成重构的面板、在重构的面板上面形成互连结构同时留下缺乏互连结构的密封剂以及经过密封剂将重构的面板分割。
在另一个实施例中,本发明是包括半导体管芯的半导体器件。在半导体管芯上面和在与半导体管芯邻近的***区域中淀积密封剂。在半导体管芯上面形成互连结构。该***区域缺乏互连结构。
附图说明
图1图示印刷电路板(PCB),该印刷电路板具有被安装到它的表面的不同类型的封装;
图2a-2c图示被安装到PCB的代表性的半导体封装的进一步细节;
图3a-3d图示具有被锯切道分离的多个半导体管芯的半导体晶圆;
图4a-4e图示在WLCSP中在半导体管芯的有源表面的暴露的部分和侧面上面淀积密封剂的工艺;
图5图示利用密封剂覆盖半导体管芯的有源表面的暴露的部分和侧面的WLCSP;
图6a-6c图示具有被锯切道分离的多个半导体管芯的半导体晶圆;
图7a-7e图示在WLCSP中在半导体管芯的有源表面的暴露的部分和侧面上面淀积密封剂的另一个工艺;
图8图示利用密封剂覆盖半导体管芯的有源表面的暴露的部分和侧面的WLCSP;
图9a-9h图示在WLCSP中对半导体管芯的有源表面的部分和侧面淀积模制底填充(MUF)材料的工艺;
图10图示利用MUF材料覆盖半导体管芯的有源表面的部分和侧面的WLCSP;
图11图示在半导体管芯与衬底之间设置的MUF材料;
图12图示利用MUF材料覆盖半导体管芯的有源表面的部分和侧面的半导体封装;
图13a-13p图示形成重构的或嵌入的晶圆级芯片规模封装(eWLCSP)的工艺;
图14图示具有半导体管芯的侧壁上面的密封剂和背侧保护层的eWLCSP;
图15图示具有背侧保护层的eWLCSP;
图16图示具有半导体管芯的侧壁和背侧上面的密封剂的eWLCSP;
图17图示具有在半导体管芯的背侧上面的密封剂的eWLCSP;
图18图示具有半导体管芯的eWLCSP,该半导体管芯具有暴露的侧壁和背侧;
图19a-19k图示形成eWLCSP的替代的工艺;
图20图示在半导体管芯的侧壁和背侧上面具有密封剂的eWLCSP;
图21图示在半导体管芯的背侧上面具有密封剂的eWLCSP;
图22图示具有侧壁上面的密封剂和背侧保护层的eWLCSP;
图23图示具有侧壁上面的密封剂和背侧保护层的另一个eWLCSP;
图24图示具有背侧保护层的eWLCSP;
图25图示具有半导体管芯的eWLCSP,该半导体管芯具有暴露的侧壁和背侧;
图26a-26k图示形成在半导体管芯的背侧上面具有密封剂的eWLCSP的工艺;
图27图示具有半导体管芯的eWLCSP,该半导体管芯具有暴露的侧壁和背侧;
图28图示具有背侧保护层的eWLCSP;
图29a-29i图示形成具有薄的侧壁密封的eWLCSP的另一个工艺;以及
图30图示具有背侧保护层和薄的侧壁密封的eWLCSP。
具体实施方式
在下面的描述中,在一个或多个实施例中参考附图来描述本发明,其中相似的数字表示相同或类似的元件。虽然按照用于实现本发明的目标的最好的方式来描述本发明,但是本领域的技术人员将意识到,它旨在覆盖可以被包含在由所附权利要求书和它们的等价物(由下面的公开和附图所支持)所限定的本发明的精神和范围内的替代、修改和等价物。
大体上使用以下两个复杂的制造工艺来制造半导体器件:前端制造和后端制造。前端制造涉及在半导体晶圆的表面上多个管芯的形成。晶圆上的每个管芯含有有源电气部件与无源电气部件,所述部件被电连接以形成功能电路。诸如晶体管和二极管的有源的电气部件具有控制电流的流动的能力。诸如电容器、电感器和电阻器的无源电气部件创建为执行电路功能所必要的在电压与电流之间的关系。
通过包含掺杂、淀积、光刻、刻蚀和平面化的一系列工艺步骤,在半导体晶圆的表面上面形成无源部件和有源部件。掺杂通过诸如离子注入或热扩散的技术将杂质引入到半导体材料中。掺杂工艺通过响应于电场或基极电流动态地改变半导体材料的传导率而修改在有源器件中半导体材料的电导率。晶体管含有变化的掺杂的类型和程度的区域,所述区域在必要时布置成使晶体管能够在电场或基极电流的施加时促进或约束电流的流动。
有源部件和无源部件由具有不同电气性质的材料层所形成。能够通过由正被淀积的材料的类型部分地确定的各种淀积技术形成该层。例如,薄膜淀积能够涉及化学汽相淀积(CVD)、物理汽相淀积(PVD)、电解电镀和化学镀的工艺。每个层大体上被图案化以形成有源部件、无源部件或部件之间的电气连接的部分。
后端制造指代将完成的晶圆切割或分割成为个别的半导体管芯并且然后将半导体管芯封装用于结构支撑和环境隔离。为了分割半导体管芯,晶圆沿着称为锯切道或划线的晶圆的非功能的区域被刻划并且被划破。使用激光切割工具或锯片将晶圆分割。在分割之后,将个别的半导体管芯安装到封装衬底,该封装衬底包含用于与其它***部件互连的管脚或接触焊盘。在半导体管芯上面形成的接触焊盘然后被连接到封装内的接触焊盘。能够利用焊料凸块、柱形凸块、导电膏或线接合来制作电气连接。将密封剂或其它的成型材料淀积在封装上面以提供物理支撑和电气隔离。然后将完成的封装***到电气***中并且使半导体器件的功能性可用于其它的***部件。
图1图示具有芯片载体衬底或印刷电路板(PCB)52的电子器件50,芯片载体衬底或印刷电路板(PCB)52具有在它的表面上安装的多个半导体封装。依赖于应用,电子器件50能够具有一种类型的半导体封装或多种类型的半导体封装。为了图示的目的,不同类型的半导体封装在图1中被示出。
电子器件50能够是独立的***,该独立的***使用半导体封装以执行一个或多个电气功能。替代地,电子器件50能够是更大的***的子部件。例如,电子器件50能够是便携式电话、个人数字助理(PDA)、数码摄像机(DVC)或其它电子通信装置的部分。替代地,电子器件50能够是能够***到计算机中的图形卡、网络接口卡或其它信号处理卡。半导体封装能够包含微处理器、存储器、专用集成电路(ASIC)、逻辑电路、模拟电路、RF电路、分立器件或其它半导体管芯或电气部件。小型化和重量减少对于要被市场接受的产品而言是不可缺少的。必须减少半导体器件之间的距离以实现更高的密度。
在图1中,PCB 52提供用于安装在PCB上的半导体封装的结构支撑和电气互连的普通衬底。使用蒸发、电解电镀、化学镀、丝网印刷或其它合适的金属淀积工艺在PCB 52的层内或PCB 52的表面上面形成导电信号迹线54。信号迹线54提供半导体封装、安装的部件和其它外部的***部件中的每个之间的电气通信。迹线54还向每个半导体封装提供电源连接和接地连接。
在一些实施例中,半导体器件具有两个封装级。第一级封装是用于将半导体管芯机械附接和电气附接到中间载体的技术。第二级封装涉及将中间载体机械附接和电气附接到PCB。在其它的实施例中,半导体器件可以仅具有第一级封装,其中将管芯直接机械安装和电气安装到PCB。
为了图示的目的,在PCB 52上示出包含接合线封装56和倒装芯片58的几种类型的第一级封装。此外,示出安装在PCB 52上的包含球栅格阵列(BGA)60、凸块芯片载体(BCC)62、双列直插式封装(DIP)64、平面栅格阵列(LGA)66、多芯片模块(MCM)68、四方扁平无引线封装(QFN)70和四方扁平封装72的几种类型的第二级封装。依赖于***的要求,能够将配置有第一级封装样式和第二级封装样式的任何组合的半导体封装以及其它电子部件的任何组合连接到PCB 52。在一些实施例中,电子器件50包含单个附接的半导体封装,而其它实施例要求多个互连的封装。通过在单个衬底上面将一个或多个半导体封装组合,制造者能够将预制作的部件并入电子器件和***中。因为半导体封装包含很复杂的功能性,所以能够使用更便宜的部件和流线型制造工艺来制造电子器件。所得到的器件不太可能出故障并且更便宜地制造,从而对消费者产生更低的成本。
图2a-2c示出示例性半导体封装。图2a图示安装在PCB 52上的DIP 64的进一步细节。半导体管芯74包含有源区域,该有源区域含有被实施为根据管芯的电气设计在管芯内形成并且被电气互连的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如,电路能够包含在半导体管芯74的有源区域内形成的一个或多个晶体管、二极管、电感器、电容器、电阻器和其它电路元件。接触焊盘76是一个或多个导电材料层,诸如铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)或银(Ag),并且被电气连接到在半导体管芯74内形成的电路元件。在DIP 64的装配期间,使用金硅共熔层或粘性材料诸如热环氧或环氧树脂将半导体管芯74安装到中间载体78。封装基体包含绝缘的封装材料,诸如聚合物或陶瓷。导体引线80和接合引线82提供半导体管芯74与PCB 52之间的电气互连。在封装上面淀积密封剂84用于通过阻止湿气和颗粒进入封装并且污染半导体管芯74或接合线82而进行环境保护。
图2b图示在PCB 52上安装的BCC 62的进一步细节。使用底填充或环氧树脂粘性材料92在载体90上面安装半导体管芯88。接合线94提供接触焊盘96和98之间的第一级封装互连。成型化合物或密封剂100被淀积在半导体管芯88和接合线94上面从而为器件提供物理支撑和电气隔离。使用合适的金属淀积工艺诸如电解电镀或化学镀在PCB 52的表面上面形成接触焊盘102以阻止氧化。在PCB 52中将接触焊盘102电气连接到一个或多个导电信号迹线54。在BCC 62的接触焊盘98与PCB 52的接触焊盘102之间形成凸块104。
在图2c中,以倒装芯片样式第一级封装将半导体管芯58面向朝下地安装到中间载体106。半导体管芯58的有源区域108含有被实施为根据管芯的电气设计所形成的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如,电路能够在有源区域108内包含一个或多个晶体管、二极管、电感器、电容器、电阻器和其它电路元件。半导体管芯58经过凸块110被电气连接和机械连接到载体106。
使用凸块112以BGA样式第二级封装将BGA 60电气连接和机械连接到PCB 52。半导体管芯58经过凸块110、信号线114和凸块112被电气连接到PCB 52中的导电信号迹线54。成型化合物或密封剂116被淀积在半导体管芯58和载体106上面从而为器件提供物理支撑和电气隔离。倒装芯片半导体器件提供从半导体管芯58上的有源器件到PCB 52上的传导轨迹的短电气传导路径以便减少信号传播距离、降低电容并且改进总体电路性能。在另一个实施例中,能够使用倒装芯片样式第一级封装而没有中间载体106将半导体管芯58直接机械连接和电气连接到PCB 52。
图3a示出具有用于结构支撑的诸如硅、锗、砷化镓、磷化铟或碳化硅的基底衬底材料122的半导体晶圆120。如上面所描述,由非有源的、管芯间的晶圆区域或锯切道126所分离的多个半导体管芯或部件124在晶圆120上形成。锯切道126提供切割的区域以将半导体晶圆120分割成为个别的半导体管芯124。在一个实施例中,半导体晶圆120的直径是200-300毫米(mm)。在另一个实施例中,半导体晶圆120的直径是100-450 mm。在将半导体晶圆分割成为个别的半导体管芯124之前,半导体晶圆120可以具有任何直径。
图3b示出半导体晶圆120的部分的横截面视图。每个半导体管芯124具有背面或非有源的表面128和有源表面130,该有源表面130含有被实施为根据管芯的电气设计和功能在管芯内所形成的并且被电气互连的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如,电路可以包含在有源表面130内所形成的一个或多个晶体管、二极管和其它电路元件以实施模拟电路或数字电路,诸如数字信号处理器(DSP)、ASIC、存储器或其它信号处理电路。半导体管芯124还可以含有用于RF信号处理的集成的无源器件(IPD),诸如电感器、电容器和电阻器。
使用PVD、CVD、电解电镀、化学镀工艺或其它合适的金属淀积工艺在有源表面130上面形成导电层132。导电层132能够是一个或多个层的Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。导电层132操作为被电气连接到有源表面130上的电路的接触焊盘。导电层132能够被形成为离半导体管芯124的边缘第一距离并排设置的接触焊盘,如在图3b中所示出。替代地,导电层132能够被形成为接触焊盘,该接触焊盘在多个行中被偏移成使得接触焊盘的第一行被设置为离管芯的边缘第一距离并且与第一行交替的接触焊盘的第二行被设置为离管芯的边缘第二距离。
使用PVD、CVD、印刷、旋转涂覆、喷雾涂覆、烧结或热氧化在半导体管芯124和导电层132上面形成第一绝缘或钝化层124。绝缘层134含有一个或多个层的二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)、氧化铪(HfO2)、苯并环丁烯(BCB)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、聚合物或具有类似的结构性质和绝缘性质的其它电介质材料。
使用图案化和金属淀积工艺诸如溅射、电解电镀和化学镀在第一绝缘层134上面形成导电层或再分布层(RDL)136。导电层136能够是一个或多个层的Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。导电层136的一部分被电气连接到半导体管芯124的导电层132。依赖于半导体管芯124的设计和功能,导电层136的其它部分能够是电气共用的或被电气隔离。
在导电层136和第一绝缘层134上面形成第二绝缘或钝化层134。能够在半导体管芯124的有源表面130上面形成多个绝缘层134和导电层136。能够执行表面检查来检测钝化或RDL缺陷。
使用激光器138通过激光直接消融(LDA)来去除绝缘层134的部分以沿着半导体管芯124的表面边缘暴露有源表面130的部分140和导电层132。那就是沿着半导体管芯124的表面边缘的有源表面130的部分140缺乏绝缘层134。替代地,通过刻蚀工艺经过图案化的光致抗蚀剂层去除绝缘层134的部分以沿着半导体管芯124的表面边缘暴露有源表面130的部分140和导电层132。
在图3c中,在最后的再钝化之后使用PVD、CVD、蒸发、电解电镀、化学镀或其它合适的金属淀积工艺在绝缘层134和导电层132的暴露的部分上面形成导电层142。导电层142能够是Al、Cu、Sn、Ni、Au、Ag、钨(W)或其它合适的导电材料。导电层142是被电气连接到导电层132的凸块下金属化(UBM)。UBM 142能够是具有粘合层、阻挡层和种子层或湿润层的多金属叠层。粘合层在导电层132上面形成并且能够是钛(Ti)、氮化钛(TiN)、钛钨(TiW)、Al或铬(Cr)。阻挡层在粘合层上面形成并且能够是Ni、NiV、铂(Pt)、钯(Pd)、TiW、Ti或铬铜(CrCu)。阻挡层禁止Cu扩散到管芯的有源区中。种子层在阻挡层上面形成并且能够是Cu、Ni、NiV、Au或Al。UBM 142向导电层132提供低电阻互连,以及焊料扩散的阻挡和用于焊料可湿性的种子层。
半导体晶圆120经受电气测试和检查作为质量控制过程的部分。使用人工视觉检查和自动化光学***来执行对半导体晶圆120的检查。能够在半导体晶圆120的自动化光学分析中使用软件。视觉检查的方法可以采用诸如扫描电子显微镜、高强度光或紫外光或金相显微镜的设备。针对包含翘曲、厚度变化、表面微粒、不规则、裂缝、分层和变色的结构特性对半导体晶圆120进行检查。
半导体管芯124内的有源部件和无源部件经受针对电气性能和电路功能的在晶圆级的测试。使用探针或其它的测试装置针对功能性和电气参数对每个半导体管芯124进行测试。探针被用来在每个半导体管芯124上与节点或接触焊盘132达成电气接触,并且向接触焊盘提供电气刺激。半导体管芯124响应于电气刺激,该电气刺激被测量并且与预期的响应相比来测试半导体管芯的功能性。电气测试可以包含电路功能性、引线的完整性、电阻率、连续性、可靠性、结的深度、静电放电(ESD)、射频(RF)性能、驱动电流、阈值电流、漏电流和特定于部件类型的操作参数。半导体晶圆120的检查和电气测试使合格的半导体管芯124能够被指定为在半导体封装中使用的已知的好的管芯(KGD)。
在图3d中,使用锯片或激光切割工具144经过锯切道126将半导体晶圆120分割成为个别的半导体管芯124。能够对个别的半导体管芯124进行检查和电气测试用于分割之后的KGD的识别。
图4a-4e图示与图1和2a-2c有关的在WLCSP中在半导体管芯的有源表面的暴露的部分和侧面上面淀积密封剂的工艺。图4a示出含有用于结构支撑的牺牲基底材料诸如硅、聚合物、氧化铍、玻璃、或其它合适的低成本的、刚硬的材料的临时衬底150或载体的部分的横截面视图。界面层或双面胶带152被形成在载体150上面作为临时粘性接合薄膜、刻蚀停止层或热释放层。
载体150能够是具有多个半导体管芯124的容量的圆形的或矩形的面板(大于300 mm)。载体150可以具有比半导体晶圆120的表面面积更大的表面面积。更大的载体减少半导体封装的制造成本,因为能够在更大的载体上处理更多的半导体管芯,从而减少每个单元的成本。针对正被处理的载体或晶圆的尺寸来设计和配置半导体封装和处理设备。
为了进一步减少制造成本,载体150的尺寸独立于半导体晶圆120的尺寸或半导体管芯124的尺寸被选择。那就是载体150具有固定或标准化的尺寸,其能够容纳从一个或多个半导体晶圆120中分割的各种尺寸的半导体管芯124。在一个实施例中,载体150是具有330 mm的直径的圆。在另一个实施例中,载体150是具有560 mm的宽度和600 mm的长度的矩形。半导体管芯124可以具有10 mm × 10 mm的大小,其被放置在标准化载体150上。替代地,半导体管芯124可以具有20 mm × 20 mm的大小,其被放置在相同的标准化载体150上。因此,标准化载体150能够处置任何尺寸的半导体管芯124,其允许针对共用的载体来标准化随后的半导体处理设备,即独立于管芯的尺寸或引入的晶圆尺寸。能够针对标准的载体设计和配置半导体封装设备,该标准的载体能够被使用来处理来自任何引入的晶圆尺寸的任何半导体管芯尺寸。具有固定尺寸和外形的载体150允许使用共用的一套处理工具、设备和材料来处理来自不同尺寸的半导体晶圆120的不同尺寸的半导体管芯124。例如,来自200 mm的半导体晶圆的10 × 10 mm的半导体管芯124,或来自450 mm的半导体晶圆的20 × 20 mm的半导体管芯124在载体150上使用相同的设备和材料清单被处理。共用的或标准化的载体150通过减少或消除对于基于管芯尺寸或引入的晶圆尺寸的专门的半导体处理线的需要来降低制造成本。标准化载体尺寸减少资金的风险,因为处理设备即使随着半导体管芯的尺寸改变也保持不变。通过选择预确定的载体尺寸用于来自所有半导体晶圆的任何尺寸半导体管芯,能够实施灵活的制造线。
例如使用拾取和放置的操作将来自图3d的半导体管芯124安装到载体150和界面层152,其中绝缘层134被定向成朝向载体。图4b示出安装到载体150的界面层152的半导体管芯124作为重构的或再配置的晶圆153。由于接触界面层的导电层142和/或绝缘层134的属性使半导体管芯124的有源表面130与界面层152不接近或偏移,即在有源表面130的部分140与界面层152之间存在间隙。
重构的晶圆或重构的面板153能够被处理成为许多类型的半导体封装,其包含扇入晶圆级芯片规模封装(WLCSP)、重构的或嵌入的晶圆级芯片规模封装(eWLCSP)、扇出WLCSP、倒装芯片封装、三维(3D)封装,诸如封装体叠层(PoP)、或其他半导体封装。根据得到的半导体封装的说明来配置重构的面板153。在一个实施例中,半导体管芯124以高密度的布置(即隔开300微米(μm)或更小)被放置在载体150上用于处理扇入器件。在另一个实施例中,半导体管芯124在载体150上以50μm的距离地被分离。载体150上的半导体管芯124之间的距离地被优化用于以最低的单元成本来制造半导体封装。载体150的更大的表面面积容纳更多的半导体管芯124和降低制造成本,因为每个重构的面板153处理更多的半导体管芯124。安装到载体150的半导体管芯124的数目能够大于、小于或等于从半导体晶圆120分割的半导体管芯124的数目。载体150和重构的面板153提供了使用来自不同尺寸的半导体晶圆120的不同尺寸的半导体管芯124来制造许多不同类型的半导体封装的灵活性。
在图4c中,使用膏印刷、压缩成型、传递成型、液体密封剂成型、真空层压、旋转涂覆或其他合适的敷涂器在半导体管芯124和载体150上面淀积密封剂或成型化合物154。密封剂154能够是聚合物复合材料,诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或具有适当填充物的聚合物。密封剂154是非导电的并且环境上保护半导体器件免于外部的元件和污染物。特别地,密封剂154被设置沿着半导体管芯124的侧面和在有源表面130与界面层152之间的间隙中,并且因此沿着半导体管芯的表面边缘上至绝缘层134地覆盖半导体管芯124的侧面和有源表面130的暴露的部分140。因此,密封剂154覆盖或接触半导体管芯124的至少五个表面,即半导体管芯的四个侧表面和半导体管芯的有源表面130的部分140。
在图4d中,通过化学刻蚀、机械剥离、化学机械平面化(CMP)、机械研磨、热烤、紫外光、激光扫描或湿法脱模(wet stripping)来去除载体150和界面层152,以暴露绝缘层134和导电层142。使用激光器156通过LDA来去除密封剂154的部分。替代地,通过刻蚀工艺经过图案化的光致抗蚀剂层来去除密封剂154的部分。沿着半导体管芯124的表面边缘的有源表面130的部分140以及半导体管芯的侧面保持被作为保护面板的密封剂154覆盖以增加成品率,特别地当表面安装半导体管芯时。密封剂154还保护半导体管芯124免于由于曝光所产生的退化。通过利用一个或多个步骤的等离子体、湿法溶液、氧化铜或干法清洗来清洗绝缘层134和导电层142为电气测试准备半导体管芯124。
在图4e中,使用蒸发、电解电镀、化学镀、球滴(ball drop)或丝网印刷工艺在导电层142上面淀积导电凸块材料。在一个实施例中,利用球滴模版淀积凸块材料,即不需要掩模。凸块材料能够是具有可选的焊剂溶液的Al、Sn、Ni、Au、Ag、铅(Pb)、Bi、Cu、焊料及其组合。例如,凸块材料能够是共熔的Sn/Pb、高铅的焊料或无铅的焊料。使用合适的附接或接合工艺将凸块材料接合到导电层142。在一个实施例中,通过加热凸块材料到它的熔点以上将凸块材料回流以形成球或凸块160。在一些应用中,凸块160被第二次回流以改进与导电层142的电气接触。凸块160还能够被压缩接合或热压缩接合到导电层142。凸块160表示能够在导电层142上面形成的一种类型的互连结构。该互连结构还能够使用接合线、导电膏、柱形凸块、微型凸块或其他电气互连。能够在凸块形成之前或在凸块形成之后,或在载体150的去除之后执行激光标记。
利用锯片或激光切割工具162经过密封剂154将半导体管芯124分割成为个别嵌入的WLCSP 164。图5示出分割之后的WLCSP 164。在一个实施例中,WLCSP 164具有3.0 × 2.6 × 0.7 毫米mm的大小,其中节距为0.4 mm。半导体管芯124被电气连接到用于外部互连的凸块160。密封剂154覆盖半导体管芯124的侧面和有源表面130的部分140以保护半导体管芯的侧面和表面边缘并且增加制造成品率,特别地当表面安装半导体管芯时。密封剂154还保护半导体管芯124免于由于曝光所产生的退化。WLCSP 164在分割之前或在分割之后经受电气测试。
与图3a类似,图6a-6c图示具有用于结构支撑的基底衬底材料172诸如硅、锗、砷化镓、磷化铟或碳化硅的半导体晶圆170的另一个实施例。如上面所描述,由非有源的、管芯间的晶圆区域或锯切道176分离的多个半导体管芯或部件174被形成在晶圆170上。锯切道176提供切割区以将半导体晶圆170分割成为个别半导体管芯174。在一个实施例中,半导体晶圆170的直径是200-300 mm。在另一个实施例中,半导体晶圆170的直径是100-450 mm。在将半导体晶圆分割成为个别半导体管芯174之前,半导体晶圆170可以具有任何直径。
图6a示出半导体晶圆170的部分的横截面视图。每个半导体管芯174具有背面或非有源的表面178和有源表面180,该有源表面180含有被实施为根据管芯的电气设计和功能在管芯内所形成的并且被电气互连的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如,电路可以包含在有源表面180内所形成的一个或多个晶体管、二极管和其它电路元件以实施模拟电路或数字电路,诸如DSP、ASIC、存储器或其它信号处理电路。半导体管芯174还可以含有用于RF信号处理的IPD,诸如电感器、电容器和电阻器。
使用PVD、CVD、电解电镀、化学镀工艺或其它合适的金属淀积工艺在有源表面180上面形成导电层182。导电层182能够是一个或多个层的Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。导电层182操作为被电气连接到有源表面130上的电路的接触焊盘。导电层182能够被形成为离半导体管芯174的边缘第一距离并排设置的接触焊盘,如在图6a中所示出。替代地,导电层182能够被形成为接触焊盘,该接触焊盘在多个行中被偏移成使得接触焊盘的第一行被设置为离管芯的边缘第一距离并且与第一行交替的接触焊盘的第二行被设置为离管芯的边缘第二距离。
使用PVD、CVD、蒸发、电解电镀、化学镀或其它合适的金属淀积工艺在导电层182上面形成导电层184。导电层184能够是Al、Cu、Sn、Ni、Au、Ag、W或其它合适的导电材料。导电层184是被电气连接到导电层182的UBM。UBM 184能够是具有粘合层、阻挡层和种子层或湿润层的多金属叠层。粘合层被形成在导电层182上面并且能够是Ti、TiN、TiW、Al或Cr。阻挡层被形成在粘合层上面并且能够是Ni、NiV、Pt、Pd、TiW、Ti或CrCu。阻挡层禁止Cu扩散到管芯的有源区中。种子层被形成在阻挡层上面并且能够是Cu、Ni、NiV、Au或Al。UBM 184向导电层182提供低电阻互连,以及针对焊料扩散的阻挡和用于焊料可湿性的种子层。
在图6b中,使用PVD、CVD、印刷、旋转涂覆、喷雾涂覆、烧结或热氧化在半导体管芯174和导电层184上面形成第一绝缘或钝化层186,即在UBM 184形成之后钝化出现。绝缘层186含有一个或多个层的SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物或具有类似的结构性质和绝缘性质的其它电介质材料。
使用图案化和金属淀积工艺诸如溅射、电解电镀和化学镀在第一绝缘层186上面形成导电层或RDL 188。导电层188能够是一个或多个层的Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。导电层188的一部分被电气连接到半导体管芯174的导电层182。依赖于半导体管芯174的设计和功能,导电层188的其它部分能够电气共用或被电气隔离。
在导电层188和第一绝缘层186上面形成第二绝缘或钝化层186。能够在半导体管芯174的有源表面180上面形成多个绝缘层186和导电层188。能够执行表面检查来检测钝化或RDL缺陷。
使用激光器190通过LDA来去除绝缘层186的部分以沿着半导体管芯174的表面边缘暴露有源表面180的部分192和导电层184。那就是沿着半导体管芯174的表面边缘的有源表面180的部分192缺乏绝缘层186。替代地,通过刻蚀工艺经过图案化的光致抗蚀剂层去除绝缘层186的部分以沿着半导体管芯174的表面边缘暴露有源表面180的部分192和导电层182。
在图6c中,使用锯片或激光切割工具194经过锯切道176将半导体晶圆170分割成为个别的半导体管芯174。能够对个别的半导体管芯174进行检查和电气测试用于分割之后的KGD的识别。
图7a-7e图示与图1和2a-2c有关的在WLCSP中在半导体管芯的有源表面的暴露的部分和侧面上面淀积密封剂的另一个工艺。图7a示出含有用于结构支撑的牺牲基底材料诸如硅、聚合物、氧化铍、玻璃、或其它合适的低成本的、刚硬的材料的载体或临时衬底200的部分的横截面视图。界面层或双面胶带202被形成在载体200上面作为临时粘性接合薄膜、刻蚀停止层或热释放层。
载体200能够是具有用于多个半导体管芯174的容量的大的圆形或矩形的面板(大于300 mm)。载体200可以具有比半导体晶圆170的表面面积更大的表面面积。更大的载体减少半导体封装的制造成本,因为能够在更大的载体上处理更多的半导体管芯,从而减少每个单元的成本。针对正被处理的载体或晶圆的尺寸来设计和配置半导体封装和处理设备。
为了进一步减少制造成本,独立于半导体晶圆170的尺寸或半导体管芯174的尺寸来选择载体200的尺寸。那就是载体200具有固定或标准化的尺寸,其能够容纳从一个或多个半导体晶圆170中分割的各种尺寸的半导体管芯174。在一个实施例中,载体200是具有330 mm的直径的圆。在另一个实施例中,载体200是具有560 mm的宽度和600 mm的长度的矩形。半导体管芯174可以具有10 mm × 10 mm的大小,其被放置在标准化的载体200上。替代地,半导体管芯174可以具有20 mm × 20 mm的大小,其被放置在相同的标准化的载体140上。因此,标准化载体200能够处置任何尺寸的半导体管芯174,其允许针对共用的载体来标准化随后的半导体处理设备,即独立于管芯的尺寸或引入的晶圆尺寸。能够针对标准的载体设计和配置半导体封装设备,该标准的载体使用共用的一套处理工具、设备和材料清单来处理来自任何引入的晶圆尺寸的任何半导体管芯的尺寸。共用的或标准化的载体200通过减少或消除对于基于管芯尺寸或引入的晶圆尺寸的专门的半导体处理线的需要来降低制造成本和资金风险。通过选择预确定的载体的尺寸用于来自所有半导体晶圆的任何尺寸的半导体管芯,能够实施灵活的制造线。
例如在绝缘层186被定向成朝向载体的情况下使用拾取和放置的操作将来自图6c的半导体管芯174安装到载体200和界面层202。图7b示出被安装到载体200的界面层202的半导体管芯174作为重构的或再配置的晶圆203。由于接触界面层的绝缘层186的属性使半导体管芯174的有源表面180与界面层202不接近或偏移,即在有源表面180的部分192与界面层202之间存在间隙。
重构的晶圆或重构的面板203能够被处理成为许多类型的半导体封装,其包含扇入WLCSP、重构的或嵌入的WLCSP或eWLCSP、扇出WLCSP、3D封装,诸如PoP或其他半导体封装。根据得到的半导体封装的说明来配置重构的面板203。在一个实施例中,半导体管芯174以高密度的布置(即隔开300μm或更小)被放置在载体200上用于处理扇入器件。在另一个实施例中,半导体管芯174在载体200上以50μm的距离被分离。载体200上的半导体管芯174之间的距离被优化用于以最低的单元成本来制造半导体封装。更大的表面面积的载体200容纳更多的半导体管芯174和降低制造成本,因为每个重构的面板203处理更多的半导体管芯174。安装到载体200的半导体管芯174的数目能够大于、小于或等于从半导体晶圆170分割的半导体管芯174的数目。载体200和重构的面板203提供了使用来自不同尺寸的半导体晶圆170的不同尺寸的半导体管芯174来制造许多不同类型的半导体封装的灵活性。
在图7c中,使用膏印刷、压缩成型、传递成型、液体密封剂成型、真空层压、旋转涂覆或其他合适的敷涂器在半导体管芯174和载体200上面淀积密封剂或成型化合物204。密封剂204能够是聚合物复合材料,诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或具有适当填充物的聚合物。密封剂204是非导电的并且环境上保护半导体器件免于外部的元件和污染物。特别地,密封剂204被设置为沿着半导体管芯174的侧面和在有源表面180与界面层202之间的间隙中,并且因此沿着半导体管芯的表面边缘上至绝缘层186地覆盖半导体管芯174的侧面和有源表面180的暴露的部分192。因此,密封剂204覆盖或接触半导体管芯174的至少五个表面,即半导体管芯的四个侧表面和半导体管芯的有源表面180的部分192。
在图7d中,通过化学刻蚀、机械剥离、CMP、机械研磨、热烤、紫外光、激光扫描或湿法脱模来去除载体200和界面层202,以暴露绝缘层186和导电层184。使用激光器206通过LDA来去除密封剂204的部分。替代地,通过刻蚀工艺经过图案化的光致抗蚀剂层来去除密封剂204的部分。沿着半导体管芯124的表面边缘的有源表面180的部分192以及半导体管芯的侧面保持被作为保护面板的密封剂204覆盖以增加成品率,尤其当表面安装半导体管芯时。密封剂204还保护半导体管芯174免于由于曝光所产生的退化。通过利用一个或多个步骤的等离子体、湿法溶液、氧化铜或干法清洗来清洗绝缘层186和导电层184,准备半导体管芯174用于电气测试。
在图7e中,使用蒸发、电解电镀、化学镀、球滴或丝网印刷工艺在导电层184上面淀积导电凸块材料。在一个实施例中,利用球滴模版淀积凸块材料,即不需要掩模。凸块材料能够是具有可选的焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如,凸块材料能够是共熔的Sn/Pb、高铅的焊料或无铅的焊料。使用合适的附接或接合工艺将凸块材料接合到导电层184。在一个实施例中,通过加热凸块材料到它的熔点以上将凸块材料回流以形成球或凸块210。在一些应用中,凸块210被第二次回流以改进导电层184的电气接触。凸块210还能够被压缩接合或热压缩接合到导电层184。凸块210表示能够在导电层184上面形成的一种类型的互连结构。该互连结构还能够使用接合线、导电膏、柱形凸块、微型凸块或其他电气互连。能够在凸块形成之前或在凸块形成之后,或在去除载体200之后执行激光标记。
利用锯片或激光切割工具212经过密封剂204将半导体管芯174分割成为个别的WLCSP 214。图8示出分割之后的WLCSP 214。在一个实施例中,WLCSP 214具有3.0 × 2.6 × 0.7毫米mm的大小,其中节距为0.4 mm。半导体管芯174被电气连接到用于外部互连的凸块210。密封剂204覆盖半导体管芯174的侧面和有源表面180的部分192以保护半导体管芯174的侧面和表面边缘并且增加制造成品率,尤其当表面安装半导体管芯时。密封剂204还保护半导体管芯174免于由于曝光所产生的退化。WLCSP 214在分割之前或在分割之后经受电气测试。
图9a-9h图示与图1和2a-2c有关的在WLCSP中在半导体管芯的有源表面的暴露的部分和侧面上面淀积MUF材料的工艺。图9a示出来自与图3a类似的半导体晶圆的半导体管芯220,该半导体管芯220具有背面或非有源的表面222和有源表面224,该有源表面224含有被实施为根据管芯的电气设计和功能在管芯内所形成的并且被电气互连的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如,电路可以包含在有源表面224内所形成的一个或多个晶体管、二极管和其它电路元件以实施模拟电路或数字电路,诸如DSP、ASIC、存储器或其它信号处理电路。半导体管芯220还可以含有用于RF信号处理的IPD,诸如电感器、电容器和电阻器。在一个实施例中,半导体管芯220是倒装芯片类型的半导体管芯。
使用PVD、CVD、电解电镀、化学镀工艺或其它合适的金属淀积工艺在有源表面224上面形成导电层226。导电层226能够是一个或多个层的Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。导电层226操作为被电气连接到有源表面224上的电路的接触焊盘。
使用图案化和金属淀积工艺诸如溅射、电解电镀和化学镀在导电层226上面形成导电层228。导电层228能够是Al、Cu、Sn、Ni、Au、Ag、W或其它合适的导电材料。导电层228是被电气连接到导电层226的UBM。UBM 228能够是具有粘合层、阻挡层和种子层或湿润层的多金属叠层。粘合层被形成在导电层226上面并且能够是Ti、TiN、TiW、Al或Cr。阻挡层被形成在粘合层上面并且能够是Ni、NiV、Pt、Pd、TiW、Ti或CrCu。阻挡层禁止Cu扩散到管芯的有源区中。种子层被形成在阻挡层上面并且能够是Cu、Ni、NiV、Au或Al。UBM 228向导电层226提供低电阻互连,以及针对焊料扩散的阻挡和用于焊料可湿性的种子层。
使用蒸发、电解电镀、化学镀、球滴或丝网印刷工艺在导电层228上面淀积导电凸块材料。凸块材料能够是具有可选的焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如,凸块材料能够是共熔的Sn/Pb、高铅的焊料或无铅的焊料。使用合适的附接或接合工艺将凸块材料接合到导电层228。在一个实施例中,通过加热凸块材料到它的熔点以上将凸块材料回流以形成球或凸块230。在一些应用中,凸块230被第二次回流以改进与导电层228的电气接触。凸块230还能够被压缩接合或热压缩接合到导电层228。凸块230表示能够在导电层228上面形成的一种类型的互连结构。该互连结构还能够使用柱形凸块、微型凸块或其他电气互连。
例如在凸块230被定向到衬底的情况下使用拾取和放置的操作将半导体管芯220安装到衬底232。衬底232包含经过衬底的用于垂直的和横向的互连的导电迹线234。图9b示出被安装到衬底232的半导体管芯220作为重构的或再配置的晶圆236,其中凸块230被冶金接合和电气接合到导电迹线234。由于凸块230的属性使半导体管芯220的有源表面224与衬底232不接近或偏移,即在有源表面224的部分238与衬底232之间存在间隙。衬底232能够是具有用于多个半导体管芯220的容量的大的圆形的或矩形的面板(大于300 mm)。
在图9c中,使用膏印刷、压缩成型、传递成型、液体密封剂成型、真空层压、旋转涂覆、模制底填充或其他合适的敷涂工艺在半导体管芯220和衬底232上面淀积模制底填充(MUF)材料240。MUF材料240能够是聚合物复合材料,诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或具有适当填充物的聚合物。MUF材料240是非导电的并且环境上保护半导体器件免于外部的元件和污染物。特别地,MUF材料240被设置为沿着半导体管芯220的侧面和在有源表面224与衬底232之间的间隙中,并且因此沿着半导体管芯的表面边缘覆盖半导体管芯220的侧面和有源表面224的暴露的部分238。
在图9d中,半导体管芯220利用锯片或激光切割工具239经过MUF材料240和衬底232被分割以分离半导体管芯和衬底单元。能够对个别的半导体管芯220进行检查和电气测试用于分割之后的KGD的识别。
图9e示出含有用于结构支撑的牺牲基底材料诸如硅、聚合物、氧化铍、玻璃、或其它合适的低成本的、刚硬的材料的载体或临时衬底242的部分的横截面视图。界面层或双面胶带243被形成在载体150上面作为临时粘性接合薄膜、刻蚀停止层或热释放层。
载体242能够是具有用于多个半导体管芯220和衬底232单元的容量的大的圆形的或矩形的面板(大于300 mm)。更大的载体减少半导体封装的制造成本,因为能够在更大的载体上处理更多的半导体管芯,从而减少每个单元的成本。针对正被处理的载体或晶圆的尺寸来设计和配置半导体封装和处理设备。
为了进一步减少制造成本,独立于半导体管芯220的尺寸来选择载体242的尺寸。那就是载体242具有固定或标准化的尺寸,其能够容纳从一个或多个半导体晶圆中分割的各种尺寸的半导体管芯220。在一个实施例中,载体242是具有330 mm的直径的圆。在另一个实施例中,载体242是具有560 mm的宽度和600 mm的长度的矩形。半导体管芯220可以具有10 mm × 10 mm的大小,其被放置在标准化载体242上。替代地,半导体管芯220可以具有20 mm × 20 mm的大小,其被放置在相同的标准化载体242上。因此,标准化载体242能够处置任何尺寸的半导体管芯220,其允许针对共用的载体来标准化随后的半导体处理设备,即独立于管芯的尺寸或引入的晶圆尺寸。能够针对标准的载体设计和配置半导体封装设备,该标准的载体使用共用的一套处理工具、设备和材料清单来处理来自任何引入的晶圆尺寸的任何半导体管芯的尺寸。共用的或标准化的载体242通过减少或消除对于基于管芯尺寸或引入的晶圆尺寸的专门的半导体处理线的需要来降低制造成本和资金风险。通过选择预确定的载体的尺寸用于来自所有半导体晶圆的任何尺寸的半导体管芯,能够实施灵活的制造线。
例如在衬底被定向成朝向载体情况下使用拾取和放置的操作将半导体管芯220和衬底232单元安装到载体242和界面层243。图9f示出被安装到载体242的界面层243的半导体管芯220和衬底232单元。
使用膏印刷、压缩成型、传递成型、液体密封剂成型、真空层压、旋转涂覆或其他合适的敷涂器在MUF材料240、衬底232和载体242上面淀积密封剂或成型化合物244。密封剂244能够是聚合物复合材料,诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或具有适当填充物的聚合物。密封剂244是非导电的并且环境上保护半导体器件免于外部的元件和污染物。
在图9g中,通过化学刻蚀、机械剥离、CMP、机械研磨、热烤、紫外光、激光扫描或湿法脱模来去除载体242和界面层243,以暴露衬底232和密封剂244。使用激光器245通过LDA来去除密封剂244的部分。替代地,通过刻蚀工艺经过图案化的光致抗蚀剂层来去除密封剂244的部分。
在图9h中,使用蒸发、电解电镀、化学镀、球滴或丝网印刷工艺在与半导体管芯220相对的衬底232的导电层234上面淀积导电凸块材料。凸块材料能够是具有可选的焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如,凸块材料能够是共熔的Sn/Pb、高铅的焊料或无铅的焊料。使用合适的附接或接合工艺将凸块材料接合到导电层234。在一个实施例中,通过加热凸块材料到它的熔点以上将凸块材料回流以形成球或凸块246。在一些应用中,凸块246被第二次回流以改进与导电层234的电气接触。凸块246还能够被压缩接合或热压缩接合到导电层234。凸块246表示能够在导电层234上面形成的一种类型的互连结构。该互连结构还能够使用接合线、导电膏、柱形凸块、微型凸块或其他电气互连。
能够在凸块形成之前或在凸块形成之后,或在去除载体242之后执行激光标记。组件经受等离子体清洗和焊剂印刷。
利用锯片或激光切割工具248经过密封剂244将半导体管芯220分割成为个别的WLCSP 250。图10示出分割之后的WLCSP 250。在一个实施例中,WLCSP 250具有3.0 × 2.6 × 0.7毫米mm的大小,其中节距为0.4 mm。半导体管芯220被电气连接到衬底232和凸块246用于外部互连。MUF材料240覆盖半导体管芯220的侧面和有源表面224的部分238以保护半导体管芯的侧面和表面边缘并且增加制造成品率,尤其当表面安装半导体管芯时。MUF材料240还保护半导体管芯220免于由于曝光所产生的退化。密封剂244覆盖WLCSP 250以保护器件。WLCSP 250在分割之前或在分割之后经受电气测试。
图11图示与图10类似的WLCSP 254的实施例,其中在半导体管芯220下面设置MUF材料并且密封剂244覆盖半导体管芯的侧表面。
图12图示包含来自与图3a类似的半导体晶圆的半导体管芯260的半导体封装的另一个实施例,该半导体管芯260具有背面或非有源的表面262和有源表面264,该有源表面264含有被实施为根据管芯的电气设计和功能在管芯内所形成的并且被电气互连的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如,电路可以包含在有源表面264内所形成的一个或多个晶体管、二极管和其它电路元件以实施模拟电路或数字电路,诸如DSP、ASIC、存储器或其它信号处理电路。半导体管芯260还可以含有用于RF信号处理的IPD,诸如电感器、电容器和电阻器。在一个实施例中,半导体管芯260是线接合类型的半导体管芯。
使用PVD、CVD、电解电镀、化学镀工艺或其它合适的金属淀积工艺在有源表面264上面形成导电层266。导电层266能够是一个或多个层的Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。导电层266操作为被电气连接到有源表面264上的电路的接触焊盘。
与图9a-9b类似,利用诸如环氧树脂的管芯附接粘合剂270将半导体管芯260安装到衬底268。衬底268包含经过衬底的用于垂直的和横向的互连的导电迹线272。在衬底268上的导电迹线272与半导体管芯260的导电层266之间形成接合线274。衬底268能够是具有用于多个半导体管芯260的容量的大的圆形的或矩形的面板(大于300 mm)。
与图9c类似,使用膏印刷、压缩成型、传递成型、液体密封剂成型、真空层压、旋转涂覆或其他合适的敷涂器在半导体管芯260和衬底268上面淀积密封剂或成型化合物276。密封剂276能够是聚合物复合材料,诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或具有适当填充物的聚合物。密封剂276是非导电的并且环境上保护半导体器件免于外部的元件和污染物。
与图9d类似,半导体管芯260经过密封剂276和衬底268被分割。与图9e类似,将分割的半导体管芯260和衬底268安装到载体。与图9f类似,使用膏印刷、压缩成型、传递成型、液体密封剂成型、真空层压、旋转涂覆或其他合适的敷涂器在密封剂276和衬底268上面淀积密封剂或成型化合物278。密封剂278能够是聚合物复合材料,诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或具有适当填充物的聚合物。密封剂278是非导电的并且环境上保护半导体器件免于外部的元件和污染物。将载体去除。
使用蒸发、电解电镀、化学镀、球滴或丝网印刷工艺在与半导体管芯260相对的衬底268的导电层272上面淀积导电凸块材料。凸块材料能够是具有可选的焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如,凸块材料能够是共熔的Sn/Pb、高铅的焊料或无铅的焊料。使用合适的附接或接合工艺将凸块材料接合到导电层272。在一个实施例中,通过加热凸块材料到它的熔点以上将凸块材料回流以形成球或凸块280。在一些应用中,凸块280被第二次回流以改进与导电层272的电气接触。凸块280还能够被压缩接合或热压缩接合到导电层272。凸块280表示能够在导电层272上面形成的一种类型的互连结构。该互连结构还能够使用接合线、导电膏、柱形凸块、微型凸块或其他电气互连。
能够在凸块形成之前或在凸块形成之后,或在去除载体之后执行激光标记。组件经受等离子体清洗和焊剂印刷。
半导体管芯260经过密封剂244被分割成为个别的半导体封装282,该半导体封装282具有3.0 × 2.6 × 0.7毫米mm的大小,其中节距为0.4 mm。半导体管芯260被电气连接到衬底268和凸块280用于外部互连。密封剂276覆盖半导体管芯260的侧表面以保护半导体管芯的表面边缘并且增加制造成品率,尤其当表面安装半导体管芯时。
图13a-13p图示与图1和2a-2c有关的形成重构的或嵌入的扇入WLCSP的工艺。图13a示出具有用于结构支撑的诸如硅、锗、砷化镓、磷化铟或碳化硅的基底衬底材料292的半导体晶圆290。如上面所描述,由非有源的、管芯间的晶圆区域或锯切道296分离的多个半导体管芯或部件294被形成在晶圆290上。锯切道296提供切割区以将半导体晶圆290分割成为个别半导体管芯294。在将半导体晶圆分割成为个别半导体管芯294之前,半导体晶圆290可以具有任何直径。在一个实施例中,半导体晶圆290的直径是200-300 mm。在另一个实施例中,半导体晶圆290的直径是100-450 mm。半导体管芯294可以具有任何尺寸,并且在一个实施例中,半导体管芯294具有10 mm × 10 mm的大小。
图13a还示出与半导体晶圆290类似的半导体晶圆300。半导体晶圆300包含用于结构支撑的基底衬底材料302,诸如硅、锗、砷化镓、磷化铟或碳化硅。如上面所描述,由非有源的、管芯间的晶圆区域或锯切道306分离的多个半导体管芯或部件304被形成在晶圆300上。锯切道306提供切割区以将半导体晶圆300分割成为个别半导体管芯304。半导体晶圆300可以具有与半导体晶圆290相同的直径或具有与半导体晶圆290不同的直径。在将半导体晶圆分割成为个别半导体管芯304之前,半导体晶圆300可以具有任何直径。在一个实施例中,半导体晶圆300的直径是200-300 mm。在另一个实施例中,半导体晶圆300的直径是100-450 mm。半导体管芯304可以具有任何尺寸,并且在一个实施例中,半导体管芯304小于半导体管芯294并且具有5 mm × 5 mm的大小。
图13b示出半导体晶圆290的部分的横截面视图。每个半导体管芯294具有背面或非有源的表面310和有源表面312,该有源表面312含有被实施为根据管芯的电气设计和功能在管芯内所形成的并且被电气互连的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如,电路可以包含在有源表面312内所形成的一个或多个晶体管、二极管和其它电路元件以实施模拟电路或数字电路,诸如DSP、ASIC、存储器或其它信号处理电路。半导体管芯294还可以含有用于RF信号处理的IPD,诸如电感器、电容器和电阻器。
使用PVD、CVD、电解电镀、化学镀工艺或其它合适的金属淀积工艺在有源表面312上面形成导电层314。导电层314能够是一个或多个层的Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。导电层314操作为被电气连接到有源表面312上的电路的接触焊盘。导电层314能够被形成为离半导体管芯294的边缘第一距离并排设置的接触焊盘,如在图13b中所示出。替代地,导电层314能够被形成为接触焊盘,该接触焊盘在多个行中被偏移成使得接触焊盘的第一行被设置为离半导体管芯294的边缘第一距离,并且与第一行交替的接触焊盘的第二行被设置为离半导体管芯294的边缘第二距离。
使用PVD、CVD、印刷、旋转涂覆、喷雾涂覆、烧结或热氧化在半导体管芯294和导电层314上面形成第一绝缘或钝化层316。绝缘层316含有一个或多个层的SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物或具有类似的结构性质和绝缘性质的其它电介质材料。在一个实施例中,绝缘层316是低温固化光敏电介质聚合物,其具有或不具有在小于200°C下固化的绝缘填充物。绝缘层316覆盖有源表面312并且给有源表面312提供保护。使用激光器318通过LDA或使用刻蚀工艺经过图案化的光致抗蚀剂层来去除绝缘层316的部分以经过绝缘层316的表面320暴露导电层314并且提供随后的电气互连。
半导体晶圆290经受电气测试和检查作为质量控制过程的部分。人工视觉检查和自动化光学***被使用来执行对半导体晶圆290的检查。能够在半导体晶圆290的自动化光学分析中使用软件。视觉检查的方法可以采用诸如扫描电子显微镜、高强度光或紫外光或金相显微镜的设备。针对包含翘曲、厚度变化、表面微粒、不规则、裂缝、脱层和变色的结构特性对半导体晶圆290进行检查。
半导体管芯294内的有源部件和无源部件经受针对电气性能和电路功能的在晶圆级的测试。使用探针或其它的测试装置针对功能性和电气参数对每个半导体管芯294进行测试。探针被用来在每个半导体管芯294上与节点或接触焊盘314达成电气接触并且向接触焊盘提供电气刺激。半导体管芯294响应于电气刺激,该电气刺激被测量并且与预期的响应相比来测试半导体管芯的功能性。电气测试可以包含电路功能性、引线的完整性、电阻率、连续性、可靠性、结的深度、ESD、RF性能、驱动电流、阈值电流、漏电流和特定于部件类型的操作参数。半导体晶圆290的检查和电气测试使合格的半导体管芯294能够被指定为在半导体封装中使用的KGD。
在图13c中,使用锯片或激光切割工具322经过锯切道296将半导体晶圆290分割成为具有边缘、侧壁或侧表面324的个别的半导体管芯294。类似地,使用锯片或激光切割工具322经过锯切道306将来自图13a的半导体晶圆300分割成为个别的半导体管芯304。能够对个别的半导体管芯294和304进行检查和电气测试用于分割之后的KGD的识别。
图13d示出含有用于结构支撑的牺牲基底材料诸如硅、聚合物、氧化铍、玻璃、或其它合适的低成本的、刚硬的材料的载体或临时衬底330的部分的横截面视图。界面层或双面胶带332被形成在载体330上面作为临时粘性接合薄膜、刻蚀停止层或热释放层。
载体330是具有用于多个半导体管芯的容量的标准化的载体,并且能够容纳从具有任何直径的半导体晶圆中分割的多个尺寸的半导体管芯。例如,载体330能够是具有305 mm或更大的直径的圆面板,或能够是具有300 mm或更大的长度和300 mm或更大的宽度的矩形面板。载体330可以具有比半导体晶圆290或300的表面面积更大的表面面积。在一个实施例中,半导体晶圆290具有300 mm的直径并且含有具有10 mm的长度和10 mm的宽度的半导体管芯294。在一个实施例中,半导体晶圆300具有200 mm的直径并且含有具有5 mm的长度和5 mm的宽度的半导体304。载体330能够容纳10 mm × 10 mm的半导体管芯294和5 mm × 5 mm的半导体管芯304两者。载体330装载比10 mm × 10 mm的半导体管芯294的数量更大数量的5 mm × 5 mm的半导体管芯304。在另一个实施例中,半导体管芯294和304具有相同的大小。载体330在尺寸和外形上是标准化的以容纳任何尺寸的半导体管芯。更大的载体减少半导体封装的制造成本,因为能够在更大的载体上处理更多的半导体管芯,从而减少每个单元的成本。
针对正被处理的载体和半导体管芯的尺寸来设计和配置半导体封装和处理设备。为了进一步减少制造成本,独立于半导体管芯294或304的尺寸并且独立于半导体晶圆290和300的尺寸来选择载体330的尺寸。那就是载体330具有固定或标准化的尺寸,其能够容纳从一个或多个半导体晶圆290或300中分割的各种尺寸的半导体管芯294和304。在一个实施例中,载体330是具有330 mm的直径的圆或圆形。在另一个实施例中,载体330是具有560 mm的宽度和600 mm的长度的矩形。
在处理设备的设计期间选择标准化的载体(载体330)的尺寸和大小,以便发展对于半导体器件的所有后端半导体制造是统一的制造线。不管要被制造的半导体封装的尺寸和类型,载体330在尺寸上保持不变。例如,半导体管芯294可以具有10 mm × 10 mm的大小,并且被放置在标准化的载体330上。替代地,半导体管芯294可以具有20 mm × 20 mm的大小,并且被放置在相同的标准化的载体330上。因此,标准化的载体330能够处置任何尺寸的半导体管芯294和304,其允许针对共用的载体来标准化随后的半导体处理设备,即独立于管芯的尺寸或引入的晶圆尺寸。能够针对标准的载体设计和配置半导体封装设备,该标准的载体使用共用的一套处理工具、设备和材料清单来处理来自任何引入的晶圆尺寸的任何半导体管芯的尺寸。共用的或标准化的载体330通过减少或消除对于基于管芯尺寸或引入的晶圆尺寸的专门的半导体处理线的需要来降低制造成本和资金风险。通过选择预确定的载体的尺寸用于来自所有半导体晶圆的任何尺寸的半导体管芯,能够实施灵活的制造线。
在图13e中,例如在绝缘层316被定向成朝向载体330的情况下使用拾取和放置的操作将来自图13c的半导体管芯294安装到载体330和界面层332。将半导体管芯294安装到载体330的界面层332以形成重构的或再配置的晶圆336。在一个实施例中,在界面层332内嵌入绝缘层316。例如,半导体管芯294的有源表面312可以与界面层332的表面334共面。在另一个实施例中,在界面层332上面安装绝缘层316使得半导体管芯294的有源表面312与界面层332偏移。
重构的晶圆或重构的面板336能够被处理成为许多类型的半导体封装,其包含扇入WLCSP、重构的或eWLCSP、扇出WLCSP、倒装芯片封装、3D封装,诸如PoP或其他半导体封装。根据得到的半导体封装的说明来配置重构的面板336。在一个实施例中,半导体管芯294以高密度的布置(即隔开300μm或更小)被放置在载体330上,用于处理扇入器件。由半导体管芯294之间的间隙或距离D分离的半导体管芯294被放置到载体330上。基于要被处理的半导体封装的设计和说明来选择半导体管芯294之间的距离D。在一个实施例中,半导体管芯294之间的距离D是50μm或更小。在另一个实施例中,半导体管芯294之间的距离D是100μm或更小。载体330上的半导体管芯294之间的距离D被优化用于以最低的单元成本来制造半导体封装。
图13f示出具有安装到载体330或在载体330上面设置的半导体管芯294的重构的面板336的平面视图。载体330是标准化的外形和尺寸,并且因而构成标准化的载体。载体330具有用于各种尺寸和数量的半导体芯片的容量,该半导体芯片从各种尺寸的半导体晶圆中被分割。在一个实施例中,载体330在外形上是矩形的,并且具有560 mm的宽度W1和600 mm的长度L1。在另一个实施例中,载体330在外形上是矩形的,并且具有330 mm的宽度W1和330 mm的长度L1。在另一个实施例中,载体330在外形上是圆形的,并且具有330 mm的直径。
在载体330上面设置的半导体管芯294的数目依赖于重构的面板336的结构内的半导体管芯294的尺寸和半导体管芯294之间的距离D。安装到载体330的半导体管芯294的数目能够大于、小于或等于从半导体晶圆290中分割的半导体管芯294的数目。更大表面面积的载体330容纳更多的半导体管芯294并且降低制造成本,因为每个重构的面板336处理更多的半导体管芯294。在一个示例中,半导体晶圆290具有300 mm的直径,其中数量近似为600的个别的10 mm × 10 mm的半导体管芯294被形成在半导体晶圆290上。从一个或多个半导体晶圆290中将半导体管芯294分割。例如准备具有560 mm的标准的宽度W1和600 mm的标准的长度L1的载体330。具有560 mm的宽度W1的载体330被调整大小以跨过载体330的宽度W1容纳数量近似为54个半导体管芯294,半导体管芯294具有10 mm × 10 mm大小并且被间隔开200μm的距离D。具有600 mm的长度L1的载体330被调整大小以跨过载体330的长度L1容纳数量近似为58个半导体管芯294,半导体管芯294具有10 mm × 10 mm的大小并且被间隔开200μm的距离D。因此,载体330的表面面积(宽度W1乘以长度L1)容纳数量近似为3000个半导体管芯294,半导体管芯294具有10 mm × 10 mm的大小并且半导体管芯294之间的间隙或距离D为200μm。能够在半导体管芯294之间的小于200μm的间隙或距离D的情况下将半导体管芯294放置在载体330上,以在载体330上增加半导体管芯294的密度并且进一步减少处理半导体管芯294的成本。
自动化拾取和放置设备被用来准备基于半导体管芯294的数量和尺寸并且基于载体330的大小的重构的面板336。例如,选择具有10 mm × 10 mm的大小的半导体管芯294。例如,载体330具有560 mm宽度W1和600 mm长度L1的标准的大小。利用半导体管芯294和载体330的大小将自动化设备编程以便处理重构的面板336。在将半导体晶圆290分割之后,自动化拾取和放置设备选择第一半导体管芯294。在由可编程的自动化拾取和放置设备所确定的载体330上的位置中将第一半导体管芯294安装到载体330。第二半导体管芯294被自动化拾取和放置设备选择,并且被放置在载体330上以及在载体330上被安放在第一行中。邻近的半导体管芯294之间的距离D被编程到自动化拾取和放置设备中,并且基于要被处理的半导体封装的设计和说明被选择。在一个实施例中,载体330上的邻近的半导体管芯294之间的间隙或距离D是200μm。第三半导体管芯294被自动化拾取和放置设备选择,并且被放置在载体330上以及在载体330上以离邻近的半导体管芯294为200μm的距离D被安放在第一行中。将拾取和放置操作重复直到第一行的近似54个半导体管芯294被设置为跨过载体330的宽度W1。
另一个半导体管芯294被自动化拾取和放置设备选择,并且被放置在载体330上以及在载体330上被安放在与第一行邻近的第二行中。半导体管芯294的邻近的行之间的距离D被预选择并且被编程到自动化拾取和放置设备中。在一个实施例中,半导体管芯294的第一行与半导体管芯294的第二行之间的距离D是200μm。将拾取和放置操作重复直到近似58行的半导体管芯294被设置为跨过载体330的长度L1。标准化的载体(具有560 mm宽度W1和600 mm长度L1的载体330)容纳近似54列和58行的10 mm × 10 mm的半导体管芯294以在载体330上设置总数量近似为3000个半导体管芯294。将拾取和放置操作重复直到载体330利用半导体管芯294被部分地或完全地填充。利用诸如载体330的标准化的载体,自动化拾取和放置设备能够在载体330上安装任何尺寸的半导体管芯294以形成重构的面板336。能够使用针对标准化的载体330所标准化的后端处理设备来随后处理重构的面板336。
图13g示出具有安装到载体330或在载体330上面设置的半导体管芯304的重构的晶圆或重构的面板338的平面视图。相同的标准化的载体330或具有与载体330相同的尺寸的标准化的载体被用来处理重构的面板338,如被用来处理重构的面板336那样。载体330能够支撑重构的晶圆或面板上的任何配置的半导体管芯。在载体330上面设置的半导体管芯304的数目依赖于重构的面板338的结构内的半导体管芯304的尺寸和半导体管芯304之间的距离D1。安装到载体330的半导体管芯304的数目能够大于、小于或等于从半导体晶圆300中分割的半导体管芯304的数目。更大的表面面积的载体330容纳更多的半导体管芯304并且降低制造成本,因为每个重构的面板338处理更多的半导体管芯304。
在一个示例中,半导体晶圆300具有200 mm的直径,其中数量近似为1000的个别5 mm × 5 mm的半导体管芯304被形成在半导体晶圆300上。从一个或多个半导体晶圆300中将半导体管芯304分割。例如准备具有560 mm的标准的宽度W1和600 mm的标准的长度L1的载体330。具有560 mm的宽度W1的载体330被调整大小以跨过载体330的宽度W1容纳数量近似为107个半导体管芯304,其中半导体管芯304具有5 mm × 5 mm的大小并且被间隔开200μm的距离D1。具有600 mm的长度L1的载体330被调整大小以跨过载体330的长度L1容纳数量近似为115个半导体管芯304,其中半导体管芯304具有5 mm × 5 mm的大小并且被间隔开200μm的距离D1。因此,载体330的表面面积(宽度W1乘以长度L1)容纳近似12000个具有5 mm × 5 mm的大小和被间隔开200μm的距离D1的半导体管芯304。能够在半导体管芯304之间的小于200μm的间隙或距离D1的情况下将半导体管芯304放置在载体330上,以在载体330上增加半导体管芯304的密度并且进一步减少处理半导体管芯304的成本。
自动化拾取和放置设备被用来准备基于半导体管芯304的数量和尺寸并且基于载体330的大小的重构的面板338。例如,选择具有5 mm × 5 mm的大小的半导体管芯304。例如,载体330具有560 mm宽度W1和600 mm长度L1的标准的大小。利用半导体管芯304和载体330的大小将自动化设备编程以便处理重构的面板338。在将半导体晶圆300分割之后,自动化拾取和放置设备选择第一半导体管芯304。在由可编程的自动化拾取和放置设备所确定的载体330上的位置中将第一半导体管芯304安装到载体330。第二半导体管芯304被自动化拾取和放置设备选择,并且被放置在载体330上以及在载体330上以离第一半导体管芯304距离D1被安放在第一行中。邻近的半导体管芯304之间的距离D1被编程到自动化拾取和放置设备中,并且基于要被处理的半导体封装的设计和说明来选择。在一个实施例中,载体330上的邻近的半导体管芯304之间的间隙或距离D1是200μm。第三半导体管芯304被自动化拾取和放置设备选择,并且被放置在载体330上以及在载体330上被安放在第一行中。将拾取和放置操作重复直到近似107个半导体管芯304的行被设置为跨过载体330的宽度W1。
另一个半导体管芯304被自动化拾取和放置设备选择,被放置在载体330上并且在载体330上被安放在与第一行邻近的第二行中。半导体管芯304的邻近的行之间的距离D1被预选择并且被编程到自动化拾取和放置设备中。在一个实施例中,半导体管芯304的第一行与半导体管芯304的第二行之间的距离D1是200μm。将拾取和放置操作重复直到近似115行的半导体管芯304被设置为跨过载体330的长度L1。对于在载体330上设置的总数量近似为12000个半导体管芯304,标准化的载体(具有560 mm宽度W1和600 mm长度L1的载体330)容纳近似107列和115行的5 mm × 5 mm的半导体管芯304。将拾取和放置操作重复直到载体330利用半导体管芯304被部分地或完全地填充。利用诸如载体330的标准化的载体,自动化拾取和放置设备能够在载体330上安装任何尺寸的半导体管芯以形成重构的面板338。能够使用相同的载体330和相同的后端处理设备(如被用来处理重构的面板336)来处理重构的面板338。
来自图13f的重构的面板336和来自图13g的重构的面板338两者都使用相同的载体330或使用具有相同标准化的尺寸的载体用于重构的面板336和338两者。针对重构的晶圆或面板的后端处理所设计的处理设备对于载体330是标准化的并且能够处理在载体330上形成的任何配置的重构的晶圆或面板和在载体330上放置的任何尺寸的半导体管芯。因为重构的面板336和338两者使用相同的标准化的载体330,所以能够在相同的制造线上处理重构的面板。因此,标准化的载体330的目的是简化为制造半导体封装所需的设备。
在另一个示例中,重构的面板338包含半导体管芯294和304,其中每个半导体管芯294和304具有相同的尺寸,并且该半导体管芯来源于具有不同直径的半导体晶圆290和300。半导体晶圆290具有450 mm的直径,其中数量近似为2200的个别的8 mm × 8 mm的半导体管芯294被形成在半导体晶圆290上。从一个或多个半导体晶圆290中将具有8 mm × 8 mm的大小的半导体管芯294分割。替代地,半导体晶圆300具有300 mm的直径,其中数量近似为900的个别的8 mm × 8 mm的半导体管芯304被形成在半导体晶圆300上。从一个或多个半导体晶圆300中将具有8 mm × 8 mm的大小的半导体管芯304分割。例如准备具有560 mm的标准的宽度W1和600 mm的标准的长度L1的载体330。具有560 mm的宽度W1的载体330被调整大小以跨过载体330的宽度W1容纳数量近似为69个半导体管芯294或304,半导体管芯294或304具有8 mm × 8 mm的大小并且被间隔开100μm的距离D或D1。具有560 mm的长度L1的载体330被调整大小以跨过载体330的长度L1容纳数量近似为74个半导体管芯294或304,半导体管芯294或304具有8 mm × 8 mm的大小并且被间隔开100μm的距离D或D1。载体330的表面面积(宽度W1乘以长度L1)容纳近似5000的具有8 mm × 8 mm的大小和间隔开100μm的距离D或D1的半导体管芯294或304。能够以小于100μm的半导体管芯294或304之间的间隙或距离D或D1将半导体管芯294和304放置在载体330上,以在载体330上增加半导体管芯294和304的密度并且进一步减少处理半导体管芯294和304的成本。
自动化拾取和放置设备被用来准备基于半导体管芯294和304的数量和尺寸并且基于载体330的大小的重构的面板338。在将半导体晶圆300分割之后,自动化拾取和放置设备选择第一半导体管芯294或304。8 mm × 8 mm的半导体管芯294或304能够来源于具有450 mm的直径的半导体晶圆290,或者来源于具有300 mm的直径的半导体晶圆300。替代地,8 mm × 8 mm的半导体管芯来源于具有不同直径的另一个半导体晶圆。在由可编程的自动化拾取和放置设备所确定的载体330上的位置中将第一半导体管芯294或304安装到载体330。第二半导体管芯294或304被自动化拾取和放置设备选择,被放置在载体330上以及在载体330上被安放在第一行中。邻近的半导体管芯294或304之间的距离D或D1被编程到自动化拾取和放置设备中,并且基于要被处理的半导体封装的设计和说明进行选择。在一个实施例中,载体330上的邻近的半导体管芯294或304之间的间隙或距离D或D1是100μm。将拾取和放置操作重复直到近似69个半导体管芯294或304的行被设置为跨过载体330的宽度W1。
另一个半导体管芯294或304被自动化拾取和放置设备选择,被放置在载体330上以及在载体330上被安放在与第一行邻近的第二行中。在一个实施例中,半导体管芯294或304的第一行与半导体管芯294或304的第二行之间的距离D或D1是100μm。将拾取和放置操作重复直到近似74行的半导体管芯294或304被设置为跨过载体330的长度L1。标准化的载体(具有560 mm宽度W1和600 mm长度L1的载体330)容纳近似69列和74行的8 mm × 8 mm的半导体管芯294和304以在载体330上设置总数量近似为5000的半导体管芯294。将拾取和放置操作重复直到载体330利用半导体管芯294或304被部分地或完全地填充。所以,重构的面板338可以包含从任何尺寸的半导体晶圆中分割的半导体管芯294和304。载体330的尺寸独立于半导体管芯294和304的尺寸,并且独立于半导体晶圆290和300的尺寸。能够使用相同的载体330和相同的后端处理设备(如被用来处理重构的面板336)来处理重构的面板338。对于具有从不同尺寸的引入的晶圆中分割的相同尺寸半导体管芯的重构的晶圆或面板,标准化的载体330允许相同的材料被用于每个重构的晶圆或面板。所以,用于载体330上的重构的面板336或338的材料清单保持不变。一致和可预测的材料清单允许对半导体封装的改进的成本分析和计划。
在另一个实施例中,重构的面板338含有在载体330上设置的各种半导体管芯的尺寸。例如,10 mm × 10 mm的半导体管芯294被安装到载体330,并且5 mm × 5 mm的半导体管芯304被安装到载体330以形成重构的面板338。重构的面板在相同的重构的面板上含有多个尺寸的半导体管芯。换言之,重构的面板338的部分含有一个尺寸的半导体管芯,并且重构的面板的另一个部分含有另一个尺寸的半导体管芯。使用相同的后端处理设备(如被用来处理具有在载体330上面设置的统一尺寸的半导体管芯的另一个重构的面板336)来处理在载体330上同时含有不同尺寸的半导体管芯294和304的重构的面板338。
总之,载体330具有用于各种尺寸和数量的半导体管芯的容量,该半导体管芯从各种尺寸的半导体晶圆中被分割。载体330的尺寸不随着正被处理的半导体管芯的尺寸而变化。标准化的载体(载体330)在尺寸上是固定的并且能够容纳多个尺寸的半导体管芯。标准化的载体330的尺寸独立于半导体管芯或半导体晶圆的大小。能够在载体330上安装与较大的半导体管芯相比更多的小的半导体管芯。在载体330上安装的半导体管芯294或304的数目随着半导体管芯294或304的尺寸和半导体管芯294或304之间的间隔或距离D或D1而变化。例如,具有长度L1和宽度W1的载体330容纳比在载体330的表面面积上面的10 mm × 10 mm的半导体管芯294的数目更大数目的在载体330的表面面积上面的5 mm × 5 mm的半导体管芯304。例如,载体330容纳近似3000个10 mm × 10 mm的半导体管芯或近似12000个5 mm × 5 mm的半导体管芯。载体330的尺寸和外形保持固定并且独立于半导体管芯294或304的尺寸或从其中将半导体管芯294或304分割的半导体晶圆290或300的尺寸。载体330提供了使用共用的一套处理设备将重构的面板336和338制造成为许多不同类型的半导体封装的灵活性,该半导体封装具有来自不同尺寸的半导体晶圆290和300的不同尺寸的半导体管芯294和304。
图13h示出使用载体330来制造半导体封装的工艺。处理设备340被用来在半导体管芯上执行后端制造工艺,诸如密封剂和绝缘层的淀积、导电层的淀积、凸块制作(bumping)、回流、标记、分割和其它后端工艺。针对标准化的载体(诸如载体330)的尺寸和外形来设计处理设备340。处理设备340与载体330兼容,因为针对载体330的标准化的尺寸和外形来定制处理设备340的机械和电气的部件。
通过控制***342来控制处理设备340。控制***342能够是用来根据载体330上的半导体管芯的尺寸和外形来配置处理设备340的软件程序或算法。编程和定制控制***342以便处理设备340处置在标准化的载体330上形成的每个不同的重构的晶圆或面板,诸如重构的面板336和338。
通过标准化的载体330的大小,处理设备340能够保持不变,因为载体330的大小不随着半导体管芯尺寸和半导体晶圆尺寸的变量而改变。控制***342针对载体330上的每个重构的面板使用各种算法。例如,控制***342能够被用来在初始的拾取和放置的操作期间优化载体330上的半导体管芯294的间隔。将重构的面板336的说明输入到控制***342中。将控制***342编程以控制处理设备340来拾取个别的半导体管芯294并且将半导体管芯294以距离D的间隔放置到载体330上以形成重构的面板336。例如,重构的面板336包含10 mm × 10 mm的半导体管芯294和标准大小(宽度W1和长度L1)的载体330。利用控制***342来配置处理设备340以在重构的面板336上执行后端工艺,所述重构的面板336在载体330上。控制***342根据10 mm × 10 mm尺寸的半导体管芯294和标准尺寸的载体330指导处理设备340来执行淀积和其它制造步骤。
控制***342允许针对标准化的载体330上的每个重构的晶圆或面板来定制处理设备340。不需要针对不同尺寸的半导体管芯来重建处理设备340。在处理重构的面板336之后,处理设备340准备好处理载体330上的具有相同或不同的半导体管芯的尺寸和间隔的另一个重构的面板。重构的面板338的说明被输入到控制***342中。将控制***342编程以控制处理设备340来拾取个别的半导体管芯304并且将半导体管芯304以距离D1的间隔放置到载体330上以形成重构的面板338。例如,重构的面板338包含5 mm × 5 mm的半导体管芯304和标准大小(宽度W1和长度L1)的载体330。利用控制***342来配置处理设备340以在重构的面板338上执行后端工艺,所述重构的面板338在载体330上。控制***342根据5 mm × 5 mm尺寸的半导体管芯304和标准尺寸的载体330指导处理设备340来执行淀积和其它制造步骤。
不管处理设备340正在处理标准化的载体330上的重构的面板336或338还是其它重构面板,处理设备340保持不变。控制***342是可编程的并且处理设备340容易可适应于使用载体330的任何重构的晶圆或面板。所以,设计处理设备340的机械和物理的特性来容纳标准化的载体330的物理的特性,同时处理设备340利用控制***342也是可编程的以向载体330上的任何配置的半导体管芯执行制造工艺。
处理设备340被用来从载体330上的重构的晶圆或面板制造各种半导体封装。例如,处理设备340能够被用来将重构的面板336或338处理成为扇入WLCSP、重构的或eWLCSP、扇出WLCSP、倒装芯片封装、3D封装,诸如PoP或其他半导体封装。控制***342被用来修改和控制处理设备340的操作以根据要被生产的半导体封装来执行后端的制造步骤。所以,处理设备340能够被用来制造本文所描述的每个半导体封装。能够跨过共享相同尺寸的载体330的多个生产制造线来使用处理设备340。因此,能够减少与半导体管芯的尺寸的改变、半导体晶圆的尺寸的改变和半导体封装的类型的改变相关联的成本。处理设备340中的投资风险被减少,因为在载体330是标准化的情况下简化了处理设备340的设计。
在图13i中,使用膏印刷、传递成型、液体密封剂成型、真空层压、旋转涂覆或其他合适的敷涂器在半导体管芯294和载体330上面淀积密封剂或成型化合物344。密封剂344能够是聚合物复合材料,诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或具有适当填充物的聚合物。密封剂344是非导电的并且环境上保护半导体器件免于外部的元件和污染物。在另一个实施例中,密封剂344是绝缘层或电介质层,其含有使用印刷、旋转涂覆、喷雾涂覆、具有或不具有加热的真空或压力层压或其它合适的工艺来淀积的一个或多个层的光敏低固化温度的电介质抗蚀剂、光敏复合抗蚀剂、层压化合物薄膜、具有填充物的绝缘膏、焊料掩模抗蚀剂薄膜、液体或粒状的成型化合物、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或具有类似的绝缘性质和结构性质的其它电介质材料。在一个实施例中,密封剂344是低温固化光敏电介质聚合物,其具有或不具有在小于200°C下固化的绝缘填充物。
特别地,密封剂344被设置为沿着半导体管芯294的侧表面324,并且因此覆盖半导体管芯294的每个侧表面324。因此,密封剂344覆盖或接触半导体管芯294的至少四个表面,即半导体管芯294的四个侧表面324。密封剂344还覆盖半导体管芯294的背面表面310。密封剂344保护半导体管芯294免于由于暴露到来自光或其它发射的光子所产生的退化。在一个实施例中,密封剂344是不透明的,并且在颜色上是暗色或黑色的。图13i示出密封剂344覆盖的复合衬底或重构的面板336。密封剂344能够被用于激光标记重构的面板336以进行对准和分割。密封剂344在半导体管芯294的背面表面310上面被形成,并且能够在随后的背面研磨步骤中被减薄。密封剂344还能够被淀积,使得密封剂与背面表面310共面并且不覆盖背面表面。
在图13j中,密封剂344的背侧表面346经受利用研磨机345的研磨操作以平面化和减少密封剂344的厚度。化学刻蚀还能够被用来去除和平面化密封剂344并且形成平面的背侧表面347。在一个实施例中,密封剂344的厚度在半导体管芯294的背面表面310上面维持覆盖。在一个实施例中,在淀积或背面研磨之后的半导体管芯294的背面表面310上面剩余的密封剂344的厚度范围为近似170-230μm或更小。在另一个实施例中,在半导体管芯294的背面表面310上面剩余的密封剂344的厚度范围为近似5-150μm。与背侧表面346相对的密封剂344的表面348被设置在载体330和界面层332上面以致于密封剂344的表面348可以与半导体管芯294的有源表面312共面。
图13k图示替代的背面研磨的步骤,其中密封剂344从半导体管芯294的背面表面310中被完全地去除。在图13k中的研磨操作被完成之后,暴露半导体管芯294的背面表面310。还能够通过研磨操作将半导体管芯294的厚度减少。在一个实施例中,半导体管芯294具有225-305μm或更小的厚度。
在图13l中,在图13k中的背面研磨步骤完成之后在半导体管芯294的密封剂344和背面表面310上面形成绝缘或钝化层349。绝缘层349含有一个或多个层的光敏低固化温度的电介质抗蚀剂、光敏复合抗蚀剂、层压化合物薄膜、具有填充物的绝缘膏、焊料掩模抗蚀剂薄膜、液体成型化合物、粒状成型化合物、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或具有类似的绝缘性质和结构性质的其它电介质材料。使用印刷、旋转涂覆、喷雾涂覆、具有或不具有加热的真空或压力层压或其它合适的工艺来淀积绝缘层349。在一个实施例中,绝缘层349是低温固化光敏电介质聚合物,其具有或不具有在小于200°C下固化的绝缘填充物。绝缘层349是背侧保护层并且为半导体管芯294提供机械保护并且免受光的影响。在一个实施例中,绝缘层349具有范围为近似5-150μm的厚度。
通过化学刻蚀、机械剥离、CMP、机械研磨、热烤、紫外光、激光扫描或湿法脱模来去除载体330和界面层332,以暴露绝缘层316、导电层314和密封剂344的表面348。
在图13m中,使用PVD、CVD、印刷、旋转涂覆、喷雾涂覆、丝网印刷或层压在绝缘层316和导电层314上面形成绝缘或钝化层350。绝缘层350能够是一个或多个层的SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似的绝缘性质和结构性质的其它材料。在一个实施例中,绝缘层350是在小于200°C下低固化的光敏电介质聚合物。在一个实施例中,绝缘层350被形成在半导体管芯294的占用面积内并且不延伸超过半导体管芯294的占用面积并且不在密封剂344的表面348上面延伸。换言之,与半导体管芯294邻近的半导体管芯294的周界区域缺乏绝缘层350。在另一个实施例中,绝缘层350被形成在绝缘层316、半导体管芯294和密封剂344的表面348上面,并且密封剂344的表面348上面的绝缘层350的部分通过利用图案化的光致抗蚀剂层的刻蚀工艺或通过LDA被去除。通过利用图案化的光致抗蚀剂层的刻蚀工艺或通过LDA来去除绝缘层350的部分,以形成暴露导电层314的开口352。
在图13n中,使用诸如印刷、PVD、CVD、溅射、电解电镀和化学镀的图案化和金属淀积工艺在绝缘层350和导电层314上面形成导电层354。导电层354能够是一个或多个层的Al、Cu、Sn、Ti、Ni、Au、Ag、W或其它合适的导电材料。导电层354的部分沿着绝缘层350并且与半导体管芯294的有源表面312平行水平地延伸以横向再分布与导电层314的电气互连。导电层354操作为用于半导体管芯294的电气信号的RDL。导电层354被形成在半导体管芯294的占用面积上面并且不延伸超过半导体管芯294的占用面积或者不在密封剂344的表面348上面延伸。换言之,与半导体管芯294邻近的半导体管芯294的周界区域缺乏导电层354,以致于密封剂344的表面348从导电层354中保持暴露。导电层354的部分被电气连接到导电层314。导电层354的其它部分依赖于半导体管芯294的连接性是电气共用的或被电气隔离。
使用PVD、CVD、印刷、旋转涂覆、喷雾涂覆、丝网印刷或层压在绝缘层350和导电层354上面形成绝缘或钝化层356。绝缘层356能够是一个或多个层的SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似的绝缘性质和结构性质的其它材料。在一个实施例中,绝缘层356是在小于200°C下低固化的光敏电介质聚合物。在一个实施例中,绝缘层356被形成在半导体管芯294的占用面积内并且在密封剂344上面不延伸超过半导体管芯294的占用面积。换言之,与半导体管芯294邻近的半导体管芯294的周界区域缺乏绝缘层356,以致于密封剂344的表面348从绝缘层356中保持暴露。在另一个实施例中,绝缘层356被形成在绝缘层316、半导体管芯294和密封剂344上面,并且密封剂344上面的绝缘层350的部分通过利用图案化的光致抗蚀剂层的刻蚀工艺或通过LDA被去除。绝缘层350的部分通过利用图案化的光致抗蚀剂层的刻蚀工艺或通过LDA被去除,以形成暴露导电层354的开口358。
在图13o中,在最后的再钝化之后使用PVD、CVD、蒸发、电解电镀、化学镀或其它合适的金属淀积工艺在导电层354的暴露的部分上面和在绝缘层356上面形成导电层360。导电层360能够是Al、Cu、Sn、Ti、Ni、Au、Ag、W或其它合适的导电材料。导电层360是被电气连接到导电层354和314的UBM。UBM 360能够是具有粘合层、阻挡层和种子层或湿润层的多金属叠层。粘合层被形成在导电层354上面并且能够是Ti、TiN、TiW、Al或Cr。阻挡层被形成在粘合层上面并且能够是Ni、NiV、Pt、Pd、TiW、Ti或CrCu。阻挡层禁止Cu扩散到半导体管芯294的有源表面312中。种子层被形成在阻挡层上面并且能够是Cu、Ni、NiV、Au或Al。UBM 360向导电层354提供低电阻互连,以及针对焊料扩散的阻挡和用于焊料可湿性的种子层。
使用蒸发、电解电镀、化学镀、球滴或丝网印刷工艺在导电层360上面淀积导电凸块材料。在一个实施例中,利用球滴模版淀积凸块材料,即不需要掩模。凸块材料能够是具有可选的焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如,凸块材料能够是共熔的Sn/Pb、高铅的焊料或无铅的焊料。使用合适的附接或接合工艺将凸块材料接合到导电层360。在一个实施例中,通过加热凸块材料到它的熔点以上将凸块材料回流以形成球或凸块362。在一些应用中,凸块362被第二次回流以改进与导电层360的电气接触。凸块362还能够被压缩接合或热压缩接合到导电层360。凸块362表示能够在导电层360上面形成的一种类型的互连结构。该互连结构还能够使用接合线、导电膏、柱形凸块、微型凸块或其他电气互连。能够在凸块形成之前或在凸块形成之后,或在去除载体330之后执行激光标记。
绝缘层350和356、导电层354和360以及凸块362共同地构成在半导体管芯294上面和在半导体管芯294的占用面积内所形成的积层式(build-up)互连结构366。与半导体管芯294邻近的半导体管芯294的周界区域缺乏互连结构366,以致于密封剂344的表面348从互连结构366中保持暴露。积层式互连结构366可以包含少至一个RDL或导电层(诸如导电层354)和一个绝缘层(诸如绝缘层350)。能够根据半导体管芯294的设计和功能性在形成凸块362之前在绝缘层356上面形成附加的绝缘层和RDL以跨过封装来提供附加的垂直和水平的电气连接性。
在图13p中,利用锯片或激光切割工具370经过密封剂344将半导体管芯294分割成为个别的eWLCSP 372。eWLCSP 372在分割之前或分割之后经受电气测试。重构的面板336被分割成为eWLCSP 372以在半导体管芯294的侧表面324上面留下密封剂344的薄层。替代地,重构的面板336被分割以从侧表面324完全地去除密封剂344。
图14示出分割之后的在侧壁324上面具有密封剂并且在半导体管芯294的背面表面310上面具有绝缘层349的eWLCSP 372。半导体管芯294经过导电层314、354和360被电气连接到凸块362用于经过互连结构366的外部互连。互连结构366不延伸超过半导体管芯294的占用面积,并且因此形成扇入封装。在半导体管芯294的背面表面310上面形成背侧绝缘层349用于机械保护和免受由于暴露到来自光或其它发射的光子所产生的退化。
密封剂344覆盖半导体管芯294的侧表面324以保护半导体管芯294免于由于暴露到来自光或其它发射的光子所产生的退化。对于eWLCSP 372,侧表面324上面的密封剂344的厚度小于150μm。在一个实施例中,eWLCSP 372具有4.595 mm(长度)×4.025 mm(宽度)×0.470 mm(高度)的大小,其中凸块362的节距为0.4 mm,其中半导体管芯294具有4.445 mm的长度和3.875 mm的宽度。在另一个实施例中,半导体管芯294的侧表面324上面的密封剂344的厚度是75μm或更小。eWLCSP 372具有6.075 mm(长度)×6.075 mm(宽度)×0.8 mm(高度)的大小,其中凸块362的节距为0.5 mm,其中半导体管芯294具有6.0 mm(长度)×6.0 mm(宽度)×0.470 mm(高度)的大小。在又一个实施例中,eWLCSP 372具有5.92 mm(长度)×5.92 mm(宽度)×0.765 mm(高度)的大小,其中凸块362的节距为0.5 mm,其中半导体管芯294具有5.75 mm(长度)×5.75 mm(宽度)×0.535 mm(高度)的大小。在另一个实施例中,半导体管芯294的侧表面324上面的密封剂344的厚度是25μm或更小。在又一个实施例中,半导体管芯294的侧表面324上面的密封剂344的厚度是近似50μm或更小。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体330上形成重构的晶圆或面板来制造eWLCSP 372,其减少了用于eWLCSP 372的设备和材料的成本。使用标准化的载体330以更高的容积来制造eWLCSP 372,从而简化制造工艺并且减少单元成本。
图15示出具有半导体管芯294的背面表面310上面的绝缘层349并且具有半导体管芯294的暴露的侧壁324的替代的eWLCSP 380。半导体管芯294经过导电层314、354和360被电气连接到凸块362用于经过互连结构366的外部互连。互连结构366不延伸超过半导体管芯294的占用面积,并且因此形成扇入封装。背侧绝缘层349被形成在半导体管芯294的背面表面310上面用于机械保护和免受由于暴露到来自光或其它发射的光子所产生的退化。在分割期间将密封剂344从半导体管芯294的侧表面324中完全去除以暴露侧表面324。eWLCSP 380的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中,eWLCSP 380具有近似4.4 mm(长度)×3.9 mm(宽度)的大小,其中凸块362的节距为0.35-0.50 mm。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体330上形成重构的晶圆或面板来制造eWLCSP 380,其减少了用于eWLCSP 380的设备和材料的成本。使用标准化的载体330以更高的容积来制造eWLCSP 380,从而简化制造工艺并且减少单元成本。
图16示出另一个eWLCSP 384,其中在半导体管芯294的背面表面310和侧壁324上面形成密封剂344。半导体管芯294经过导电层314、354和360被电气连接到凸块362用于经过互连结构366的外部互连。互连结构366不延伸超过半导体管芯294的占用面积,并且因此形成扇入封装。密封剂344在图13j中所示出的研磨操作之后保持在半导体管芯294的背面表面310上面。在分割之后,密封剂344保持在半导体管芯294的侧表面324上面用于机械保护和免受由于暴露到来自光或其它发射的光子所产生的退化。所以,密封剂344被形成在半导体管芯294的五个侧面上面,即在四个侧表面324上面和在背面表面310上面。半导体管芯294的背面表面310上面的密封剂344消除了背侧保护层或背侧层压品的需要,从而减少eWLCSP 384的成本。
对于eWLCSP 384,侧表面324上面的密封剂344的厚度小于150μm。在一个实施例中,eWLCSP 384具有4.595 mm(长度)×4.025 mm(宽度)×0.470 mm(高度)的大小,凸块362的节距为0.4 mm,其中半导体管芯294具有4.445 mm的长度和3.875 mm的宽度。在另一个实施例中,半导体管芯294的侧表面324上面的密封剂344的厚度是75μm或更小。eWLCSP 384具有6.075 mm(长度)×6.075 mm(宽度)×0.8 mm(高度)的大小,其中凸块362的节距为0.5 mm,其中半导体管芯294具有6.0 mm(长度)×6.0 mm(宽度)×0.470 mm(高度)的大小。在又一个实施例中,eWLCSP 384具有5.92 mm(长度)×5.92 mm(宽度)×0.765 mm(高度)的大小,其中凸块362的节距为0.5 mm,其中半导体管芯294具有5.75 mm(长度)×5.75 mm(宽度)×0.535 mm(高度)的大小。在另一个实施例中,半导体管芯294的侧表面324上面的密封剂344的厚度是25μm或更小。在又一个实施例中,半导体管芯294的侧表面324上面的密封剂344的厚度是近似50μm或更小。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体330上形成重构的晶圆或面板来制造eWLCSP 384,其减少了用于eWLCSP 384的设备和材料的成本。使用标准化的载体330以更高的容积来制造eWLCSP 384,从而简化制造工艺并且减少单元成本。
图17示出具有背侧密封剂和暴露的侧壁的另一个eWLCSP 386。半导体管芯294经过导电层314、354和360被电气连接到凸块362用于经过互连结构366的外部互连。互连结构366不延伸超过半导体管芯294的占用面积,并且因此形成扇入封装。密封剂344在图13j中所示出的研磨操作之后保持在半导体管芯294的背面表面310上面。半导体管芯294的背面表面310上面的密封剂344消除了背侧保护层或背侧层压品的需要,从而减少eWLCSP 386的成本。在分割期间将密封剂344从半导体管芯294的侧表面324中完全去除以暴露侧表面324。eWLCSP 386的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中,eWLCSP 386具有近似4.445 mm(长度)×3.875 mm(宽度)的大小,其中凸块362的节距为0.35-0.50 mm。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体330上形成重构的晶圆或面板来制造eWLCSP 386,其减少了用于eWLCSP 386的设备和材料的成本。使用标准化的载体330以更高的容积来制造eWLCSP 386,从而简化制造工艺并且减少单元成本。
图18示出具有半导体管芯294的暴露的背面表面310和侧壁324的另一个eWLCSP 388。半导体管芯294经过导电层314、354和360被电气连接到凸块362用于经过互连结构366的外部互连。互连结构366不延伸超过半导体管芯294的占用面积,并且因此形成扇入封装。密封剂344在图13k中所示出的研磨操作期间从半导体管芯294的背面表面310中完全被去除。在分割期间从半导体管芯294的侧表面324中将密封剂344完全去除以暴露侧表面324。在eWLCSP 388中,没有密封剂344保持覆盖半导体管芯294的表面。eWLCSP 388的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中,eWLCSP 388具有近似4.4 mm(长度)×3.9 mm(宽度)的大小,其中凸块362的节距为0.35-0.50 mm。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体330上形成重构的晶圆或面板来制造eWLCSP 388,其减少了用于eWLCSP 388的设备和材料的成本。使用标准化的载体330以更高的容积来制造eWLCSP 388,从而简化制造工艺并且减少单元成本。
图19a-19k图示与图1和2a-2c有关的形成重构的或嵌入的扇入WLCSP的工艺。从图13b继续,图19a示出半导体晶圆290的部分的横截面视图。在半导体管芯294的有源表面312上面形成导电层314。绝缘层316被形成在有源表面312和导电层314上面,其中经过绝缘层316形成开口以暴露导电层314。
在图19a中,在绝缘层316和导电层314上面形成绝缘层410。绝缘层410含有一个或多个层的SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似的绝缘性质和结构性质的其它材料。使用PVD、CVD、印刷、旋转涂覆、喷雾涂覆、烧结、热氧化或其它合适的工艺淀积绝缘层410。在一个实施例中,绝缘层410是在小于200°C下低固化的光敏电介质聚合物。在一个实施例中,绝缘层410被形成在绝缘层316上面、在半导体管芯294上面且在基底半导体材料292上面的半导体管芯294的占用面积以外。换言之,与半导体管芯294邻近的半导体管芯294的周界区域包含绝缘层410。通过曝光或显影工艺、LDA、刻蚀或其它合适的工艺来去除绝缘层410的部分以形成暴露导电焊盘314的开口412。
在图19b中,使用诸如印刷、PVD、CVD、溅射、电解电镀和化学镀的图案化和金属淀积工艺在绝缘层410和导电层314上面形成导电层414。导电层414能够是一个或多个层的Al、Cu、Sn、Ti、Ni、Au、Ag、W或其它合适的导电材料。导电层414的部分沿着绝缘层410并且与半导体管芯294的有源表面312平行水平地延伸以横向再分布与导电层314的电气互连。导电层414操作为用于半导体管芯294的电气信号的RDL。导电层414被形成在半导体管芯294的占用面积上面并且不延伸超过半导体管芯294的占用面积。换言之,与半导体管芯294邻近的半导体管芯294的周界区域缺乏导电层414。导电层414的部分被电气连接到导电层314。导电层414的其它部分依赖于半导体管芯294的连接性是电气共用的或被电气隔离。
使用PVD、CVD、印刷、旋转涂覆、喷雾涂覆、丝网印刷或层压在绝缘层410和导电层414上面形成绝缘或钝化层416。绝缘层416能够是一个或多个层的SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似的绝缘性质和结构性质的其它材料。在一个实施例中,绝缘层416是在小于200°C下低固化的光敏电介质聚合物。在一个实施例中,绝缘层416被形成在半导体管芯294上面且在基底半导体材料292上面的半导体管芯294的占用面积以外。在另一个实施例中,绝缘层416被形成在半导体管芯294的占用面积内并且不延伸超过半导体管芯294的占用面积。通过利用图案化光致抗蚀剂层的刻蚀工艺或通过LDA来去除绝缘层416的部分以形成暴露导电层414的开口418。
在图19c中,使用锯片或激光切割工具420经过锯切道296将半导体晶圆290分割成为个别的半导体管芯294。还经过绝缘层316、绝缘层410和绝缘层416将半导体晶圆290分割以形成侧壁或侧表面422。侧表面422包含半导体管芯294和绝缘层316、410和416的侧面。能够对个别的半导体管芯294进行检查和电气测试用于分割之后的KGD的识别。
在图19d中,例如在有源表面312被定向成朝向载体430的情况下使用拾取和放置操作将来自图19c的半导体管芯294安装到载体430和界面层432。安装到载体430的界面层432的半导体管芯294形成重构的或再配置的晶圆或面板436。
载体430能够是具有用于多个半导体管芯294的容量的圆形的或矩形的面板(大于300 mm)。载体430可以具有比半导体晶圆290或300的表面面积更大的表面面积。更大的载体减少半导体封装的制造成本,因为能够在更大的载体上处理更多的半导体管芯,从而减少每个单元的成本。针对正被处理的载体或晶圆的尺寸来设计和配置半导体封装和处理设备。
为了进一步减少制造成本,独立于半导体管芯294的尺寸或半导体晶圆290和300的尺寸来选择载体430的尺寸。那就是载体430具有固定或标准化的尺寸,其能够容纳从一个或多个半导体晶圆290和300中分割的各种尺寸的半导体管芯294。在一个实施例中,载体430是具有330 mm的直径的圆。在另一个实施例中,载体430是具有560 mm的宽度和600 mm的长度的矩形。半导体管芯294可以具有10 mm × 10 mm的大小,其被放置在标准化的载体430上。替代地,半导体管芯294可以具有20 mm × 20 mm的大小,其被放置在相同的标准化的载体430上。因此,标准化的载体430能够处置任何尺寸的半导体管芯294,其允许针对共用的载体来标准化随后的半导体处理设备,即独立于管芯的尺寸或引入的晶圆尺寸。能够对标准的载体设计和配置半导体封装设备,该标准的载体使用共用的一套处理工具、设备和材料清单来处理来自任何引入的晶圆尺寸的任何半导体管芯尺寸。共用的或标准化的载体430通过减少或消除对于基于管芯尺寸或引入的晶圆尺寸的专门的半导体处理线的需要来降低制造成本和资金风险。通过选择预确定的载体尺寸用于来自所有半导体晶圆的任何尺寸的半导体管芯,能够实施灵活的制造线。
重构的晶圆或重构的面板436能够被处理成为许多类型的半导体封装,其包含扇入WLCSP、重构的或eWLCSP、扇出WLCSP、倒装芯片封装、3D封装,诸如PoP或其他半导体封装。根据得到的半导体封装的说明来配置重构的面板436。在一个实施例中,半导体管芯294以高密度的布置(即隔开300μm或更小)被放置在载体430上,用于处理扇入器件。以半导体管芯294之间的间隙或距离D2分离的半导体管芯294被放置到载体430上。基于要被处理的半导体封装的设计和说明来选择半导体管芯294之间的距离D2。在一个实施例中,半导体管芯294之间的距离D2是50μm或更小。在另一个实施例中,半导体管芯294之间的距离D2是100μm或更小。载体430上的半导体管芯294之间的距离D2被优化用于以最低的单元成本来制造半导体封装。
图19e示出具有设置在载体430上面的半导体管芯294的重构的面板436的平面视图。载体430是标准化的外形和尺寸,该载体430具有用于各种尺寸和数量的半导体芯片的容量,该半导体芯片从各种尺寸的半导体晶圆中被分割。在一个实施例中,载体430在外形上是矩形的并且具有560 mm的宽度W2和600 mm的长度L2。安装到载体430的半导体管芯294的数目能够大于、小于或等于从半导体晶圆290中分割的半导体管芯294的数目。更大的表面面积的载体430容纳更多的半导体管芯294并且降低制造成本,因为每个重构的面板436处理更多的半导体管芯294。
标准化的载体(载体430)在尺寸上是固定的并且能够容纳多个尺寸的半导体管芯。标准化的载体430的尺寸独立于半导体管芯或半导体晶圆的大小。能够在载体430上安装与较大的半导体管芯相比更多的小的半导体管芯。例如,载体430容纳比在载体430的表面面积上面的10 mm × 10 mm的管芯的数目更大数目的在载体430的表面面积上面的5 mm × 5 mm的管芯。
例如,具有10 mm × 10 mm的大小的半导体管芯294被放置在载体430上,其中邻近的半导体管芯294之间的距离D2为200μm。从半导体晶圆290中分割的半导体管芯294的数目是近似600个半导体管芯,其中半导体晶圆290具有300 mm的直径。能够在载体430上安装的10 mm × 10 mm的半导体管芯294的数目是近似3000个半导体管芯。替代地,具有5 mm × 5 mm的大小的半导体管芯294被放置在载体430上,其中邻近的半导体管芯294之间的距离D2为200μm。从半导体晶圆290分割的半导体管芯294的数目是近似1000个半导体管芯,其中半导体晶圆290具有200 mm的直径。能够在载体430上安装的5 mm × 5 mm的半导体管芯294的数目是近似12000个半导体管芯。
载体430的尺寸不随着正被处理的半导体管芯的尺寸而变化。在载体430上安装的半导体管芯294的数目随着半导体管芯294的尺寸和半导体管芯294之间的间隔或距离D2而变化。载体430的尺寸和外形保持固定并且独立于半导体管芯294的尺寸或从其中将半导体管芯294分割的半导体晶圆290的尺寸。载体430和重构的面板436提供了使用诸如来自图13h的处理设备340的共用的一套处理设备来制造具有来自不同尺寸的半导体晶圆290的不同尺寸的半导体管芯294的许多不同类型的半导体封装的灵活性。
在图19f中,使用膏印刷、传递成型、液体密封剂成型、真空层压、旋转涂覆或其他合适的敷涂器在半导体管芯294和载体430上面淀积密封剂或成型化合物438。密封剂438能够是聚合物复合材料,诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或具有适当填充物的聚合物。密封剂438是非导电的并且环境上保护半导体器件免于外部的元件和污染物。在另一个实施例中,密封剂438是绝缘层或电介质层,其含有使用印刷、旋转涂覆、喷雾涂覆、具有或不具有加热的真空或压力层压或其它合适的工艺来淀积的一个或多个层的光敏低固化温度的电介质抗蚀剂、光敏复合抗蚀剂、层压化合物薄膜、具有填充物的绝缘膏、焊料掩模抗蚀剂薄膜、液体或粒状的成型化合物、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或具有类似的绝缘性质和结构性质的其它电介质材料。在一个实施例中,密封剂438是低温固化光敏的电介质聚合物,其具有或不具有在小于200°C下固化的绝缘填充物。
特别地,密封剂438被设置为沿着半导体管芯294的侧表面422,并且因此覆盖半导体管芯294和绝缘层316、410和416的每个侧表面422。因此,密封剂438覆盖或接触半导体管芯294的至少四个表面,即半导体管芯294的四个侧表面422。密封剂438还覆盖半导体管芯294的背面表面310。密封剂438保护半导体管芯294免于由于暴露到来自光或其它发射的光子所产生的退化。在一个实施例中,密封剂438是不透明的,并且在颜色上是暗色或黑色的。密封剂438能够被用于激光标记重构的面板436以进行对准和分割。在另一个实施例中,密封剂438被淀积使得密封剂438与半导体管芯294的背面表面310共面并且不覆盖背面表面310。
在图19g中,密封剂344的背侧表面440经受利用研磨机442的研磨操作以平面化和减少密封剂438的厚度。化学刻蚀还能够被用来去除和平面化密封剂438并且形成平面的背侧表面444。在一个实施例中,密封剂438的厚度在半导体管芯294的背面表面310上面维持覆盖。在另一个实施例中,在背面研磨步骤期间暴露半导体管芯294的背面表面310。还能够通过研磨操作减少半导体管芯294的厚度。在一个实施例中,半导体管芯294具有225-305μm或更小的厚度。
图19h示出密封剂438覆盖的重构的面板436。在一个实施例中,在淀积或背面研磨之后的半导体管芯294的背面表面310上面剩余的密封剂438的厚度范围为近似170-230μm或更小。在另一个实施例中,在半导体管芯294的背面表面310上面剩余的密封剂438的厚度范围为近似5-150μm。与背侧表面440相对的密封剂438的表面448被设置在载体430和界面层432上面。
在图19i中,通过化学刻蚀、机械剥离、CMP、机械研磨、热烤、紫外光、激光扫描或湿法脱模来去除载体430和界面层432,以暴露绝缘层416、导电层414和密封剂438的表面448。
在图19j中,在最后的再钝化之后使用PVD、CVD、蒸发、电解电镀、化学镀或其它合适的金属淀积工艺在导电层414的暴露的部分上面和在绝缘层416上面形成导电层460。导电层460能够是Al、Cu、Sn、Ti、Ni、Au、Ag、W或其它合适的导电材料。导电层460是被电气连接到导电层414和314的UBM。UBM 460能够是具有粘合层、阻挡层和种子层或湿润层的多金属叠层。粘合层被形成在导电层414上面并且能够是Ti、TiN、TiW、Al或Cr。阻挡层被形成在粘合层上面并且能够是Ni、NiV、Pt、Pd、TiW、Ti或CrCu。阻挡层禁止Cu扩散到半导体管芯294的有源表面312中。种子层被形成在阻挡层上面并且能够是Cu、Ni、NiV、Au或Al。UBM 460向导电层414提供低电阻互连,以及针对焊料扩散的阻挡和用于焊料可湿性的种子层。
使用蒸发、电解电镀、化学镀、球滴或丝网印刷工艺在导电层460上面淀积导电凸块材料。在一个实施例中,利用球滴模版淀积凸块材料,即不需要掩模。凸块材料能够是具有可选的焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如,凸块材料能够是共熔的Sn/Pb、高铅的焊料或无铅的焊料。使用合适的附接或接合工艺将凸块材料接合到导电层460。在一个实施例中,通过加热凸块材料到它的熔点以上将凸块材料回流以形成球或凸块462。在一些应用中,凸块462被第二次回流以改进与导电层460的电气接触。凸块462还能够被压缩接合或热压缩接合到导电层460。凸块462表示能够在导电层460上面形成的一种类型的互连结构。该互连结构还能够使用接合线、导电膏、柱形凸块、微型凸块或其他电气互连。能够在凸块形成之前或在凸块形成之后,或在去除载体430之后执行激光标记。
绝缘层410和416、导电层414和460以及凸块462共同地构成在半导体管芯294上面和在半导体管芯294的占用面积内所形成的积层式互连结构466。与半导体管芯294邻近的半导体管芯294的周界区域缺乏互连结构466,并且密封剂438的表面448从互连结构466中保持暴露。积层式互连结构466可以包含少至一个RDL或导电层(诸如导电层414)和一个绝缘层(诸如绝缘层410)。能够根据半导体管芯294的设计和功能性在形成凸块462之前在绝缘层416上面形成附加的绝缘层和RDL以跨过封装来提供附加的垂直和水平的电气连接性。
在图19k中,利用锯片或激光切割工具470经过密封剂438将半导体管芯294分割成为个别的eWLCSP 472。重构的面板436被分割成为eWLCSP 472以在半导体管芯294和绝缘层316、410和416的侧表面422上面留下密封剂438的薄层。替代地,重构的面板436被分割以从侧表面422完全地去除密封剂438。eWLCSP 472在分割之前或分割之后经受电气测试。
图20示出eWLCSP 472,其中在半导体管芯294的背面表面310和侧壁422上面形成密封剂。半导体管芯294经过导电层314、414和460被电气连接到凸块462用于经过互连结构466的外部互连。互连结构466不延伸超过半导体管芯294的占用面积,并且因此形成扇入封装。密封剂438在图19g中所示出的研磨操作之后保持在半导体管芯294的背面表面310上面。密封剂438保持在半导体管芯294和绝缘层316、410和416的侧表面422上面用于机械保护和免受由于暴露到来自光或其它发射的光子所产生的退化。所以,密封剂438被形成在半导体管芯294的五个侧面上面,即在四个侧表面422上面和在背面表面310上面。半导体管芯294的背面表面310上面的密封剂438消除了背侧保护层或背侧层压品的需要,从而减少eWLCSP 472的成本。
对于eWLCSP 472,侧表面422上面的密封剂438的厚度小于150μm。在一个实施例中,eWLCSP 472具有4.595 mm(长度)×4.025 mm(宽度)×0.470 mm(高度)的大小,其中凸块462的节距为0.4 mm,其中半导体管芯294具有4.445 mm的长度和3.875 mm的宽度。在另一个实施例中,半导体管芯294的侧表面324上面的密封剂438的厚度是75μm或更小。eWLCSP 472具有6.075 mm(长度)×6.075 mm(宽度)×0.8 mm(高度)的大小,其中凸块462的节距为0.5 mm,其中半导体管芯294具有6.0 mm(长度)×6.0 mm(宽度)×0.470 mm(高度)的大小。在又一个实施例中,eWLCSP 472具有5.92 mm(长度)×5.92 mm(宽度)×0.765 mm(高度)的大小,其中凸块462的节距为0.5 mm,其中半导体管芯294具有5.75 mm(长度)×5.75 mm(宽度)×0.535 mm(高度)的大小。在另一个实施例中,侧表面422上面的密封剂438的厚度是25μm或更小。在又一个实施例中,侧表面422上面的密封剂438的厚度是近似50μm或更小。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体430上形成重构的晶圆或面板来制造eWLCSP 472,其减少了用于eWLCSP 472的设备和材料的成本。使用标准化的载体430以更高的容积来制造eWLCSP 472,从而简化制造工艺并且减少单元成本。
图21示出具有在半导体管芯294的背面表面310上面的密封剂438和具有半导体管芯294的暴露的侧壁422的另一个eWLCSP 480。半导体管芯294经过导电层314、414和460被电气连接到凸块462用于经过互连结构466的外部互连。互连结构466不延伸超过半导体管芯294的占用面积,并且因此形成扇入封装。密封剂438在图19g中所示出的研磨操作之后保持在半导体管芯294的背面表面310上面。半导体管芯294的背面表面310上面的密封剂438消除了背侧保护层或背侧层压品的需要,从而减少eWLCSP 480的成本。在分割期间将密封剂438从半导体管芯294和绝缘层316、410和416的侧表面422中完全去除以暴露侧表面422。eWLCSP 480的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中,eWLCSP 480具有近似4.445 mm(长度)×3.875 mm(宽度)的大小,其中凸块462的节距为0.35-0.50 mm。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体430上形成重构的晶圆或面板来制造eWLCSP 480,其减少了用于eWLCSP 480的设备和材料的成本。使用标准化的载体430以更高的容积来制造eWLCSP 480,从而简化制造工艺并且减少单元成本。
图22示出分割之后的具有半导体管芯294的侧壁422上面的密封剂438和背侧绝缘层484的eWLCSP 482。半导体管芯294经过导电层314、414和460被电气连接到凸块462用于经过互连结构466的外部互连。互连结构466不延伸超过半导体管芯294的占用面积,并且因此形成扇入封装。密封剂438从半导体管芯294的背面表面310中被完全去除。背侧绝缘层484被形成在半导体管芯294的背面表面310上面用于机械保护和免受由于暴露到来自光或其它发射的光子所产生的退化。背侧绝缘层484含有一个或多个层的光敏低固化温度的电介质抗蚀剂、光敏复合抗蚀剂、层压化合物薄膜、具有填充物的绝缘膏、焊料掩模抗蚀剂薄膜、液体成型化合物、粒状成型化合物、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或具有类似的绝缘性质和结构性质的其它电介质材料。使用印刷、旋转涂覆、喷雾涂覆、具有或不具有加热的真空或压力层压或其它合适的工艺来淀积背侧绝缘层484。在一个实施例中,背侧绝缘层484是低温固化光敏电介质聚合物,其具有或不具有在小于200°C下固化的绝缘填充物。背侧绝缘层484是背侧保护层并且为半导体管芯294提供机械保护和免受光的影响。在一个实施例中,背侧绝缘层484具有范围为近似5-150μm的厚度。
密封剂438覆盖半导体管芯294的侧表面422以保护半导体管芯294免于由于暴露到来自光或其它发射的光子所产生的退化。对于eWLCSP 482,侧表面422上面的密封剂438的厚度小于150μm。在一个实施例中,eWLCSP 482具有4.595 mm(长度)×4.025 mm(宽度)×0.470 mm(高度)的大小,其中凸块462的节距为0.4 mm,其中半导体管芯294具有4.445 mm的长度和3.875 mm的宽度。在另一个实施例中,侧表面422上面的密封剂438的厚度是75μm或更小。eWLCSP 482具有6.075 mm(长度)×6.075 mm(宽度)×0.8 mm(高度)的大小,其中凸块462的节距为0.5 mm,其中半导体管芯294具有6.0 mm(长度)×6.0 mm(宽度)×0.470 mm(高度)的大小。在又一个实施例中,eWLCSP 482具有5.92 mm(长度)×5.92 mm(宽度)×0.765 mm(高度)的大小,其中凸块462的节距为0.5 mm,其中半导体管芯294具有5.75 mm(长度)×5.75 mm(宽度)×0.535 mm(高度)的大小。在另一个实施例中,侧表面422上面的密封剂438的厚度是25μm或更小。在又一个实施例中,侧表面422上面的密封剂438的厚度是近似50μm或更小。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体430上形成重构的晶圆或面板来制造eWLCSP 482,其减少了用于eWLCSP 482的设备和材料的成本。使用标准化的载体430以更高的容积来制造eWLCSP 482,从而简化制造工艺并且减少单元成本。
图23示出与eWLCSP 482类似但没有导电层460的eWLCSP 486。在导电层414上直接形成凸块462。使用合适的附接或接合工艺将凸块材料接合到导电层414。在一个实施例中,通过加热凸块材料到它的熔点以上将凸块材料回流以形成球或凸块462。在一些应用中,凸块462被第二次回流以改进与导电层414的电气接触。凸块462还能够被压缩接合或热压缩接合到导电层414。凸块462表示能够在导电层414上面形成的一种类型的互连结构。该互连结构还能够使用接合线、导电膏、柱形凸块、微型凸块或其他电气互连。
半导体管芯294经过导电层314和414被电气连接到凸块462用于经过互连结构466的外部互连。互连结构466不延伸超过半导体管芯294的占用面积,并且因此形成扇入封装。将密封剂438从半导体管芯294的背面表面310中完全去除。背侧绝缘层484被形成在半导体管芯294的背面表面310上面用于机械保护和免受由于暴露到来自光或其它发射的光子所产生的退化。密封剂438覆盖半导体管芯294的侧表面422以保护半导体管芯294免于由于暴露到来自光或其它发射的光子所产生的退化。对于eWLCSP 486,侧表面422上面的密封剂438的厚度小于150μm。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体430上形成重构的晶圆或面板来制造eWLCSP 486,其减少了用于eWLCSP 486的设备和材料的成本。使用标准化的载体430以更高的容积来制造eWLCSP 486,从而简化制造工艺并且减少单元成本。
图24示出具有背侧绝缘层484和暴露的侧壁422的替代的eWLCSP 488。半导体管芯294经过导电层314、414和460被电气连接到凸块462用于经过互连结构466的外部互连。互连结构466不延伸超过半导体管芯294的占用面积,并且因此形成扇入封装。将密封剂438从半导体管芯294的背面表面310中完全去除。背侧绝缘层484被形成在半导体管芯294的背面表面310上面用于机械保护和免受由于暴露到来自光或其它发射的光子所产生的退化。在分割期间将密封剂438从半导体管芯294的侧表面324中完全去除以暴露侧表面422。eWLCSP 488的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中,eWLCSP 488具有近似4.4 mm(长度)×3.9 mm(宽度)的大小,其中凸块462的节距为0.35-0.50 mm。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体430上形成重构的晶圆或面板来制造eWLCSP 488,其减少了用于eWLCSP 488的设备和材料的成本。使用标准化的载体430以更高的容积来制造eWLCSP 488,从而简化制造工艺并且减少单元成本。
图25示出具有半导体管芯294的暴露的背面表面310和侧壁422的另一个eWLCSP 490。半导体管芯294经过导电层314、414和460被电气连接到凸块462用于经过互连结构466的外部互连。互连结构466不延伸超过半导体管芯294的占用面积,并且因此形成扇入封装。在图19g所示出的研磨操作期间将密封剂438从半导体管芯294的背面表面310中完全去除。在分割期间将密封剂438从半导体管芯294的侧表面422中完全去除以暴露侧表面422。eWLCSP 490的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中,eWLCSP 490具有近似4.4 mm(长度)×3.9 mm(宽度)的大小,其中凸块462的节距为0.35-0.50 mm。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体430上形成重构的晶圆或面板来制造eWLCSP 490,其减少了用于eWLCSP 490的设备和材料的成本。使用标准化的载体430以更高的容积来制造eWLCSP 490,从而简化制造工艺并且减少单元成本。
图26a-26k图示与图1和2a-2c有关的形成重构的或嵌入的扇入WLCSP的工艺。图26a示出具有用于结构支撑的基底衬底材料502诸如硅、锗、砷化镓、磷化铟或碳化硅的半导体晶圆500。如上面所描述,由非有源的、管芯间的晶圆区域或锯切道506分离的多个半导体管芯或部件504被形成在晶圆500上。锯切道506提供切割区以将半导体晶圆500分割成为个别的半导体管芯504。在一个实施例中,半导体晶圆500的直径是200-300 mm。在另一个实施例中,半导体晶圆500的直径是100-450 mm。在将半导体晶圆分割成为个别的半导体管芯504之前,半导体晶圆500可以具有任何直径。
图26a示出半导体晶圆500的部分的横截面视图。每个半导体管芯504具有背面或非有源的表面508和有源表面510,该有源表面510含有被实施为根据管芯的电气设计和功能在管芯内所形成的并且被电气互连的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如,电路可以包含在有源表面510内所形成的一个或多个晶体管、二极管和其它电路元件以实施模拟电路或数字电路,诸如DSP、ASIC、存储器或其它信号处理电路。半导体管芯504还可以含有用于RF信号处理的IPD,诸如电感器、电容器和电阻器。
使用PVD、CVD、电解电镀、化学镀工艺或其它合适的金属淀积工艺在有源表面510上面形成导电层512。导电层512能够是一个或多个层的Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。导电层512操作为被电气连接到有源表面510上的电路的接触焊盘。导电层512能够被形成为离半导体管芯504的边缘第一距离并排设置的接触焊盘,如在图26a中所示出。替代地,导电层512能够被形成为接触焊盘,该接触焊盘在多个行中被偏移成使得接触焊盘的第一行被设置为离管芯的边缘第一距离并且与第一行交替的接触焊盘的第二行被设置为离管芯的边缘第二距离。
使用PVD、CVD、印刷、旋转涂覆、喷雾涂覆、烧结或热氧化在半导体管芯504和导电层512上面形成第一绝缘或钝化层514。绝缘层514含有一个或多个层的SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物或具有类似的结构性质和绝缘性质的其它电介质材料。在一个实施例中,绝缘层514是低温固化光敏的电介质聚合物,其具有或不具有在小于200°C下固化的绝缘填充物。绝缘层514覆盖有源表面510并且给有源表面510提供保护。绝缘层514被共形地施加在导电层512和半导体管芯504的有源表面510上面并且不延伸超过半导体管芯504的边缘或侧壁516或不延伸超过半导体管芯504的占用面积。换言之,与半导体管芯504邻近的半导体管芯504的周界区域缺乏导电层514。通过使用激光器518的LDA或通过刻蚀工艺经过图案化的光致抗蚀剂层来去除绝缘层514的部分以经过绝缘层514暴露导电层512并且提供随后的电气互连。
半导体晶圆500经受电气测试和检查作为质量控制过程的部分。人工视觉检查和自动化光学***被使用来执行对半导体晶圆500的检查。能够在半导体晶圆500的自动化光学分析中使用软件。视觉检查的方法可以采用诸如扫描电子显微镜、高强度光或紫外光或金相显微镜的设备。针对包含翘曲、厚度变化、表面微粒、不规则、裂缝、脱层和变色的结构特性对半导体晶圆500进行检查。
半导体管芯504内的有源部件和无源部件经受针对电气性能和电路功能的在晶圆级的测试。使用探针或其它的测试装置针对功能性和电气参数对每个半导体管芯504进行测试。探针被使用在每个半导体管芯504上与节点或接触焊盘512达成电气接触,并且向接触焊盘提供电气刺激。半导体管芯504响应于电气刺激,该电气刺激被测量并且与预期的响应相比来测试半导体管芯的功能性。电气测试可以包含电路功能性、引线的完整性、电阻率、连续性、可靠性、结的深度、ESD、RF性能、驱动电流、阈值电流、漏电流和特定于部件类型的操作参数。半导体晶圆500的检查和电气测试使合格的半导体管芯504能够被指定为在半导体封装中使用的KGD。
在图26b中,使用锯片或激光切割工具520经过锯切道506将半导体晶圆500分割成为个别的半导体管芯504。沿着锯切道区506内的基底衬底材料502的部分利用沿着基底衬底侧表面522的薄的切割将半导体晶圆500分割,该薄的切割允许基底衬底材料502的部分保持设置在半导体管芯504的侧壁516上。该薄的切割按照半导体侧壁516与基底衬底侧表面522之间的距离D3稍微超出半导体管芯504的尺寸。半导体管芯504的侧壁516上面的基底衬底材料502在重构期间和在后面的分割工艺期间通过减少电介质材料破裂来加强器件。在一个实施例中,侧壁516与基底衬底侧表面522之间的距离D3是至少10μm。在另一个实施例中,侧壁516与基底衬底侧表面522之间的距离D3范围为14-36μm。能够对个别的半导体管芯504进行检查和电气测试用于分割之后的KGD的识别。
图26c示出含有用于结构支撑的牺牲基底材料诸如硅、聚合物、氧化铍、玻璃、或其它合适的低成本的、刚硬的材料的载体或临时衬底530的部分的横截面视图。界面层或双面胶带532被形成在载体530上面作为临时粘性接合薄膜、刻蚀停止层或热释放层。
载体530能够是具有用于多个半导体管芯504的容量的圆形的或矩形的面板(大于300 mm)。载体530可以具有比半导体晶圆500的表面面积更大的表面面积。更大的载体减少半导体封装的制造成本,因为能够在更大的载体上处理更多的半导体管芯,从而减少每个单元的成本。针对正被处理的载体或晶圆的尺寸来设计和配置半导体封装和处理设备。
为了进一步减少制造成本,独立于半导体晶圆500的尺寸或半导体管芯504的尺寸来选择载体530的尺寸。那就是载体530具有固定或标准化的尺寸,其能够容纳从一个或多个半导体晶圆500中分割的各种尺寸的半导体管芯504。在一个实施例中,载体530是具有330 mm的直径的圆。在另一个实施例中,载体530是具有560 mm的宽度和600 mm的长度的矩形。半导体管芯504可以具有10 mm × 10 mm的大小,其被放置在标准化的载体530上。替代地,半导体管芯504可以具有20 mm × 20 mm的大小,其被放置在相同的标准化的载体530上。因此,标准化的载体530能够处置任何尺寸的半导体管芯504,其允许针对共用的载体来标准化随后的半导体处理设备,即独立于管芯的尺寸或引入的晶圆尺寸。能够对标准的载体设计和配置半导体封装设备,标准的载体使用共用的一套处理工具、设备和材料清单来处理来自任何引入的晶圆尺寸的任何半导体管芯的尺寸。共用的或标准化的载体530通过减少或消除对于基于管芯尺寸或引入的晶圆尺寸的专门的半导体处理线的需要来降低制造成本和资金风险。通过选择预确定的载体的尺寸用于来自所有半导体晶圆的任何尺寸的半导体管芯,能够实施灵活的制造线。
在图26d中,例如在绝缘层514被定向成朝向载体530的情况下使用拾取和放置的操作将来自图26b的半导体管芯504安装到载体530和界面层532。
在图26e示出半导体管芯504,该半导体管芯504被安装到载体530的界面层532以形成重构的或再配置的晶圆536。在一个实施例中,在界面层532内嵌入绝缘层514。例如,半导体管芯504的有源表面510可以与界面层532的表面534共面。在另一个实施例中,在界面层532上面安装绝缘层514使得半导体管芯504的有源表面510与界面层532偏移。
重构的晶圆或重构的面板536能够被处理成为许多类型的半导体封装,其包含扇入WLCSP、重构的或eWLCSP、扇出WLCSP、倒装芯片封装、3D封装,诸如PoP或其他半导体封装。根据得到的半导体封装的说明来配置重构的面板536。在一个实施例中,半导体管芯504以高密度的布置(即隔开300μm或更小)被放置在载体530上用于处理扇入器件。由半导体管芯504之间的间隙或距离D4分离的半导体管芯504被放置到载体530上。基于要被处理的半导体封装的设计和说明来选择半导体管芯304之间的距离D4。在一个实施例中,半导体管芯504之间的距离D4是50μm或更小。在另一个实施例中,半导体管芯504之间的距离D4是100μm或更小。载体530上的半导体管芯504之间的距离D4被优化用于以最低的单元成本来制造半导体封装。
图26f示出具有设置在载体530上面的半导体管芯504的重构的面板536的平面视图。载体530是标准化的外形和尺寸,该载体530具有用于各种尺寸和数量的半导体芯片的容量,该半导体芯片从各种尺寸的半导体晶圆中被分割。在一个实施例中,载体530在外形上是矩形的并且具有560 mm的宽度W3和600 mm的长度L3。安装到载体530的半导体管芯504的数目能够大于、小于或等于从半导体晶圆500中分割的半导体管芯504的数目。更大的表面面积的载体530容纳更多的半导体管芯504并且降低制造成本,因为每个重构的面板536处理更多的半导体管芯504。
标准化的载体(载体530)在尺寸上是固定的并且能够容纳多个尺寸的半导体管芯。标准化的载体530的尺寸独立于半导体管芯或半导体晶圆的大小。能够在载体530上安装与较大的半导体管芯相比更多的小的半导体管芯。例如,载体530容纳比在载体530的表面面积上面的10 mm × 10 mm的管芯的数目更大数目的在载体530的表面面积上面的5 mm × 5 mm的管芯。
例如,具有10 mm × 10 mm的大小的半导体管芯504被放置在载体530上,其中邻近的半导体管芯504之间的距离D4为200μm。从半导体晶圆500分割的半导体管芯504的数目是近似600个半导体管芯,其中半导体晶圆500具有300 mm的直径。能够在载体530上安装的10 mm × 10 mm的半导体管芯504的数目是超过3000个半导体管芯。替代地,具有5 mm × 5 mm的大小的半导体管芯504被放置在载体530上,其中邻近的半导体管芯504之间的距离D4为200μm。从半导体晶圆500分割的半导体管芯504的数目是近似1000个半导体管芯,其中半导体晶圆500具有200 mm的直径。能够在载体530上安装的5 mm × 5 mm的半导体管芯504的数目是超过12000个半导体管芯。
载体530的尺寸不随着正被处理的半导体管芯的尺寸而变化。在载体530上安装的半导体管芯504的数目随着半导体管芯504的尺寸和半导体管芯504之间的间隔或距离D4而变化。载体530的尺寸和外形保持固定并且独立于半导体管芯504的尺寸或从其中将半导体管芯504分割的半导体晶圆500的尺寸。载体530和重构的面板536提供了使用诸如来自图13h的处理设备340的共用的一套处理设备来制造具有来自不同尺寸的半导体晶圆500的不同尺寸的半导体管芯504的许多不同类型的半导体封装的灵活性。
在图26g中,使用膏印刷、传递成型、液体密封剂成型、真空层压、旋转涂覆或其他合适的敷涂器在半导体管芯504和载体530上面淀积密封剂或成型化合物550。密封剂550能够是聚合物复合材料,诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或具有适当填充物的聚合物。密封剂550是非导电的并且环境上保护半导体器件免于外部的元件和污染物。在另一个实施例中,密封剂550是绝缘层或电介质层,其含有使用印刷、旋转涂覆、喷雾涂覆、具有或不具有加热的真空或压力层压或其它合适的工艺来淀积的一个或多个层的光敏低固化温度的电介质抗蚀剂、光敏复合抗蚀剂、层压化合物薄膜、具有填充物的绝缘膏、焊料掩模抗蚀剂薄膜、液体或粒状的成型化合物、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或具有类似的绝缘性质和结构性质的其它电介质材料。在一个实施例中,密封剂550是低温固化光敏电介质聚合物,其具有或不具有在小于200°C下固化的绝缘填充物。
特别地,密封剂550被设置为沿着基底衬底的侧表面522。密封剂550还覆盖半导体管芯504的背面表面508。在一个实施例中,密封剂550是不透明的,并且在颜色上是暗色或黑色的。密封剂550能够被用于激光标记重构的面板536以进行对准和分割。密封剂550能够在随后的背面研磨步骤中被减薄。密封剂550还能够被淀积使得密封剂550与半导体管芯504的背面表面508共面并且不覆盖背面表面508。与背侧表面552相对的密封剂550的表面554被设置在载体530和界面层532上面使得密封剂550的表面554可以与半导体管芯504的有源表面510共面。
在图26h中,通过化学刻蚀、机械剥离、CMP、机械研磨、热烤、紫外光、激光扫描或湿法脱模来去除载体530和界面层532,以暴露绝缘层514、导电层512和密封剂550的表面554。
使用诸如印刷、PVD、CVD、溅射、电解电镀和化学镀的图案化和金属淀积工艺在绝缘层514和导电层512上面形成导电层560。导电层560能够是一个或多个层的Al、Cu、Sn、Ti、Ni、Au、Ag、W或其它合适的导电材料。导电层560的部分沿着绝缘层514并且与半导体管芯504的有源表面510平行水平地延伸以横向再分布与导电层512的电气互连。导电层560操作为用于半导体管芯504的电气信号的RDL。导电层560被形成在半导体管芯504的占用面积上面并且不延伸超过半导体管芯504的占用面积和不在密封剂550上面延伸。换言之,与半导体管芯504邻近的半导体管芯504的周界区域缺乏导电层560,使得密封剂550保持缺乏导电层560。在一个实施例中,以离半导体管芯504的侧壁516距离D5来形成导电层560,并且距离D5为至少1μm。导电层560的部分被电气连接到导电层512。依赖于半导体管芯504的连接性,导电层560的其它部分是电气共用的或被电气隔离。
在图26i中,使用PVD、CVD、印刷、旋转涂覆、喷雾涂覆、丝网印刷或层压在绝缘层514和导电层560上面形成绝缘或钝化层562。绝缘层562能够是一个或多个层的SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似的绝缘性质和结构性质的其它材料。在一个实施例中,绝缘层562是在小于200°C下低固化的光敏电介质聚合物。在一个实施例中,绝缘层562被形成在半导体管芯504的占用面积内并且不在密封剂550上面延伸超过半导体管芯504的占用面积。换言之,与半导体管芯504邻近的半导体管芯504的周界区域缺乏绝缘层562,以致于密封剂550保持缺乏绝缘层562。在另一个实施例中,绝缘层562被形成在绝缘层514、半导体管芯504和密封剂550上面。绝缘层562的部分通过利用图案化的光致抗蚀剂层的刻蚀工艺或通过LDA被去除,以形成暴露导电层560的开口。
使用蒸发、电解电镀、化学镀、球滴或丝网印刷工艺在导电层560上面淀积导电凸块材料。在一个实施例中,利用球滴模版淀积凸块材料,即不需要掩模。凸块材料能够是具有可选的焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如,凸块材料能够是共熔的Sn/Pb、高铅的焊料或无铅的焊料。使用合适的附接或接合工艺将凸块材料接合到导电层560。在一个实施例中,通过加热凸块材料到它的熔点以上将凸块材料回流以形成球或凸块564。在一些应用中,凸块564被第二次回流以改进与导电层560的电气接触。凸块564还能够被压缩接合或热压缩接合到导电层560。凸块564表示能够在导电层560上面形成的一种类型的互连结构。该互连结构还能够使用接合线、导电膏、柱形凸块、微型凸块或其他电气互连。能够在凸块形成之前或在凸块形成之后,或在载体530的去除之后执行激光标记。
绝缘层562、导电层560和凸块564共同地构成在半导体管芯504的占用面积内在半导体管芯504和密封剂550上面所形成的积层式互连结构566。与半导体管芯504邻近的半导体管芯504的周界区域缺乏互连结构566,以致于密封剂550的表面554关于互连结构566保持暴露。积层式互连结构566可以包含少至一个RDL或导电层(诸如导电层560)和一个绝缘层(诸如绝缘层562)。能够根据半导体管芯504的设计和功能性在形成凸块564之前在绝缘层562上面形成附加的绝缘层和RDL以跨过封装来提供附加的垂直和水平的电气连接性。
在图26j中,利用锯片或激光切割工具570将半导体管芯504分割成为个别的eWLCSP 572。重构的面板536沿着侧表面580经过密封剂550和基底衬底材料502被分割以从半导体管芯504的侧面中去除密封剂550并且从半导体管芯504的侧面中去除基底衬底材料502的部分。因此,在形成eWLCSP 572期间,将基底衬底材料502切割或分割两次,一次在晶圆级而一次在重构的面板级。结果,电介质材料不太容易破裂,并且改进eWLCSP 572的可靠性。
基底衬底材料502的部分在分割之后保持沿着半导体管芯504的侧壁516设置。侧壁516上面的与半导体管芯504邻近的基底衬底材料502的厚度是至少1μm。换言之,半导体管芯504的侧表面580与侧壁516之间的距离D6是至少1μm。eWLCSP 572在分割之前或在分割之后经受电气测试。
图26k示出分割之后的具有将半导体管芯504的背面表面508覆盖的密封剂的eWLCSP 572。半导体管芯504经过导电层512和560被电气连接到凸块564用于经过互连结构566的外部互连。互连结构566不延伸超过半导体管芯504的占用面积,并且因此形成扇入封装。密封剂550保持在半导体管芯504的背面表面508上面。半导体管芯504的背面表面508上面的密封剂550消除了背侧保护层或背侧层压品的需要,从而减少eWLCSP 572的成本。在分割期间将密封剂550从半导体管芯504的侧面中完全去除以暴露基底衬底材料502的侧表面580。在一个实施例中,eWLCSP 572具有近似4.445 mm(长度)×3.875 mm(宽度)的大小,其中凸块564的节距为0.35-0.50 mm。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体530上形成重构的晶圆或面板来制造eWLCSP 572,其减少了用于eWLCSP 572的设备和材料的成本。使用标准化的载体530以更高的容积来制造eWLCSP 572,从而简化制造工艺并且减少单元成本。
图27示出具有暴露的背侧和侧壁的eWLCSP 590。半导体管芯504经过导电层512和560被电气连接到凸块564用于经过互连结构566的外部互连。互连结构566不延伸超过半导体管芯504的占用面积,并且因此形成扇入封装。在研磨操作期间将密封剂550从半导体管芯504的背面表面508中完全去除。在分割期间将密封剂550从半导体管芯504的侧面中完全去除以暴露基底衬底材料502的侧表面580。在一个实施例中,eWLCSP 590具有近似4.4 mm(长度)×3.9 mm(宽度)的大小,其中凸块564的节距为0.35-0.50 mm。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体530上形成重构的晶圆或面板来制造eWLCSP 590,其减少了用于eWLCSP 590的设备和材料的成本。使用标准化的载体530以更高的容积来制造eWLCSP 590,从而简化制造工艺并且减少单元成本。
图28示出具有UBM 594、背侧绝缘层596和暴露的侧表面580的替代的eWLCSP 592。在最后的再钝化之后使用PVD、CVD、蒸发、电解电镀、化学镀或其它合适的金属淀积工艺在导电层560的暴露的部分上面和在绝缘层562上面形成导电层594。导电层594能够是Al、Cu、Sn、Ti、Ni、Au、Ag、W或其它合适的导电材料。导电层594是被电气连接到导电层560和512的UBM。UBM 594能够是具有粘合层、阻挡层和种子层或湿润层的多金属叠层。粘合层被形成在导电层560上面并且能够是Ti、TiN、TiW、Al或Cr。阻挡层被形成在粘合层上面并且能够是Ni、NiV、Pt、Pd、TiW、Ti或CrCu。阻挡层禁止Cu扩散到半导体管芯504的有源表面510中。种子层被形成在阻挡层上面并且能够是Cu、Ni、NiV、Au或Al。UBM 594向导电层512提供低电阻互连,以及针对焊料扩散的阻挡和用于焊料可湿性的种子层。
半导体管芯504经过导电层512、560和594被电气连接到凸块564用于经过互连结构566的外部互连。导电层560和594以及绝缘层514和562不延伸超过半导体管芯504的占用面积,并且因此形成扇入封装。背侧绝缘层596被形成在半导体管芯504的背面表面508上面用于机械保护和免受由于暴露到来自光或其它发射的光子所产生的退化。背侧绝缘层596含有一个或多个层的光敏低固化温度的电介质抗蚀剂、光敏复合抗蚀剂、层压化合物薄膜、具有填充物的绝缘膏、焊料掩模抗蚀剂薄膜、液体成型化合物、粒状成型化合物、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或具有类似的绝缘性质和结构性质的其它电介质材料。使用印刷、旋转涂覆、喷雾涂覆、具有或不具有加热的真空或压力层压或其它合适的工艺来淀积背侧绝缘层596。在一个实施例中,背侧绝缘层596是低温固化光敏的电介质聚合物,其具有或不具有在小于200°C下固化的绝缘填充物。背侧绝缘层596是背侧保护层并且为半导体管芯504提供机械保护和免受光的影响。在一个实施例中,背侧绝缘层596具有范围为近似5-150μm的厚度。
在分割期间将密封剂550从半导体管芯504的侧面中完全去除以暴露基底衬底材料502的侧表面580。在一个实施例中,eWLCSP 592具有近似4.4 mm(长度)×3.9 mm(宽度)的大小,其中凸块564的节距为0.35-0.50 mm。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体530上形成重构的晶圆或面板来制造eWLCSP 592,其减少了用于eWLCSP 592的设备和材料的成本。使用标准化的载体530以更高的容积来制造eWLCSP 592,从而简化制造工艺并且减少单元成本。
图29a-29i图示与图1和2a-2c有关的形成重构的或嵌入的扇入WLCSP的工艺。图29a示出半导体晶圆600的部分的横截面视图。半导体晶圆600包含用于结构支撑的基底衬底材料602,诸如硅、锗、砷化镓、磷化铟或碳化硅。如上面所描述,由非有源的、管芯间的晶圆区域或锯切道606分离的多个半导体管芯或部件604被形成在晶圆600上。锯切道606提供切割区以将半导体晶圆600分割成为个别的半导体管芯604。半导体管芯604具有边缘或侧壁608。在一个实施例中,半导体晶圆600的直径是200-300 mm。在另一个实施例中,半导体晶圆600的直径是100-450 mm。在将半导体晶圆分割成为个别的半导体管芯604之前,半导体晶圆600可以具有任何直径。
每个半导体管芯604具有背面或非有源的表面610和有源表面612,该有源表面612含有被实施为根据管芯的电气设计和功能在管芯内所形成的并且被电气互连的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如,电路可以包含在有源表面612内所形成的一个或多个晶体管、二极管和其它电路元件以实施模拟电路或数字电路,诸如DSP、ASIC、存储器或其它信号处理电路。半导体管芯604还可以含有用于RF信号处理的IPD,诸如电感器、电容器和电阻器。
使用PVD、CVD、电解电镀、化学镀工艺或其它合适的金属淀积工艺在有源表面612上面形成导电层614。导电层614能够是一个或多个层的Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。导电层614操作为被电气连接到有源表面612上的电路的接触焊盘。导电层614能够被形成为离半导体管芯604的边缘608第一距离并排设置的接触焊盘,如在图29a中所示出。替代地,导电层614能够被形成为接触焊盘,该接触焊盘在多个行中被偏移成使得接触焊盘的第一行被设置为离半导体管芯604的边缘608第一距离并且与第一行交替的接触焊盘的第二行被设置为离半导体管芯604的边缘608第二距离。
使用PVD、CVD、印刷、旋转涂覆、喷雾涂覆、烧结或热氧化在半导体管芯604和导电层614上面形成第一绝缘或钝化层616。绝缘层616含有一个或多个层的SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物或具有类似的结构性质和绝缘性质的其它电介质材料。在一个实施例中,绝缘层616是低温固化光敏的电介质聚合物,其具有或不具有在小于200°C下固化的绝缘填充物。绝缘层616覆盖有源表面612并且给有源表面612提供保护。绝缘层616被共形地施加在导电层614和半导体管芯604的有源表面612上面并且不延伸超过半导体管芯604的侧壁608或不延伸超过半导体管芯604的占用面积。与半导体管芯604邻近的半导体管芯604的周界区域缺乏绝缘层616。通过使用激光器618的LDA或通过刻蚀工艺经过图案化的光致抗蚀剂层来去除绝缘层616的部分以经过绝缘层616暴露导电层614并且提供随后的电气互连。
半导体晶圆600经受电气测试和检查作为质量控制过程的部分。人工视觉检查和自动化光学***被使用来执行对半导体晶圆600的检查。能够在半导体晶圆600的自动化光学分析中使用软件。视觉检查的方法可以采用诸如扫描电子显微镜、高强度光或紫外光或金相显微镜的设备。针对包含翘曲、厚度变化、表面微粒、不规则、裂缝、脱层和变色的结构特性对半导体晶圆600进行检查。
半导体管芯604内的有源部件和无源部件经受针对电气性能和电路功能的在晶圆级的测试。使用探针或其它的测试装置针对功能性和电气参数对每个半导体管芯604进行测试。探针被用来在每个半导体管芯604上与节点或接触焊盘614达成电气接触,并且向接触焊盘提供电气刺激。半导体管芯604响应于电气刺激,该电气刺激被测量并且与预期的响应相比来测试半导体管芯的功能性。电气测试可以包含电路功能性、引线的完整性、电阻率、连续性、可靠性、结的深度、ESD、RF性能、驱动电流、阈值电流、漏电流和特定于部件类型的操作参数。半导体晶圆600的检查和电气测试使合格的半导体管芯604能够被指定为在半导体封装中使用的KGD。
在图29b中,使用锯片或激光切割工具620经过锯切道606将半导体晶圆600分割成为个别的半导体管芯604。通过如下方式沿着锯切道区606内的基底衬底材料602的部分将半导体晶圆600分割:沿着基底衬底侧表面622切割以允许基底衬底材料602的部分保持设置在半导体管芯604的侧壁608上。半导体侧壁608与基底衬底侧表面622之间的距离D7是至少1μm。能够对个别的半导体管芯604进行检查和电气测试用于分割之后的KGD的识别。
图29c示出含有用于结构支撑的牺牲基底材料诸如硅、聚合物、氧化铍、玻璃、或其它合适的低成本的、刚硬的材料的载体或临时衬底630的部分的横截面视图。界面层或双面胶带632被形成在载体630上面作为临时粘性接合薄膜、刻蚀停止层或热释放层。例如在有源表面612被定向成朝向载体的情况下使用拾取和放置操作将来自图29b的半导体管芯604安装到载体630和界面层632。
载体630能够是具有用于多个半导体管芯604的容量的圆形的或矩形的面板(大于300 mm)。载体630可以具有比半导体晶圆600的表面面积更大的表面面积。更大的载体减少半导体封装的制造成本,因为能够在更大的载体上处理更多的半导体管芯,从而减少每个单元的成本。针对正被处理的载体或晶圆的尺寸来设计和配置半导体封装和处理设备。
为了进一步减少制造成本,独立于半导体晶圆600的尺寸或半导体管芯604的尺寸来选择载体630的尺寸。那就是载体630具有固定或标准化的尺寸,其能够容纳从一个或多个半导体晶圆600中分割的各种尺寸的半导体管芯604。在一个实施例中,载体630是具有330 mm的直径的圆。在另一个实施例中,载体630是具有560 mm的宽度和600 mm的长度的矩形。半导体管芯604可以具有10 mm × 10 mm的大小,其被放置在标准化的载体630上。替代地,半导体管芯604可以具有20 mm × 20 mm的大小,其被放置在相同的标准化的载体630上。因此,标准化的载体630能够处置任何尺寸的半导体管芯604,其允许针对共用的载体来标准化随后的半导体处理设备,即独立于管芯的尺寸或引入的晶圆尺寸。能够针对标准的载体设计和配置半导体封装设备,该标准的载体使用共用的一套处理工具、设备和材料清单来处理来自任何引入的晶圆尺寸的任何半导体管芯的尺寸。共用的或标准化的载体630通过减少或消除对于基于管芯尺寸或引入的晶圆尺寸的专门的半导体处理线的需要来降低制造成本和资金风险。通过选择预确定的载体尺寸用于来自所有半导体晶圆的任何尺寸的半导体管芯,能够实施灵活的制造线。
图29c示出半导体管芯604,该半导体管芯604被安装到载体630的界面层632以形成重构的或再配置的晶圆640。在一个实施例中,在界面层632内嵌入绝缘层616。例如,半导体管芯604的有源表面612可以与界面层632的表面634共面。在另一个实施例中,在界面层632上面安装绝缘层616使得半导体管芯604的有源表面612与界面层632偏移。
重构的晶圆或重构的面板640能够被处理成为许多类型的半导体封装,其包含扇入WLCSP、重构的或eWLCSP、扇出WLCSP、倒装芯片封装、3D封装,诸如PoP或其他半导体封装。根据得到的半导体封装的说明来配置重构的面板640。在一个实施例中,半导体管芯604以高密度的布置(即隔开300μm或更小)被放置在载体630上,用于处理扇入器件。以半导体管芯604之间的间隙或距离D8分离的半导体管芯604被放置到载体630上。基于要被处理的半导体封装的设计和说明来选择半导体管芯604之间的距离D8。在一个实施例中,半导体管芯604之间的距离D8是50μm或更小。在另一个实施例中,半导体管芯604之间的距离D8是100μm或更小。载体630上的半导体管芯604之间的距离D8被优化用于以最低的单元成本来制造半导体封装。
图29d示出具有设置在载体630上面的半导体管芯604的重构的面板640的平面视图。载体630是标准化的外形和尺寸,该载体630具有用于各种尺寸和数量的半导体芯片的容量,该半导体芯片从各种尺寸的半导体晶圆中被分割。在一个实施例中,载体630在外形上是矩形的并且具有560 mm的宽度W4和600 mm的长度L4。安装到载体630的半导体管芯604的数目能够大于、小于或等于从半导体晶圆600分割的半导体管芯604的数目。更大的表面面积的载体630容纳更多的半导体管芯604并且降低制造成本,因为每个重构的面板640处理更多的半导体管芯604。
标准化的载体(载体630)在尺寸上是固定的并且能够容纳多个尺寸的半导体管芯。标准化的载体630的尺寸独立于半导体管芯或半导体晶圆的大小。能够在载体630上安装与较大的半导体管芯相比更多的小的半导体管芯。例如,载体630容纳比在载体630的表面面积上面的10 mm × 10 mm的管芯的数目更大数目的在载体630的表面面积上面的5 mm × 5 mm的管芯。
例如,具有10 mm × 10 mm的大小的半导体管芯604被放置在载体630上,其中邻近的半导体管芯604之间的距离D8为200μm。从半导体晶圆600分割的半导体管芯604的数目是近似600个半导体管芯,其中半导体晶圆600具有300 mm的直径。能够在载体630上安装的10 mm × 10 mm的半导体管芯604的数目是超过3000个半导体管芯。
替代地,具有5 mm × 5 mm的大小的半导体管芯604被放置在载体630上,其中邻近的半导体管芯604之间的距离D8为200μm。从半导体晶圆600分割的半导体管芯604的数目是近似1000个半导体管芯,其中半导体晶圆600具有200 mm的直径。能够在载体630上安装的5 mm × 5 mm的半导体管芯604的数目是超过12000个半导体管芯。
载体630的尺寸不随着正被处理的半导体管芯的尺寸而变化。在载体630上安装的半导体管芯604的数目随着半导体管芯604的尺寸和半导体管芯604之间的间隔或距离D8而变化。载体630的尺寸和外形保持固定并且独立于半导体管芯604的尺寸或从其中将半导体管芯604分割的半导体晶圆600的尺寸。载体630和重构的面板640提供了使用诸如来自图13h的处理设备340的共用的一套处理设备来制造具有来自不同尺寸的半导体晶圆600的不同尺寸的半导体管芯604的许多不同类型的半导体封装的灵活性。
在图29e中,使用膏印刷、传递成型、液体密封剂成型、真空层压、旋转涂覆或其他合适的敷涂器在半导体管芯604和载体630上面淀积密封剂或成型化合物644。密封剂644能够是聚合物复合材料,诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或具有适当填充物的聚合物。密封剂644是非导电的并且环境上保护半导体器件免于外部的元件和污染物。在另一个实施例中,密封剂644是绝缘层或电介质层,其含有使用印刷、旋转涂覆、喷雾涂覆、具有或不具有加热的真空或压力层压或其它合适的工艺来淀积的一个或多个层的光敏低固化温度的电介质抗蚀剂、光敏复合抗蚀剂、层压化合物薄膜、具有填充物的绝缘膏、焊料掩模抗蚀剂薄膜、液体或粒状的成型化合物、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或具有类似的绝缘性质和结构性质的其它电介质材料。在一个实施例中,密封剂644是低温固化光敏的电介质聚合物,其具有或不具有在小于200°C下固化的绝缘填充物。
特别地,密封剂644被设置为沿着基底衬底侧表面622。密封剂644还覆盖半导体管芯604的背面表面610。在一个实施例中,密封剂644是不透明的,并且在颜色上是暗色或黑色的。密封剂644能够被用于激光标记重构的面板640以进行对准和分割。密封剂644能够在随后的背面研磨步骤中被减薄。密封剂644还能够被淀积使得密封剂的背面表面646与半导体管芯604的背面表面610共面并且不覆盖背面表面610。与背侧表面646相对的密封剂644的表面648被设置在载体630和界面层632上面以致于密封剂644的表面648可以与半导体管芯604的有源表面612共面。
在图29f中,通过化学刻蚀、机械剥离、CMP、机械研磨、热烤、紫外光、激光扫描或湿法脱模来去除载体630和界面层632,以暴露绝缘层616、导电层614和密封剂644的表面648。
使用诸如印刷、PVD、CVD、溅射、电解电镀和化学镀的图案化和金属淀积工艺在绝缘层616和导电层614上面形成导电层650。导电层650能够是一个或多个层的Al、Cu、Sn、Ti、Ni、Au、Ag、W或其它合适的导电材料。导电层650的部分沿着绝缘层616并且与半导体管芯604的有源表面612平行水平地延伸以横向再分布与导电层614的电气互连。导电层650操作为用于半导体管芯604的电气信号的RDL。导电层650被形成在半导体管芯604的占用面积上面并且不延伸超过半导体管芯604的占用面积或不在密封剂644上面延伸。换言之,与半导体管芯604邻近的半导体管芯604的周界区域缺乏导电层650。在一个实施例中,导电层650被形成在半导体管芯604的占用面积内并且离半导体管芯604的侧壁608至少1μm的距离D9。导电层650的部分被电气连接到导电层614。依赖于半导体管芯604的连接性,导电层650的其它部分是电气共用的或被电气隔离。
在图29g中,使用PVD、CVD、印刷、旋转涂覆、喷雾涂覆、丝网印刷或层压在绝缘层616和导电层650上面形成绝缘或钝化层660。绝缘层660能够是一个或多个层的SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有类似的绝缘性质和结构性质的其它材料。在一个实施例中,绝缘层660是在小于200°C下低固化的光敏电介质聚合物。在一个实施例中,绝缘层660被形成在绝缘层616和半导体管芯604上面,并且延伸超过半导体管芯604的占用面积和在密封剂644的表面648上面延伸1μm或更大的距离D10。绝缘层660覆盖半导体管芯604与密封剂644之间的界面以在处理期间保护该界面并且改进器件的可靠性。绝缘层660的部分通过利用图案化的光致抗蚀剂层的刻蚀工艺或通过LDA被去除,以形成暴露导电层650的开口。
使用蒸发、电解电镀、化学镀、球滴或丝网印刷工艺在导电层650上面淀积导电凸块材料。在一个实施例中,利用球滴模版淀积凸块材料,即不需要掩模。凸块材料能够是具有可选的焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如,凸块材料能够是共熔的Sn/Pb、高铅的焊料或无铅的焊料。使用合适的附接或接合工艺将凸块材料接合到导电层650。在一个实施例中,通过加热凸块材料到它的熔点以上将凸块材料回流以形成球或凸块662。在一些应用中,凸块662被第二次回流以改进与导电层650的电气接触。凸块662还能够被压缩接合或热压缩接合到导电层650。凸块662表示能够在导电层650上面形成的一种类型的互连结构。该互连结构还能够使用接合线、导电膏、柱形凸块、微型凸块或其他电气互连。能够在凸块形成之前或在凸块形成之后,或在去除载体630之后执行激光标记。
绝缘层660、导电层650和凸块662共同地构成在半导体管芯604和密封剂644上面所形成的积层式互连结构664。替代地,完全在半导体管芯604的占用面积内形成积层式互连结构664。积层式互连结构664可以包含少至一个RDL或导电层(诸如导电层650)和一个绝缘层(诸如绝缘层660)。能够根据半导体管芯604的设计和功能性在形成凸块662之前在绝缘层660上面形成附加的绝缘层和RDL以跨过封装来提供附加的垂直和水平的电气连接性。
在图29h中,利用锯片或激光切割工具670将半导体管芯604分割成为个别的eWLCSP 672。经过密封剂644将重构的面板640分割。在分割之后,密封剂644的部分保持沿着半导体管芯604的侧面设置。eWLCSP 672在分割之前或分割之后经受电气测试。
在图29i中,示出具有在半导体管芯604的背面表面610和侧壁608上面形成的密封剂644的eWLCSP 672。半导体管芯604经过导电层614和650被电气连接到凸块662用于经过互连结构664的外部互连。互连结构664的导电层不延伸超过半导体管芯604的占用面积,并且因此形成扇入封装。在一个实施例中,导电层650被形成在半导体管芯604的占用面积内并且离半导体管芯604的侧壁608至少1μm的距离D9。绝缘层660覆盖半导体管芯604与密封剂644之间的界面以在处理期间保护该界面并且改进器件的可靠性。在一个实施例中,绝缘层660延伸超过半导体管芯604的占用面积并且在密封剂644的表面648上面延伸1μm或更大的距离D10。
密封剂644在可选的研磨操作之后保持在半导体管芯604的背面表面610上面。密封剂644保持在基底衬底侧表面622上面用于机械保护和免受由于暴露到来自光或其它发射的光子所产生的退化。因此,密封剂644被形成在半导体管芯604的五个侧面上面,即在四个基底衬底侧表面622上面和在背面表面610上面。半导体管芯604的背面表面610上面的密封剂644消除了背侧保护层或背侧层压品的需要,从而减少eWLCSP 672的成本。
对于eWLCSP 672,基底衬底侧表面622上面的密封剂644的厚度小于150μm。在一个实施例中,eWLCSP 672具有4.595 mm(长度)×4.025 mm(宽度)×0.470 mm(高度)的大小,其中凸块662的节距为0.4 mm,其中半导体管芯294具有4.445 mm的长度和3.875 mm的宽度。在另一个实施例中,基底衬底侧表面622上面的密封剂644的厚度是75μm或更小。eWLCSP 672具有6.075 mm(长度)×6.075 mm(宽度)×0.8 mm(高度)的大小,其中凸块662的节距为0.5 mm,其中半导体管芯604具有6.0 mm(长度)×6.0 mm(宽度)×0.470 mm(高度)的大小。在又一个实施例中,eWLCSP 672具有5.92 mm(长度)×5.92 mm(宽度)×0.765 mm(高度)的大小,其中凸块662的节距为0.5 mm,其中半导体管芯604具有5.75 mm(长度)×5.75 mm(宽度)×0.535 mm(高度)的大小。在另一个实施例中,基底衬底侧表面622上面的密封剂644的厚度是25μm或更小。在又一个实施例中,基底衬底侧表面622上面的密封剂644的厚度是近似50μm或更小。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体630上形成重构的晶圆或面板来制造eWLCSP 672,其减少了用于eWLCSP 672的设备和材料的成本。使用标准化的载体630以更高的容积来制造eWLCSP 672,从而简化制造工艺并且减少单元成本。
图30示出分割之后的具有侧壁608上面的密封剂644并且具有背侧绝缘层676的eWLCSP 674。半导体管芯604经过导电层614和650被电气连接到凸块662用于经过互连结构664的外部互连。互连结构664的导电层不延伸超过半导体管芯604的占用面积,并且因此形成扇入封装。绝缘层660覆盖半导体管芯604与密封剂644之间的界面以在处理期间保护该界面并且改进器件的可靠性。
背侧绝缘层676被形成在半导体管芯604的背面表面610上面用于机械保护和免受由于暴露到来自光或其它发射的光子所产生的退化。背侧绝缘层676含有一个或多个层的光敏低固化温度的电介质抗蚀剂、光敏复合抗蚀剂、层压化合物薄膜、具有填充物的绝缘膏、焊料掩模抗蚀剂薄膜、液体成型化合物、粒状成型化合物、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或具有类似的绝缘性质和结构性质的其它电介质材料。使用印刷、旋转涂覆、喷雾涂覆、具有或不具有加热的真空或压力层压或其它合适的工艺来淀积背侧绝缘层676。在一个实施例中,背侧绝缘层676是低温固化光敏的电介质聚合物,其具有或不具有在小于200°C下固化的绝缘填充物。背侧绝缘层676是背侧保护层并且为半导体管芯604提供机械保护和免受光的影响。在一个实施例中,背侧绝缘层676具有范围为近似5-150μm的厚度。
密封剂644覆盖基底衬底侧表面622以保护半导体管芯604免于由于暴露到来自光或其它发射的光子所产生的退化。对于eWLCSP 674,基底衬底侧表面622上面的密封剂644的厚度小于150μm。在一个实施例中,eWLCSP 674具有4.595 mm(长度)×4.025 mm(宽度)×0.470 mm(高度)的大小,其中凸块662的节距为0.4 mm,其中半导体管芯604具有4.445 mm的长度和3.875 mm的宽度。在另一个实施例中,基底衬底侧表面622上面的密封剂644的厚度是75μm或更小。eWLCSP 674具有6.075 mm(长度)×6.075 mm(宽度)×0.8 mm(高度)的大小,其中凸块662的节距为0.5 mm,其中半导体管芯604具有6.0 mm(长度)×6.0 mm(宽度)×0.470 mm(高度)的大小。在又一个实施例中,eWLCSP 674具有5.92 mm(长度)×5.92 mm(宽度)×0.765 mm(高度)的大小,其中凸块662的节距为0.5 mm,其中半导体管芯604具有5.75 mm(长度)×5.75 mm(宽度)×0.535 mm(高度)的大小。在另一个实施例中,基底衬底侧表面622上面的密封剂644的厚度是25μm或更小。在又一个实施例中,基底衬底侧表面622上面的密封剂644的厚度是近似50μm或更小。通过使用针对单个标准化的载体尺寸所设计的设备在标准化的载体630上形成重构的晶圆或面板来制造eWLCSP 674,其减少了用于eWLCSP 674的设备和材料的成本。使用标准化的载体630以更高的容积来制造eWLCSP 674,从而简化制造工艺并且减少单元成本。
虽然已经详细地图示本发明的一个或多个实施例,但是本领域技术人员将意识到可以做出对这些实施例的修改和适配而不脱离在所附的权利要求书中所阐明的本发明的范围。
Claims (15)
1.一种制作半导体器件的方法,包括:
提供载体,所述载体包含固定尺寸;以及
在所述载体上面设置多个第一半导体管芯,所述载体的固定尺寸独立于所述第一半导体管芯的尺寸。
2.权利要求1的所述方法,进一步包含:
提供第一半导体晶圆,所述第一半导体晶圆包含所述多个第一半导体管芯;以及
将所述第一半导体晶圆分割以分离所述第一半导体管芯,其中所述载体上面设置的第一半导体管芯的数目独立于从所述第一半导体晶圆中分割的第一半导体管芯的数目。
3.权利要求2的所述方法,进一步包含:
提供第二半导体晶圆,所述第二半导体晶圆包含多个第二半导体管芯;
将所述第二半导体晶圆分割来分离所述第二半导体管芯;以及
在所述载体上面设置第二半导体管芯,其中所述载体上面设置的第二半导体管芯的数目独立于从所述第二半导体晶圆中分割的第二半导体管芯的数目。
4.权利要求1的所述方法,进一步包含在所述载体上面设置第二半导体管芯,所述载体的固定尺寸独立于所述第二半导体管芯的尺寸。
5.权利要求1的所述方法,进一步包含在所述载体上面设置第二半导体管芯,所述第二半导体管芯包含与所述第一半导体管芯的尺寸不同的尺寸。
6.一种制作半导体器件的方法,包括:
提供半导体管芯;
在所述半导体管芯上面和在所述半导体管芯周围淀积密封剂来形成重构的面板;
在所述重构的面板上面形成互连结构,同时使所述密封剂缺乏所述互连结构;以及
经过密封剂将所述重构的面板分割。
7.权利要求6的所述方法,进一步包含:
提供载体,所述载体包含独立于所述半导体管芯的尺寸的固定尺寸;以及
在所述载体上面设置所述半导体管芯。
8.权利要求7的所述方法,进一步包含:
提供半导体晶圆,所述半导体晶圆包含多个半导体管芯;以及
将所述半导体晶圆分割来分离所述半导体管芯,其中所述载体上面设置的半导体管芯的数目独立于所述半导体晶圆上的半导体管芯的数目。
9.权利要求6的所述方法,其中经过密封剂将所述重构的面板分割从所述半导体管芯的侧面中完全去除所述密封剂。
10.权利要求6的所述方法,其中经过密封剂将所述重构的面板分割留下密封剂的部分,所述密封剂的部分覆盖所述半导体管芯的侧面。
11.权利要求6的所述方法,进一步包含:
从与有源表面相对的半导体管芯的表面中去除所述密封剂;以及
在所述半导体管芯的表面上面形成绝缘层。
12.一种半导体器件,包括:
半导体管芯;
密封剂,淀积在所述半导体管芯上面和在与所述半导体管芯邻近的周界区域中;以及
互连结构,形成在所述半导体管芯上面,所述周界区域缺乏所述互连结构。
13.权利要求12的所述半导体器件,其中所述密封剂设置在所述互连结构的侧表面上面。
14.权利要求12的所述半导体器件,其中所述密封剂覆盖所述半导体管芯的侧面。
15.权利要求14的所述半导体器件,其中覆盖所述半导体管芯的侧面的所述密封剂具有150微米(μm)或更小的厚度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111287658.1A CN113990766A (zh) | 2013-12-05 | 2014-12-05 | 半导体器件和在半导体封装中使用标准化的载体的方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/097,534 US9620413B2 (en) | 2012-10-02 | 2013-12-05 | Semiconductor device and method of using a standardized carrier in semiconductor packaging |
US14/097534 | 2013-12-05 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111287658.1A Division CN113990766A (zh) | 2013-12-05 | 2014-12-05 | 半导体器件和在半导体封装中使用标准化的载体的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104701194A true CN104701194A (zh) | 2015-06-10 |
Family
ID=53348179
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410741338.2A Pending CN104701194A (zh) | 2013-12-05 | 2014-12-05 | 半导体器件和在半导体封装中使用标准化的载体的方法 |
CN202111287658.1A Pending CN113990766A (zh) | 2013-12-05 | 2014-12-05 | 半导体器件和在半导体封装中使用标准化的载体的方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111287658.1A Pending CN113990766A (zh) | 2013-12-05 | 2014-12-05 | 半导体器件和在半导体封装中使用标准化的载体的方法 |
Country Status (3)
Country | Link |
---|---|
CN (2) | CN104701194A (zh) |
SG (2) | SG10201407174WA (zh) |
TW (1) | TWI658543B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI746788B (zh) * | 2017-02-05 | 2021-11-21 | 美商克萊譚克公司 | 表徵工具,多重柱掃描電子顯微鏡系統,及檢測一樣本的方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090091001A1 (en) * | 2007-10-09 | 2009-04-09 | Nepes Corporation | Crack resistant semiconductor package and method of fabricating the same |
US20100127360A1 (en) * | 2008-11-23 | 2010-05-27 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming WLCSP Using Wafer Sections Containing Multiple Die |
US20110241222A1 (en) * | 2010-03-31 | 2011-10-06 | Recai Sezi | Semiconductor Package and Manufacturing Method |
CN102386108A (zh) * | 2010-08-31 | 2012-03-21 | 新科金朋有限公司 | 在半导体管芯和载体上形成粘合材料的方法和半导体器件 |
US20120241955A1 (en) * | 2011-03-25 | 2012-09-27 | Broadcom Corporation | Chip scale package assembly in reconstitution panel process format |
CN102709200A (zh) * | 2011-01-21 | 2012-10-03 | 新科金朋有限公司 | 半导体器件和形成设置在半导体管芯上的绝缘层的方法 |
CN203288575U (zh) * | 2012-10-02 | 2013-11-13 | 新科金朋有限公司 | 半导体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8456002B2 (en) * | 2007-12-14 | 2013-06-04 | Stats Chippac Ltd. | Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief |
US8535978B2 (en) * | 2011-12-30 | 2013-09-17 | Deca Technologies Inc. | Die up fully molded fan-out wafer level packaging |
JP5460388B2 (ja) * | 2010-03-10 | 2014-04-02 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
-
2014
- 2014-10-27 TW TW103136991A patent/TWI658543B/zh active
- 2014-11-03 SG SG10201407174WA patent/SG10201407174WA/en unknown
- 2014-11-03 SG SG10201707266WA patent/SG10201707266WA/en unknown
- 2014-12-05 CN CN201410741338.2A patent/CN104701194A/zh active Pending
- 2014-12-05 CN CN202111287658.1A patent/CN113990766A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090091001A1 (en) * | 2007-10-09 | 2009-04-09 | Nepes Corporation | Crack resistant semiconductor package and method of fabricating the same |
US20100127360A1 (en) * | 2008-11-23 | 2010-05-27 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming WLCSP Using Wafer Sections Containing Multiple Die |
US20110241222A1 (en) * | 2010-03-31 | 2011-10-06 | Recai Sezi | Semiconductor Package and Manufacturing Method |
CN102386108A (zh) * | 2010-08-31 | 2012-03-21 | 新科金朋有限公司 | 在半导体管芯和载体上形成粘合材料的方法和半导体器件 |
CN102709200A (zh) * | 2011-01-21 | 2012-10-03 | 新科金朋有限公司 | 半导体器件和形成设置在半导体管芯上的绝缘层的方法 |
US20120241955A1 (en) * | 2011-03-25 | 2012-09-27 | Broadcom Corporation | Chip scale package assembly in reconstitution panel process format |
CN203288575U (zh) * | 2012-10-02 | 2013-11-13 | 新科金朋有限公司 | 半导体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI746788B (zh) * | 2017-02-05 | 2021-11-21 | 美商克萊譚克公司 | 表徵工具,多重柱掃描電子顯微鏡系統,及檢測一樣本的方法 |
Also Published As
Publication number | Publication date |
---|---|
SG10201707266WA (en) | 2017-10-30 |
CN113990766A (zh) | 2022-01-28 |
SG10201407174WA (en) | 2015-07-30 |
TWI658543B (zh) | 2019-05-01 |
TW201523802A (zh) | 2015-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103915353B (zh) | 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法 | |
US11488933B2 (en) | Semiconductor device and method of forming embedded wafer level chip scale packages | |
CN103943553B (zh) | 半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法 | |
TWI602262B (zh) | 形成穿過互連結構和wlcsp的封膠的導電通孔之半導體裝置及方法 | |
CN104701195B (zh) | 半导体器件及形成嵌入式晶片级芯片规模封装的方法 | |
CN104733379A (zh) | 在半导体管芯上形成细节距的rdl的半导体器件和方法 | |
CN103165477A (zh) | 形成垂直互连结构的方法和半导体器件 | |
CN103715108A (zh) | 半导体装置和将密封剂沉积在嵌入式wlcsp中的方法 | |
CN103295925A (zh) | 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法 | |
CN104253058A (zh) | 在扇出型wlcsp上堆叠半导体小片的方法及半导体装置 | |
CN107706117A (zh) | 单步封装 | |
TW201513238A (zh) | 半導體裝置和在重組晶圓中控制翹曲之方法 | |
CN203288575U (zh) | 半导体装置 | |
CN104701194A (zh) | 半导体器件和在半导体封装中使用标准化的载体的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150610 |