发明内容
本发明提供一种片上集成CMOS可编程斩波振荡器电路,能够输出稳定、低噪声的时钟信号。
为达上述目的,本发明采用下述技术方案:
一种片上集成CMOS可编程斩波振荡器电路,包括线性稳压器、启动单元、编程控制单元、延时单元、滤波器、简单环振、斩波开关、电阻R、电容C和反馈环路;所述线性稳压器为振荡器回路提供稳定的偏置电压和驱动电流,所述反馈环路由比较器、RS触发器和具有恒定偏置电流的反相器组成;
其中,所述比较器包括第一比较器COMP1和第二比较器COMP2,所述斩波开关包括第一斩波开关SW1、第二斩波开关SW2、第三斩波开关SW3和第四斩波开关SW4,所述反相器包括第一反相器Inv1、第二反相器Inv2和第三反相器Inv3;
所述线性稳压器的电流输出连接第一比较器COMP1和第二比较器COMP2,为两者提供所需要的偏置电流;所述启动单元的输出连接所述简单环振和第一比较器COMP1的反向输入端,在整个电路上电的时候为电路提供启动信号;所述线性稳压器的参考电压输出Vref连接电阻R的上端,电阻R的下端连接电容C的上极板,电容C的下极板接地;电容C的上极板连接第一斩波开关SW1的左端,第一斩波开关SW1的右端连接第一比较器COMP1的正向输入端以及第二比较器COMP2的反向输入端;所述第一比较器COMP1输出端连接第一RS触发器DFF1的R端,第二比较器COMP2的输出连接第一RS触发器DFF1的S端,第一RS触发器DFF1的Q端连接第二RS触发器DFF2的R端,所述第一RS触发器DFF1的端连接第二RS触发器DFF2的S端,第二RS触发器DFF2的端连接延时单元;所述延时单元连接第四斩波开关SW4的右输入端,第四斩波开关SW4的左输出端连接滤波器的输入端,滤波器的输出端连接第一反相器Inv1的输入,第一反相器Inv1的输出连接第二反相器Inv2和第三斩波开关SW3,第二反相器Inv2连接第三反相器Inv3和第二斩波开关SW2,第三反相器Inv3的输出作为整个振荡器的输出。
可选地,所述第一比较器COMP1和第二比较器COMP2采用共源差分结构。
可选地,所述简单环振为由五个基本反相器构成的环形振荡器,通过启动电路进行启动。
可选地,所述编程控制单元由电流镜和MOS开关、译码器、数字控制逻辑组成。
可选地,所述延时单元由固定电流驱动的由电容作为负载的反相器构成。
本发明提供的片上集成CMOS可编程斩波振荡器电路,包括线性稳压器、启动单元、编程控制单元、延时单元、滤波器、简单环振、斩波开关、电阻R、电容C和反馈环路;所述线性稳压器为振荡器回路提供稳定的偏置电压和驱动电流,所述反馈环路由比较器、RS触发器和具有恒定偏置电流的反相器组成。与现有技术相比,本发明提供的片上集成CMOS可编程斩波振荡器电路,具有稳定性高,受温度等外界因素的影响较小,输出信号时钟频率变化范围大等特点,能够输出稳定、低噪声的时钟信号。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
本发明实施例提供一种片上集成CMOS可编程斩波振荡器电路,如图1所示,所述片上集成CMOS可编程斩波振荡器电路包括线性稳压器、启动单元、编程控制单元、延时单元、滤波器、简单环振、斩波开关、电阻R、电容C和反馈环路;所述线性稳压器为振荡器回路提供稳定的偏置电压和驱动电流,所述反馈环路由比较器、RS触发器和具有恒定偏置电流的反相器组成。
可选地,所述线性稳压器的电流输出连接第一比较器COMP1和第二比较器COMP2,为两者提供所需要的偏置电流;所述第一比较器COMP1和第二比较器COMP2采用共源差分结构。
可选地,所述启动单元的输出连接所述简单环振和所述第一比较器COMP1的反向输入端,在整个电路上电的时候为电路提供启动信号,从而使整个电路能够正常开始工作,保证了电路***工作的稳定性和可持续性。
可选地,所述线性稳压器的参考电压输出Vref连接电阻R的上端,电阻R的下端连接电容C的上极板,电容C的下极板接地;电容C的上极板连接第一斩波开关SW1的左端,第一斩波开关SW1的右端连接第一比较器COMP1的正向输入端以及第二比较器COMP2的反向输入端。
可选地,所述第一比较器COMP1输出端连接第一RS触发器DFF1的R端,第二比较器COMP2的输出连接第一RS触发器DFF1的S端,第一RS触发器DFF1的输出分别连接第二RS触发器DFF2的R端和S端,第二触发器DFF2的Q~端连接延时单元。
可选地,所述延时单元连接第四斩波开关SW4的右输入端,第四斩波开关SW4的左输出端连接滤波器的输入端,滤波器的输出端连接第一反相器Inv1的输入,第一反相器Inv1的输出连接第二反相器Inv2和第三斩波开关SW3,第二反相器Inv2连接第三反相器Inv3和第二斩波开关SW2,第三反相器Inv3的输出作为整个振荡器的输出,所输出信号为占空比为百分之五十的方波信号。
所述延时单元的工作原理是通过对电容的充放电来产生周期性延时信号,然后反馈回第一比较器COMP1和第二比较器COMP2,两个比较器的输出,分别输入第一RS触发器DFF1的R端和S端,第一RS触发器DFF1和第二RS触发器DFF2级联,从而稳定了比较器的输出,第二RS触发器DFF2的输出连接第一反相器Inv1,第一反相器Inv1与第二反相器Inv2和第三反相器Inv3级联,整个振荡器所最终产生的时钟信号由第三反相器Inv3输出。
另外,在第一比较器COMP1和第二比较器COMP2的正向输入端和反向输入端分别添加斩波开关组,通过简单环振来给斩波开关组提供斩波所需要的时钟频率。当输出信号经过延时单元之后,继续通过一个低通滤波器器,将被调制到高频区域的斩波滤除掉之后,就能得到低噪声的输出时钟信号。
可选地,所述简单环振为由五个基本反相器构成的环形振荡器,通过启动电路进行启动。
可选地,所述编程控制单元由电流镜和MOS开关、译码器、数字控制逻辑组成。所述编程控制单元为数字逻辑控制单元,具有两路输出,其中一路控制所述线性稳压器产生不同大小的偏置电流,从而粗调输出信号时钟频率的大小,另一路输出到所述延时单元控制镜像电流,从而细调输出信号时钟频率的大小。
如图2所示,图1中的编程控制单元包括开关阵列,NMOS管M1、M2、M3…Mn,电流源I和数字控制逻辑,其原理是通过可编程开关阵列来控制延时单元的偏置电流,从而达到控制和改变延时单元中对负载电路充放电的速度,进而控制输出时钟信号的频率。也可以通过此装置对输出驱动方波信号的频率进行微调,使得输出信号能够满足所需的输出时钟信号频率要求。
可选地,所述延时单元由固定电流驱动的由电容作为负载的反相器构成。
可选地,所述RS触发器可以采用基本的RS触发器结构,所述基本的RS触发器结构包括两个与非门。
可选地,所述启动单元可以由基本MOS管构成,当整个电路需要工作的时候为电路提供一个初始值。
可选地,所述滤波器可以为RC低通滤波器。
本发明提供的片上集成CMOS可编程斩波振荡器电路,包括线性稳压器、启动单元、编程控制单元、延时单元、滤波器、简单环振、斩波开关、电阻R、电容C和反馈环路;所述线性稳压器为振荡器回路提供稳定的偏置电压和驱动电流,所述反馈环路由比较器、RS触发器和具有恒定偏置电流的反相器组成。与现有技术相比,本发明提供的片上集成CMOS可编程斩波振荡器电路,具有稳定性高,受温度等外界因素的影响较小,输出信号时钟频率变化范围大等特点,能够输出稳定、低噪声的时钟信号。
如图3所示,本发明实施例提供一种片上CMOS可编程振荡器电流的斩波噪声消除***,包括斩波开关SW1、SW2、SW3、SW4,图1所示的振荡器电路和低通滤波电路。信号V1和信号V2分别是振荡器电路的两个反馈信号,通过对两个反馈限号进行斩波后输出,然后通过低通滤波器滤除输出时钟信号中所含的被调制到高频区的噪声,就可以得到高相位噪声高精度的输出时钟信号。
所述斩波开关SW1、SW2、SW3、SW4,在前端通过SW1、SW2、SW3三个斩波开关将输入信号调制到高频区,然后在输出端通过斩波开关SW4,以相同的斩波频率进行解调,斩波时钟信号由简单环形振荡器来提供,其输出频率大于5倍的主振荡器输出时钟信号频率。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。