CN104681538B - 接触孔及其形成方法 - Google Patents

Abstract

本发明提供一种接触孔及其形成方法，所述接触孔的形成方法，包括：提供衬底；形成栅极、源区以及漏区；形成层间介质层；在层间介质层中形成接触孔；在接触孔内形成介质材料层以及掩模层；去除位于接触孔侧壁上部的介质材料层；去除所述掩模层；去除介质材料层，使剩余的介质材料层均位于所述接触孔侧壁的下部；在接触孔中形成导电插塞。本发明还提供一种接触孔，包括衬底、栅极、源区和漏区；层间介质层以及接触孔；设于所述接触孔侧壁下部的介质材料层，以及设于所述接触孔中的导电插塞。本发明的有益效果在于：增大了栅极与导电插塞的距离，在形成导电插塞后，减小了栅极与导电插塞之间的寄生电容。

Description

接触孔及其形成方法

技术领域

本发明涉及半导体领域，具体涉及一种接触孔及其形成方法。

背景技术

目前，在半导体器件的制作过程中，接触孔作为多层金属层间互连以及器件有源区与外界电路之间连接的通道，在器件结构组成中具有重要的作用。随着半导体技术的不断提高，接触孔的尺寸不断缩小，制程要求接触孔的尺寸也相应变小，接触孔的制作难度也相应地增加。

在形成接触孔之前，需要在半导体的衬底中形成源区、漏区、表面的金属硅化物、衬底上的栅极结构以及覆盖在栅极结构的层间介质层(Interlayer Dielectric,ILD)。在形成所述接触孔时，需要通过图形化所述层间介质层来定义接触孔的尺寸；而对于形成在源区或者漏区的接触孔来说，尺寸不仅影响到接触孔是否容易形成，还会对衬底中的器件造成影响。

以生成在源区或者漏区上的接触孔为例，一般来说，对于接触孔的制作来说，接触孔的尺寸越大，发生接触孔断开问题（contact open）的几率越小；但是，尺寸较大的接触孔可能会对半导体器件的性能造成影响。

发明内容

本发明解决的问题是提供一种接触孔及其形成方法，能够在减少对半导体器件的性能造成影响的前提下，尽量增大所述接触孔的尺寸。

为解决上述问题，本发明提供一种接触孔的形成方法，包括：

提供衬底；

在所述衬底上形成栅极；

在栅极之间的衬底中形成源区以及漏区；

在所述衬底以及栅极上形成层间介质层；

在所述层间介质层中形成位于所述栅极之间的接触孔，以暴露出所述源区或者漏区；

在所述接触孔的内壁以及底面形成介质材料层；

在形成有所述介质材料层的接触孔中填充掩模层；

以所述掩模层为掩模，去除位于接触孔侧壁上部的介质材料层；

去除所述掩模层；

去除位于所述接触孔底面的介质材料层，使剩余的介质材料层均位于所述接触孔侧壁的下部，且所述剩余的介质材料层沿接触孔侧壁的方向覆盖所述栅极；

在所述接触孔中形成导电插塞。

可选的，如权利要求1所述的形成方法，其特征在于，在形成栅极的步骤之后，形成源区以及漏区之前，还包括：在所述栅极的侧壁分别形成侧墙；在形成接触孔的步骤中，靠近所述接触孔的侧墙被去除或部分去除。

可选的，在形成层间介质层的步骤之前，还包括在栅极、源区、漏区以及衬底上覆盖接触孔蚀刻停止层。

可选的，形成接触孔的步骤包括，使所述接触孔露出所述栅极的侧壁。

可选的，形成介质材料层的步骤包括，采用低K材料形成所述介质材料层。

可选的，所述介质材料层中包括硅，还包括氧或者碳元素的至少一种。

可选的，形成介质材料层的步骤包括：使所述介质材料层的厚度不大于所述接触孔孔径的三分之一。

可选的，在形成掩模层的步骤中，所述掩模层是底部抗反射涂层或者深紫外线吸收氧化物层。

可选的，去除位于接触孔侧壁上部的介质材料层的步骤包括：使去除后剩余的介质材料层沿接触孔侧壁方向的高度至少超过栅极50纳米。。

可选的，去除位于接触孔侧壁上部的介质材料层的步骤包括：采用干法蚀刻去除所述介质材料层。

可选的，所述掩模层是底部抗反射涂层，或者深紫外线吸收氧化物层；去除掩模层的步骤包括：采用含有氮气和氢气的等离子气体去除所述掩模层。

可选的，在去除掩模层的步骤中，采用湿法蚀刻去除所述掩模层，湿法蚀刻的蚀刻剂采用四甲基氢氧化铵。

可选的，在去除接触孔底面的介质材料层的步骤中，采用干法蚀刻去除位于接触孔底面所述介质材料层。

此外，本发明还提供一种接触孔，包括：

衬底，所述衬底上设有不少于一个栅极，栅极露出的衬底中设有源区和漏区；

形成于所述衬底以及栅极上的层间介质层；

形成于所述层间介质层中的接触孔，所述接触孔位于所述栅极之间，并将所述源区或者漏区暴露出；

设于所述接触孔侧壁下部的介质材料层，所述介质材料层沿所述接触孔侧壁的方向覆盖所述栅极；

填充于所述接触孔中的导电插塞。

可选的，所述层间介质层与衬底之间、所述层间介质层与栅极之间还设有接触孔蚀刻停止层。

可选的，所述介质材料层为低K材料层。

可选的，所述介质材料层中包括硅，还包括氧或者碳元素的至少一种。

与现有技术相比，本发明的技术方案具有以下优点：

所述层间介质层中形成位于所述栅极之间的接触孔，以暴露出所述源区或者漏区，在接触孔侧壁的下部还剩余一部分介质材料层，这一部分介质材料层起到隔离了栅极与导电插塞的作用，因此在形成接触孔时可以制作尺寸较大的接触孔，以减小了发生接触孔中的导电插塞断开的几率；同时，由于所述剩余的介质材料层还能增大栅极与导电插塞的间距，因此还可以减小了栅极与导电插塞之间的寄生电容，以优化半导体器件的性能。

进一步，由于在形成所述接触孔时，去除了部分侧墙，从而可以获得较大尺寸的接触孔，进而减小了接触孔中的导电插塞断开的几率。

进一步，采用K值小于3的低K材料作为所述介质材料层，能够进一步减小栅极与导电插塞之间的寄生电容。

进一步，在形成所述接触孔时，形成的接触孔侧壁将所述栅极暴露出意味着进一步增大了所述接触孔的孔径。

附图说明

图1是本发明接触孔的形成方法一实施例的流程示意图。

图2至图8是图1中接触孔在各个步骤的结构示意图。

具体实施方式

由于现有半导体器件的尺寸不断减小，在形成接触孔时发生接触孔断开问题的几率大大增加。而如果为了防止断开而增加接触孔的开口尺寸。则容易导致在接触孔中形成导电插塞后发生栅极与导电插塞短路的现象。

为此，本发明提供一种接触孔的形成方法，在接触孔侧壁的下部形成剩余的介质材料层，所述剩余的介质材料层在沿侧壁方向覆盖所述栅极。这样可以形成较大接触孔，并且由于剩余的介质材料层的绝缘隔离的作用，还能避免栅极与导电插塞之间发生的短路现象。

参考图1，为本发明接触孔的形成方法一实施例的流程示意图，包括以下步骤：

步骤S1，提供衬底，在所述衬底上形成栅极，并在衬底中形成源区以及漏区；

步骤S2，在所述衬底以及栅极上形成层间介质层；

步骤S3，在所述层间介质层中形成接触孔以暴露出所述源区或者漏区；

步骤S4，在所述接触孔的内壁以及底面形成介质材料层；

步骤S5，在形成有所述介质材料层的接触孔中填充底部抗反射涂层（BARC）；

步骤S6，以所述底部抗反射涂层为掩模，去除位于接触孔侧壁上部的介质材料层；

步骤S7，去除所述底部抗反射涂层；

步骤S8，去除位于所述接触孔底面的介质材料层，使剩余的介质材料层均位于所述接触孔侧壁的下部，且所述剩余的介质材料层沿接触孔侧壁的方向覆盖所述栅极；

步骤S9，在所述接触孔中形成导电插塞。

通过上述步骤，接触孔的尺寸可以做得更大，降低接触孔断开的几率；在所述接触孔中形成位于接触孔内壁下部的介质材料层可以避免后续形成的导电插塞与栅极发生短路，并且，在所述接触孔中形成导电插塞后，导电插塞与接触孔旁边的栅极的距离增大，导电插塞与栅极之间的寄生电容减小；同时，采用介质材料层可以进一步减小所述寄生电容。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图2，执行步骤1，提供衬底（图中未示出），在所述衬底上形成栅极110；在本实施例中，所述栅极110为多晶硅栅极，但是，本发明对此不作任何限制。

并在衬底中形成源区以及漏区（图中未示出）。此步骤为本领域常用技术手段，本发明在此不做赘述。

需要说明的是，在本实施例中，在形成所述栅极110时，还在所述栅极110的顶面以及源区、漏区上分别形成有硅化物层112以及113，且栅极110的侧壁还形成有侧墙111。

所述侧墙111采用氮化硅作为材料，但是，本发明对此不作限定。

所述侧墙111、硅化物层112以及113可以采用现有的材料以及形成方法形成。

需要说明的是，所述侧墙111将在后续形成接触孔的步骤中被部分地去除。

继续执行步骤2，在所述衬底以及栅极110上形成层间介质层130。

在本实施例中，所述层间介质层130为二氧化硅介质层，但是本发明对此不作限制。

形成所述层间介质层130也是本领域的现有技术，本发明对层间介质层130的形成方法以及所采用的材料不作任何限制。

在本实施例中，在形成所述层间介质层130之前，还包括以下分步骤：

在所述衬底以及栅极110上覆盖一层接触孔蚀刻停止层（CESL）120，以在后续形成接触孔的步骤中保护所述栅极110不受蚀刻影响。

在本实施例中，所述接触孔蚀刻停止层采用氮化硅作为材料，但是，本发明对此不作限定。

继续参考图2，执行步骤S3，在所述层间介质层130中形成接触孔131以暴露出所述源区或者漏区。

在本实施例中，由于形成所述接触孔131需要去除部分层间介质层、接触孔蚀刻停止层以及栅极110的侧墙，在本实施例中，所述接触孔蚀刻停止层以及栅极110的侧墙均采用氮化硅作为材料，在本实施例中，分两步形成所述接触孔131：

步骤S31，去除部分层间介质层，暴露出所述接触孔蚀刻停止层120；

步骤S32，去除所述的部分接触孔蚀刻停止层120以及栅极110的侧墙。

但是，本发明对如何去除层间介质层、接触孔蚀刻停止层以及栅极110的侧墙以形成所述接触孔131不作限定。

所述接触孔131的尺寸不大于两个栅极110之间的间距，否则将对栅极本身造成损伤。

在本实施例中，所述接触孔131露出所述栅极110的侧壁，以获得较大的尺寸，尽量减小形成于接触孔中的导电插塞断开的几率，同时，较大的接触孔131尺寸可以降低对光刻解析度的要求，得到较好的光刻图形；此外，在蚀刻中，因为接触孔131较小的高宽比，副产物容易被带走，获得较大的工艺窗口（process window）。

参考图3，执行步骤S4，在所述接触孔131的内壁以及底面形成介质材料层140。

此步骤的目的在于，在后续形成导电插塞后（所述导电插塞在步骤S9形成于所述接触孔131中），所述介质材料层140可以对栅极110以及导电插塞起到隔离作用，一方面，介质材料层140可以将栅极110与导电插塞隔离开来以防止发生短路，另一方面，增大栅极110与导电插塞之间的间距，以减小栅极110与导电插塞之间的寄生电容。

在本实施例中，所述介质材料层140采用K值小于3的低K材料，较低的K值能够进一步减小栅极110与导电插塞之间的寄生电容。

在本实施例中，所述低K材料包含硅，还包括氧或者碳元素的至少一种。但是，本发明对此不做限制。

需要说明的是，采用低K材料仅为本实施例中采用的材料，在本发明的其他实施例中，也可以采用其它能够起到隔离作用的材料形成所述介质材料层140。

如果所述介质材料层140的厚度过大，较厚的介质材料层140容易使被覆盖的接触孔131的深宽比变得过大，不利于后续步骤中在所述接触孔131中继续形成底部抗反射涂层。所以，在本实施例中，所述介质材料层140的厚度不大于所述接触孔131孔径的三分之一。

但是本发明对介质材料层140的最小厚度不做限制，所述厚度根据实际需要而定，只要所述介质材料层140能够实现栅极110与后续形成的导电插塞之间的有效绝缘即可。

此外，由于在本实施例中，形成所述接触孔131时将栅极110的侧壁暴露出，也就是说，形成接触孔131的步骤中，将介质材料层140与栅极110之间的侧墙111及接触孔蚀刻停止层120部分去除（或完全去除），在形成所述介质材料层140后，所述介质材料层140与露出部分的栅极110接触。但是，本发明对此不做限制，在本发明的其他实施例中，也可以是仅仅减薄所述侧墙111，这样也能够达到减小寄生电容的目的。

参考图4，执行步骤S5，在形成有所述介质材料层140的接触孔131中填充底部抗反射涂层150。

所述底部抗反射涂层150作为掩模层，其作用在于作为介质材料层140的蚀刻掩模，其原因如下：

本发明旨在保留位于所述接触孔131侧壁底部的介质材料层，而去除接触孔131侧壁上部的介质材料层140以及接触孔131底面的介质材料层140，由于接触孔131侧壁上部的介质材料层140与接触孔131底面的介质材料层140被去除的高度不同，所以需要形成所述底部抗反射涂层150以将介质材料层140的下半部分覆盖，先去除介质材料层140的上半部分，之后再将位于接触孔131底面的介质材料层140露出，进而去除。

需要说明的是，虽然在本实施例中采用有机物的底部抗反射涂层150，以提高光刻中的线宽解析度。但是本发明对此不作限制，在本发明的其他实施例中，所述底部抗反射涂层150可以被替换为其他材料，如还可以采用深紫外线吸收氧化物层（DUO）作为掩模层。

参考图5，执行步骤S6，以所述底部抗反射涂层150为掩模，去除位于接触孔131侧壁上部的介质材料层140。

由于剩余的介质材料层140在后续步骤中还需要进行刻蚀，同时最终保留的介质材料层140沿接触孔131侧壁方向的高度应大于所述栅极110的高度（否则达不到隔离栅极与后续形成的导电插塞的效果）。所以，在本步骤中，去除后剩余的介质材料层140沿接触孔131侧壁方向的高度超过栅极110至少50纳米。

此外，在本实施例中，采用干法蚀刻去除所述介质材料层140。但是本发明对于如何去除所述介质材料层140并不作限制。

参考图6，执行步骤S7，去除所述抗反射材料层150。此步骤的目的在于将剩余的介质材料层140完全露出，以便于在接下来的步骤中去除介质材料层140在接触孔131底部的部分。

在本实施例中，采用含有氮气以及氢气的等离子气体去除所述抗反射材料层150，这种气体能够较好的去除所述抗反射材料层150，同时减小对周围的介质材料层140影响。

但是，本发明对此并不做限制，还可以采用其他方法去除所述抗反射材料层150。比如，在本发明的其他实施例中，还可以采用湿法刻蚀去除所述抗反射材料层150，蚀刻剂可以采用四甲基氢氧化铵（TMAH）。

参考图7，执行步骤S8，去除位于所述接触孔131底面的介质材料层，使剩余的介质材料层140均位于所述接触孔131侧壁的下部，且所述剩余的介质材料层140沿接触孔131侧壁的方向覆盖所述栅极110。

由于在之前的形成接触孔131的步骤中，为了进一步增大接触孔131的尺寸，而使栅极110露出，在本步骤中，剩余的介质材料层140能够在沿所述接触孔131侧壁的方向覆盖所述栅极110，防止在后续形成导电插塞的步骤中，栅极110与所述导电插塞发生短路。

在本实施例中，采用干法蚀刻去除所述介质材料层140。

参考图8，执行步骤S9，在所述接触孔131中形成导电插塞160。

在本实施例中，所述导电插塞160为铝插塞，可以通过电镀或者溅射沉积的方式在所述接触孔131中填充铝材料，以在所述接触孔131中形成铝插塞。

由于栅极110在垂直于接触孔131方向上（在图中即是水平方向）与所述导电插塞160之间间隔有介质材料层140，所述介质材料层140能够增大栅极110与所述导电插塞160之间的间距，从而减小栅极110与所述导电插塞160之间的寄生电容。

同时，介质材料层140为K值小于3的低K材料形成，具有较低的K值的介质材料层140能够进一步减小栅极110与所述导电插塞160之间的寄生电容。

形成所述导电插塞160的方法导电插塞160的材料为本领域的现有技术，本发明在此不作赘述。

请继续参考图8，本发明还提供一种接触孔，包括：

衬底（图中未示出），所述衬底上设有不少于一个栅极110，衬底中设有源区和漏区（图中未示出）；

形成于所述衬底以及栅极上的层间介质层130；

形成于所述层间介质层130中的接触孔131，所述接触孔131位于所述栅极110之间，并将所述源区或者漏区暴露出；

设于所述接触孔131侧壁下部的介质材料层140，所述介质材料层140在沿所述接触孔131侧壁的方向覆盖所述栅极110。

填充于所述接触孔131中的导电插塞160。

由于所述140介质材料层还能增大栅极110与导电插塞160的间距，因此还可以减小了栅极110与导电插塞160之间的寄生电容，以优化半导体器件的性能。

在本实施例中，由于所述接触孔131的底部设有介质材料层140，在接触孔131中填充所述导电插塞160后，所述导电插塞160的形状为上大下小的倒“凸”形结构（参考图8）.

在本实施例中，所述栅极110远离所述导电插塞160的一侧侧壁上还设有侧墙，所述栅极110靠近所述导电插塞160一侧的侧壁至少部分地与所述介质材料层140直接接触，也就是说，接触孔131可以是尺寸较大的接触孔，减小了导电插塞160断开的几率。

此外，栅极110的顶面以及源区、漏区的表面分别设有硅化物层112以及113。所述硅化物层112以及113用于减小源区、漏区与所述导电插塞160之间的连接电阻。

此外，所述层间介质层130与衬底之间、所述层间介质层130与栅极110之间还设有接触孔蚀刻停止层120。

在本实施例中，所述介质材料层140为K值小于3的低K材料层，例如：所述低K材料层中包含硅，还包括氧或者碳元素的至少一种。采用低K材料层作为介质材料层140能进一步减小栅极110与导电插塞160之间寄生电容。

在本实施例中，所述介质材料层140沿接触孔侧壁方向的高度至少超过栅极50纳米，这样能够有效隔离所述栅极110以及所述导电插塞160。

需要说明的是，本发明所述的接触孔可以但不限于由本发明提供的接触孔的形成方法得到。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种接触孔的形成方法，其特征在于，包括：

提供衬底；

在所述衬底上形成栅极；

在栅极之间的衬底中形成源区以及漏区；

在所述衬底以及栅极上形成层间介质层；

在所述层间介质层中形成位于所述栅极之间的接触孔，以暴露出所述源区或者漏区；

在所述接触孔的内壁以及底面形成介质材料层；

在形成有所述介质材料层的接触孔中填充掩模层；

以所述掩模层为掩模，去除位于接触孔侧壁上部的介质材料层；

去除所述掩模层；

去除位于所述接触孔底面的介质材料层，使剩余的介质材料层均位于所述接触孔侧壁的下部，且所述剩余的介质材料层沿接触孔侧壁的方向覆盖所述栅极；

在所述接触孔中形成导电插塞；

其中，在形成栅极的步骤之后，形成源区以及漏区之前，还包括：在所述栅极的侧壁分别形成侧墙；在形成接触孔的步骤中，靠近所述接触孔的侧墙被去除或部分去除。

2.如权利要求1所述的形成方法，其特征在于，在形成层间介质层的步骤之前，还包括在栅极、源区、漏区以及衬底上覆盖接触孔蚀刻停止层。

3.如权利要求1所述的形成方法，其特征在于，形成接触孔的步骤包括，使所述接触孔露出所述栅极的侧壁。

4.如权利要求1所述的形成方法，其特征在于，形成介质材料层的步骤包括，采用低K材料形成所述介质材料层。

5.如权利要求1或4所述的形成方法，其特征在于，所述介质材料层中包括硅，还包括氧或者碳元素的至少一种。

6.如权利要求1所述的形成方法，其特征在于，形成介质材料层的步骤包括：使所述介质材料层的厚度不大于所述接触孔孔径的三分之一。

7.如权利要求1所述的形成方法，其特征在于，在形成掩模层的步骤中，所述掩模层是底部抗反射涂层或者深紫外线吸收氧化物层。

8.如权利要求1所述的形成方法，其特征在于，去除位于接触孔侧壁上部的介质材料层的步骤包括：使去除后剩余的介质材料层沿接触孔侧壁方向的高度至少超过栅极50纳米。

9.如权利要求1所述的形成方法，其特征在于，去除位于接触孔侧壁上部的介质材料层的步骤包括：采用干法蚀刻去除所述介质材料层。

10.如权利要求1所述的形成方法，其特征在于，所述掩模层是底部抗反射涂层，或者深紫外线吸收氧化物层；去除掩模层的步骤包括：采用含有氮气和氢气的等离子气体去除所述掩模层。

11.如权利要求1所述的形成方法，其特征在于，在去除掩模层的步骤中，采用湿法蚀刻去除所述掩模层，湿法蚀刻的蚀刻剂采用四甲基氢氧化铵。

12.如权利要求1所述的形成方法，其特征在于，在去除接触孔底面的介质材料层的步骤中，采用干法蚀刻去除位于接触孔底面所述介质材料层。

13.一种接触孔，其特征在于，包括：

衬底，所述衬底上设有不少于一个栅极，栅极露出的衬底中设有源区和漏区；

形成于所述衬底以及栅极上的层间介质层；

形成于所述层间介质层中的接触孔，所述接触孔位于所述栅极之间，并将所述源区或者漏区暴露出；

设于所述接触孔侧壁下部的介质材料层，所述介质材料层沿接触孔侧壁的方向覆盖所述栅极；

填充于所述接触孔中的导电插塞；

其中，在形成栅极的步骤之后，形成源区以及漏区之前，在所述栅极的侧壁分别形成侧墙；在形成接触孔的步骤中，靠近所述接触孔的侧墙被去除或部分去除。

14.如权利要求13所述的接触孔，其特征在于，所述层间介质层与衬底之间、所述层间介质层与栅极之间还设有接触孔蚀刻停止层。

15.如权利要求13所述的接触孔，其特征在于，所述介质材料层为低K材料层。

16.如权利要求13所述的接触孔，其特征在于，所述介质材料层中包括硅，还包括氧或者碳元素的至少一种。