CN104679682A - 基于高速dsp的通信板 - Google Patents
基于高速dsp的通信板 Download PDFInfo
- Publication number
- CN104679682A CN104679682A CN201510118861.4A CN201510118861A CN104679682A CN 104679682 A CN104679682 A CN 104679682A CN 201510118861 A CN201510118861 A CN 201510118861A CN 104679682 A CN104679682 A CN 104679682A
- Authority
- CN
- China
- Prior art keywords
- chip
- speed dsp
- speed
- data
- communication board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 50
- 238000012544 monitoring process Methods 0.000 claims abstract description 11
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 3
- 230000006855 networking Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 12
- 238000012545 processing Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明为了在确保传输路径畅通的前提下实现高速数据传输，提供了一种基于高速DSP的通信板，包括：高速DSP芯片、电源芯片、存储芯片、通信芯片，所述高速DSP芯片和存储芯片均为多片，其中，所述各片高速DSP芯片中的至少一些以分时复用的方式对数据进行编码，并将编码后的数据轮流存储到多片存储芯片中的至少几个中，所述各片高速DSP芯片中的另一些的至少一部分用于监控网路负荷，且剩余的高速DSP芯片用于作为上述编码用的或上述监控用的DSP芯片的备用芯片。本发明采用分时复用的原理，对数据进行瀑布式处理，提高了数据在通信之前被编码的效率；能够根据网络的负荷情况确定通信的目标，从而降低了高速数据传输过程中可能经常遇到的网络阻塞的发生概率。
Description
技术领域
本发明涉及高速数据通信领域，更具体地，涉及一种基于高速DSP的通信板。
背景技术
现代通讯发展中，各式各样的数据通讯已经占据了重要地位；随着数据信号的成熟发展和大数据量处理需求的增加，对DSP技术的依赖性也越来越高。
在分布式***中，分布式监控节点的设备在监测到数据以后，需要把数据传输到远程的服务监控终端(例如，工作站)进行进一步的分析。然而，如果各个节点中的至少一些所监测的数据量较大时，将会对分布式网络的数据传输带来极大的负荷。为了不对分布式数据传输造成阻塞，就需要设计出能够高速传输数据的通信板。
申请号为201010590964.8的中国发明专利公开一种FPGA通过DDR2接口与DSP通信的方法及装置。在此方法中，根据DDR2控制器的读写操作，从而通过DDR2接口代替原来的高速串行总线接口，实现FPGA与DSP的通信，降低数据传输实现成本。
申请号为201210401211.7的中国发明专利公开了一种基于乒乓机制的FPGA与DSP数据传输***，包括双通道切换开关、FPGA、DSP和两存储器，通过FPGA控制双通道切换开关的开关状态，实现数据的交替存储和读取，节省等待时间，提高数据传输效率。
申请号为201210334228.4的中国实用新型专利公开了一种基于DSP和FPGA的高速数据采集处理***，在该***中，通过FPGA内部构建双口RAM，再由DSP通过DMA的方式读取数据，实现数据的高速传输。
然而上述现有技术均采用不同类型的处理芯片，对时序的控制也较为复杂，而且即使提高了处理速度也可能因网络阻塞而导致数据传输效率下降。
发明内容
本发明为了在确保传输路径畅通的前提下实现高速数据传输，提供了一种基于高速DSP的通信板，包括：高速DSP芯片、电源芯片、存储芯片、通信芯片，所述高速DSP芯片和存储芯片均为多片，其中，所述各片高速DSP芯片中的至少一些以分时复用的方式对数据进行编码，并将编码后的数据轮流存储到多片存储芯片中的至少几个中，所述各片高速DSP芯片中的另一些的至少一部分用于监控网路负荷，且剩余的高速DSP芯片用于作为上述编码用的或上述监控用的DSP芯片的备用芯片。
进一步地，所述电源芯片采用4相模组电源。
进一步地，所述DSP芯片与所述存储芯片的数量相同。
进一步地，所述通信芯片为基于4G网络的通信芯片。
进一步地，所述存储芯片为flash芯片。
进一步地，所述高速DSP芯片采用TI公司的TMS320F2812芯片。
进一步地，所述基于高速DSP的通信板还包括定时刷新模块，用于刷新所述存储芯片。
进一步地，所述编码包括压缩。
本发明的有益效果是：采用分时复用的原理，对数据进行瀑布式处理，提高了数据在通信之前被编码的效率；另一方面，能够根据网络的负荷情况确定通信的目标，从而降低了高速数据传输过程中可能经常遇到的网络阻塞的发生概率。
附图说明
图1示出了电源芯片的电路原理图。
图2示出了4片TMS320F2812芯片和4片flash芯片的数据信号连接示意图。
具体实施方式
根据本发明的一个实施例，基于高速DSP的通信板包括4片高速DSP芯片、1片电源芯片、4片存储芯片，以及1片通信芯片。图1示出了电源芯片的电路原理图，其中，电源芯片包括一个多相PWM控制芯片，8位的VID信号被输送给多相PWM控制芯片作为产生输出给高速DSP芯片的Vcore电压的基准。多相PWM控制芯片产生四路脉宽可调的方波，每相错开90度相位，送到四相的MOSFET驱动芯片去。驱动芯片受到方波的控制，以一定的间隔向上桥和下桥MOS管的栅极轮流送去方波，在一个周期的一定时间里上桥导通，另一段时间里下桥导通，电流分别经过上桥和下桥流过扼流圈，四相的电流合在一起，由滤波电容平滑就得到了输出的Vcore。当负载变化或者输出电压有偏差时，多相PWM控制芯片将监测到变化，相应地调整PWM方波信号的脉宽占空比，输出电压就受调节回到预定值。这样的电源芯片能够为本发明的高速处理提供稳定的电压，有助于维护工作器件的稳定性。
图2示出了4片TMS320F2812芯片和4片flash芯片的数据信号连接示意图。高速DSP芯片1和高速DSP芯片2为对数据进行编码的高速DSP芯片；高速DSP芯片1分别连接flash芯片1、flash芯片2和flash芯片3，高速DSP芯片2分别连接flash芯片1、flash芯片3和flash芯片4。高速DSP芯片3为监控通信芯片的负荷的高速DSP芯片，且分别连接flash芯片1、flash芯片2和flash芯片3。高速DSP芯片4为向高速DSP芯片1-3提供冗余的高速DSP芯片，且分别连接flash芯片2和flash芯片4。
下面通过举例的方式详细说明本发明的上述分时复用的原理。多路复用器MUX根据计时器(未示出)的PWM时序控制4片高速DSP芯片的开启时序。该计时器输出的PWM时序的周期为TMS320F2812芯片的工作周期(根据其核心频率计算)的1/6。例如，PWM时序的周期为6T，则在0-1T期间，首先，MUX选通高速DSP芯片1，使该高速DSP芯片1处理0-1T期间输入到该通信板的数据，即，对输入的数据进行编码。在该DSP芯片1已经读取了此时间内输入的数据以后且尚处于其工作周期中时，一旦到达1T，则MUX选通高速DSP芯片3，使高速DSP芯片3在1T-2T期间监测通信芯片的负荷，即监测该通信芯片向哪些目标地址发送了数据，并获得其发送数据所采用的多个线程的工作状态。一旦到达2T，MUX就选通高速DSP芯片2，使得在2T-3T期间，使该高速DSP芯片2处理1T-3T期间输入到该通信板的数据，即，对输入的数据进行编码。一旦到达3T，MUX则选通高速DSP芯片4，使得在3T-4T期间，使该高速DSP芯片4处理3T-4T期间输入到该通信板的数据，即，对输入的数据进行编码。一旦到达4T，则MUX选通高速DSP芯片3，使高速DSP芯片3在4T-5T期间监测通信芯片的负荷，即监测该通信芯片向哪些目标地址发送了数据，并获得其发送数据所采用的多个线程的工作状态。一旦到达5T，MUX就选通高速DSP芯片2，使得在5T-6T期间，使该高速DSP芯片2处理4T-6T期间输入到该通信板的数据，即，对输入的数据进行编码。
经过上述6T这样的一个分时复用周期，每个高速DSP芯片都不会工作在超负荷状态，并且当上述分时复用周期多次重复，以处理被输入到该通信板的一组数据以后，各个高速DSP芯片的缓存都不会因数据量过大而出现处理器占用率过高、温度过热、整体数据编码能力下降的问题，从而提高了数据编码的速度和效率。
上述通信芯片的多个线程的工作状态将被保存到其他的存储单元(未示出)，例如SDRAM中。在处理完所述被输入到该通信板的一组数据以后，高速DSP芯片4，即为其他高速DSP芯片提供冗余和支援的芯片，将对SDRAM中存储的多组工作状态进行统计，查找其中超出阈值而仍然没有处理完的数据，将该组数据进行重新发送，并且如果有空余线程或距离目前时间最近的工作状态表明线程尚有被新开辟的可能，则可以利用该空余线程或新开辟一个传输线程，控制通信芯片进行该组被输入到该通信板的且刚被编码结束的一组数据的发送。
本领域技术人员清楚的是，根据本发明的其他实施例，所述的高速DSP芯片也可以互不相同或部分地相同。
优选地，所述基于高速DSP的通信板还包括定时刷新模块，用于刷新所述存储芯片。在上述示例性描述中，未示出该存储芯片，但本领域技术人员应当清楚的是，该刷新模块是不需要付出创造性劳动就能够得到的。
本发明中，所述编码包括压缩以及按照其他要求进行的格式转换，例如：进行H.264编码等。
以上应用具体个例对本发明的原理及实施方式进行了阐述，应该理解，以上实施方式只是用于帮助理解本发明，而不应理解为对本发明的限制。对于本领域的一般技术人员，依据本发明的思想，可以对上述具体实施方式进行变化。
Claims (8)
1.一种基于高速DSP的通信板，包括：高速DSP芯片、电源芯片、存储芯片、通信芯片，其特征在于，所述高速DSP芯片和存储芯片均为多片，其中，所述各片高速DSP芯片中的至少一些以分时复用的方式对数据进行编码，并将编码后的数据轮流存储到多片存储芯片中的至少几个中，所述各片高速DSP芯片中的另一些的至少一部分用于监控网路负荷，且剩余的高速DSP芯片用于作为上述编码用的或上述监控用的DSP芯片的备用芯片。
2.根据权利要求1的基于高速DSP的通信板，其特征在于，所述电源芯片采用4相模组电源。
3.根据权利要求1的基于高速DSP的通信板，其特征在于，所述DSP芯片与所述存储芯片的数量相同。
4.根据权利要求1的基于高速DSP的通信板，其特征在于，所述通信芯片为基于4G网络的通信芯片。
5.根据权利要求1的基于高速DSP的通信板，其特征在于，所述存储芯片为flash芯片。
6.根据权利要求1的基于高速DSP的通信板，其特征在于，所述高速DSP芯片采用TI公司的TMS320F2812芯片。
7.根据权利要求1的基于高速DSP的通信板，其特征在于，所述基于高速DSP的通信板还包括定时刷新模块，用于刷新所述存储芯片。
8.根据权利要求1的基于高速DSP的通信板，其特征在于，所述编码包括压缩。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510118861.4A CN104679682B (zh) | 2015-03-18 | 2015-03-18 | 基于高速dsp的通信板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510118861.4A CN104679682B (zh) | 2015-03-18 | 2015-03-18 | 基于高速dsp的通信板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104679682A true CN104679682A (zh) | 2015-06-03 |
| CN104679682B CN104679682B (zh) | 2017-12-01 |
Family
ID=53314757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510118861.4A Active CN104679682B (zh) | 2015-03-18 | 2015-03-18 | 基于高速dsp的通信板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104679682B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020080898A1 (en) * | 2000-07-21 | 2002-06-27 | Broadcom Incorporated | Methods and systems for DSP-based receivers |
| US7028118B2 (en) * | 2001-12-12 | 2006-04-11 | Texas Instruments Incorporated | Multi-channel buffered serial port debugging |
| US8375395B2 (en) * | 2008-01-03 | 2013-02-12 | L3 Communications Integrated Systems, L.P. | Switch-based parallel distributed cache architecture for memory access on reconfigurable computing platforms |
| CN103597461A (zh) * | 2011-09-30 | 2014-02-19 | 株式会社日立制作所 | 非易失性半导体存储*** |
| CN103744754A (zh) * | 2014-01-26 | 2014-04-23 | 上海交通大学 | 一种抗辐射加固并行星载计算机***及其使用方法 |
-
2015
- 2015-03-18 CN CN201510118861.4A patent/CN104679682B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020080898A1 (en) * | 2000-07-21 | 2002-06-27 | Broadcom Incorporated | Methods and systems for DSP-based receivers |
| US7028118B2 (en) * | 2001-12-12 | 2006-04-11 | Texas Instruments Incorporated | Multi-channel buffered serial port debugging |
| US8375395B2 (en) * | 2008-01-03 | 2013-02-12 | L3 Communications Integrated Systems, L.P. | Switch-based parallel distributed cache architecture for memory access on reconfigurable computing platforms |
| CN103597461A (zh) * | 2011-09-30 | 2014-02-19 | 株式会社日立制作所 | 非易失性半导体存储*** |
| CN103744754A (zh) * | 2014-01-26 | 2014-04-23 | 上海交通大学 | 一种抗辐射加固并行星载计算机***及其使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104679682B (zh) | 2017-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11093013B2 (en) | Power over ethernet (PoE) power management | |
| CN103066836B (zh) | 开关电源电路及其控制方法 | |
| CN101521454B (zh) | 并联均流的实现方法和电源装置 | |
| CN104850210B (zh) | 一种电源门控电路 | |
| CN104319878B (zh) | 一种芯片化数字化继电保护*** | |
| CN103606945A (zh) | 一种多端柔性直流输电***的控制***及其控制方法 | |
| CN102593859A (zh) | 一种基于mmc的三相upqc拓扑电路 | |
| CN203707280U (zh) | 一种带冗余通信网络的蓄电池管理*** | |
| CN104883221A (zh) | 一种用于多个功率单元的测试***及其测试方法 | |
| CN108281982A (zh) | 电量传输电路以及电动汽车充电*** | |
| CN101465810A (zh) | 一种芯片能耗控制的方法、装置和*** | |
| CN107734404B (zh) | 基于fpga的波分设备电层保护实现***及方法 | |
| CN103067201A (zh) | 一种多协议通讯管理机 | |
| CN101795108B (zh) | 巨型机组励磁控制*** | |
| CN201750435U (zh) | 数字化变电站内goose和sv共网的过程层网络结构 | |
| CN103427484A (zh) | 一种集中式的地区电网备自投控制方法 | |
| CN104767598A (zh) | 一种用于储能电站现场设备之间的数据传输***及其方法 | |
| CN202548627U (zh) | 一种电能质量调节装置的EtherCAT网络控制单元 | |
| CN102508541A (zh) | 一种可以实现smartrack节能的方法 | |
| CN104679682A (zh) | 基于高速dsp的通信板 | |
| CN105357715A (zh) | 一种实现车联网拥塞控制的智能车载终端 | |
| CN102545899B (zh) | 模拟和数字电源模块混插电源***的均流控制方法 | |
| CN103715699A (zh) | 一种低压配网线路无功补偿装置及补偿方法 | |
| CN208850084U (zh) | 一种通信设备 | |
| CN101552930A (zh) | MicroTCA的供电***及管理电源的传输方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240201 Address after: 215000 700 Jingwang Road, Kunshan Development Zone, Suzhou City, Jiangsu Province Patentee after: KUNSHAN JIUHUA ELECTRONIC EQUIPMENT FACTORY Country or region after: China Address before: No. 1606, Chuangye building, No. 1800, middle section of Yizhou Avenue, high tech Zone, Chengdu, Sichuan 610041 Patentee before: SICHUAN TALENT TECHNOLOGY CO.,LTD. Country or region before: China |