CN104678815A - Fpga芯片的接口结构及配置方法 - Google Patents

Fpga芯片的接口结构及配置方法 Download PDF

Info

Publication number
CN104678815A
CN104678815A CN201310613129.5A CN201310613129A CN104678815A CN 104678815 A CN104678815 A CN 104678815A CN 201310613129 A CN201310613129 A CN 201310613129A CN 104678815 A CN104678815 A CN 104678815A
Authority
CN
China
Prior art keywords
configurable logic
logic cell
output unit
input
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310613129.5A
Other languages
English (en)
Other versions
CN104678815B (zh
Inventor
虞健
蒋中华
吴鑫
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Capital Microelectronics Beijing Technology Co Ltd
Original Assignee
Capital Microelectronics Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Capital Microelectronics Beijing Technology Co Ltd filed Critical Capital Microelectronics Beijing Technology Co Ltd
Priority to CN201310613129.5A priority Critical patent/CN104678815B/zh
Publication of CN104678815A publication Critical patent/CN104678815A/zh
Application granted granted Critical
Publication of CN104678815B publication Critical patent/CN104678815B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种FPGA芯片的接口结构及配置方法，所述结构包括：输入输出单元、连接线和第一可配置逻辑单元；输入输出单元用于接收外部发送的芯片配置信息；第一可配置逻辑单元，通过所述连接线与所述输入输出单元相连接；并且，根据所述输入输出单元接收的芯片配置信息，在与所述输入输出单元相连接的多个连接线中长度最短的连接线连接的第一可配置逻辑单元中配置寄存器。

Description

FPGA芯片的接口结构及配置方法
技术领域
本发明涉及现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）的芯片配置结构技术领域，特别是FPGA芯片的接口结构及配置方法。
背景技术
FPGA是一种具有丰富硬件资源、强大并行处理能力和灵活可重配置能力的逻辑器件。这些特征使得FPGA在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。
在传统的FPGA芯片中，快速输入输出FastIO接口单元中的寄存器都是配置在输入输出单元内部的，因此输入输出单元的面积会比较大，导致在FPGA芯片中，因为面积的限制，使得输入输出单元的数量受到了限制。同时，较大输入输出单元面积也不利于芯片的小尺寸化。
发明内容
本发明的目的是针对现有技术的缺陷，提供了一种基于应用存储器的FPGA芯片的接口结构及配置方法，通过在芯片内部的第一可配置逻辑单元中配置与输入输出单元相对应的寄存器，不会扩大输入输出单元所占用的芯片面积，从而实现了由输出输出单元、连接线和第一可配置逻辑单元中的寄存器组成FastIO接口，在实现FastIO功能的同时减小了输入输出单元的面积。并且通过输出输出单元与相应的第一可配置逻辑单元之间的连接线最短，可以保证传输信号的延时满足***要求。
在第一方面，本发明实施例提供了一种FPGA芯片的接口结构，包括：
输入输出单元，用于接收外部发送的芯片配置信息；
连接线；
第一可配置逻辑单元，通过所述连接线与所述输入输出单元相连接；并且，根据所述输入输出单元接收的芯片配置信息，在与所述输入输出单元相连接的多个连接线中长度最短的连接线连接的第一可配置逻辑单元中配置寄存器。
优选的，当在与所述输入输出单元相连接的多个连接线中长度最短的连接线连接的第一可配置逻辑单元中配置的寄存器数量达到可配置数量阈值时，则根据所述输入输出单元接收到的芯片配置信息，在与所述输入输出单元相连接的多个连接线中长度次短的连接线连接的第一可配置逻辑单元中配置寄存器。
优选的，所述芯片配置信息中包括时钟线网和使能信号，在一个第一可配置逻辑单元中的多个寄存器具有相同的时钟线网和使能信号。
优选的，所述FPGA芯片包括多个第二可配置逻辑单元；
当所述FPGA芯片工作时，所述第一可配置逻辑单元中的寄存器接收并存储外部电路发送的逻辑信号，并根据外部电路发送的时钟信号将所述逻辑信号发送给相应的第二可配置逻辑单元。
在第二方面，本发明实施例提供了一种FPGA芯片的接口结构配置方法，所述方法包括:
接收芯片配置信息；
在全部第一可配置逻辑单元中，查找与输入输出单元之间的连接线最短的第一可配置逻辑单元；
根据所述芯片配置信息，在所述与输入输出单元之间的连接线最短的第一可配置逻辑单元中，配置寄存器。
优选的，当在与所述输入输出单元相连接的多个连接线中长度最短的连接线连接的第一可配置逻辑单元中配置的寄存器数量达到可配置数量阈值时，则根据所述芯片配置信息，在与所述输入输出单元相连接的多个连接线中长度次短的连接线连接的第一可配置逻辑单元中配置寄存器。
优选的，所述芯片配置信息中包括时钟线网和使能信号，在一个第一可配置逻辑单元中的多个寄存器具有相同的时钟线网和使能信号。
优选的，所述FPGA芯片包括多个第二可配置逻辑单元；
当所述FPGA芯片工作时，所述第一可配置逻辑单元中的寄存器接收并存储外部电路发送的逻辑信号，并根据外部电路发送的时钟信号将所述逻辑信号发送给相应的第二可配置逻辑单元。
本发明实施例提供的FPGA芯片的接口结构及配置方法，通过在与输入输出单元连线最短的第一可配置逻辑单元中配置寄存器，从而最小化了输入输出单元所占用的芯片面积，并且能够保证在FPGA芯片工作中，输入输出单元的信号通过最短连线传送至相应的寄存器中，使得信号延时最小，满足芯片工作的时序要求。
附图说明
图1为本发明实施例提供的FPGA芯片的接口结构的示意图；
图2为本发明实施例提供的FPGA芯片的接口结构配置方法流程图。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明实施例提供的FPGA芯片的接口结构的示意图。如图所示，FPGA芯片的接口结构包括：输入输出（IO）单元1、连接线2和第一可配置逻辑单元3。
输入输出单元1，与外部的芯片或者电路相连接，用于接收外部发送的芯片配置信息；其中，芯片配置信息是用于对FPGA芯片内部的各个逻辑单元进行配置的信息。
连接线2，用于连接输入输出单元1与FPGA芯片内部的各个单元，其中包括第一可配置逻辑单元3或者第二可配置逻辑单元4；此外，在FPGA芯片内部的各单元之间，也通过多根连接线2相互连接。
其中，图中所示的连接线2，仅为示意输入输出单元1与第一可配置逻辑单元3以及FPGA芯片内部的各单元之间的连接关系，并非实际的连接线走线。本领域技术人员很容易理解这一点。
第一可配置逻辑单元3，通过所述连接线2与所述输入输出单元1相连接；并且，根据所述输入输出单元1接收的芯片配置信息，在与所述输入输出单元相1连接的多个连接线2中长度最短的连接线2连接的第一可配置逻辑单元3中配置寄存器31。
具体的，每个第一可配置逻辑单元3中可能被配置多个寄存器31。也就是说，当一个输入输出单元1到某一个第一可配置逻辑单元3的连接线2距离为最短，并且另一个输入输出单元1到同一个第一可配置逻辑单元3的连接线2距离也为最短时，则他们可能根据各自接收到的芯片配置信息在同一个第一可配置逻辑单元中配置两个寄存器。
芯片配置信息中包括时钟线网和使能信号，在同一个第一可配置逻辑单元3中配置多个寄存器31需要满足的条件为：在同一个第一可配置逻辑单元3中的多个寄存器31具有相同的时钟线网和使能信号。
当在与所述输入输出单元相1连接的多个连接线2中长度最短的连接线2连接的第一可配置逻辑单元3中配置的寄存器31数量达到可配置数量阈值时，则根据所述输入输出单元1接收到的芯片配置信息，在与所述输入输出单元1相连接的多个连接线2中长度次短的连接线连接2的第一可配置逻辑单元3中配置寄存器31。优选的，在同一个第一可配置逻辑单元3中配置的寄存器31的数量不超过8个。
此外，FPGA芯片还包括第二可配置逻辑单元4。输入输出单元1接收的芯片配置信息可以将第二可配置逻辑单元4配置为相应功能的逻辑器件。
当FPGA芯片在配置完成后，进入工作状态时，外部电路发送的逻辑信号经输入输出单元传送至相应的第一可配置逻辑单元3中的寄存器31进行存储，并且，该存储器31根据外部电路发送的时钟信号将所述逻辑信号发送给相应的第二可配置逻辑单元4。
在一个具体的例子中，给出了一组利用本发明实施例一提供的FPGA芯片的接口结构与在传统FastIO接口中的数据传输的延时对比。
//本发明实施例一提供的FPGA芯片的接口结构
//传统FastIO接口
由上述数据对比可以看出，在本发明实施例一提供的FPGA芯片的接口结构中，数据传输的总延时为4.378ns，传统FastIO接口中数据传输的总延时为4.565ns，二者相比仅仅增加了0.187ns。因此本发明实施例一提供的FPGA芯片的接口结构完全可以满足芯片工作的时序要求。
在另一个具体的例子中，给出了另一组利用本发明实施例一提供的FPGA芯片的接口结构与在传统FastIO接口中的数据传输的延时对比。
//本发明实施例一提供的FPGA芯片的接口结构
//传统FastIO接口
由上述数据对比可以看出，在本发明实施例一提供的FPGA芯片的接口结构中，数据传输的总延时为4.378ns，传统FastIO接口中数据传输的总延时为4.561ns，二者相比仅仅增加了0.187ns。因此本发明实施例一提供的FPGA芯片的接口结构完全可以满足芯片工作的时序要求。
本发明实施例提供的FPGA芯片的接口结构，通过在芯片内部的第一可配置逻辑单元中配置与输入输出单元相对应的寄存器，从而实现了由输出输出单元、连接线、寄存器组成的FastIO配置，在实现FastIO功能的同时减小了输入输出单元的面积。并且通过满足输出输出单元与相应的第一可配置逻辑单元之间的连接线最短，能够保证在FPGA芯片工作中，输入输出单元的信号通过最短连线传送至相应的寄存器中，使得信号延时最小，满足芯片工作的时序要求。
相应的，本发明实施例还提供了一种方法，用以实现对上述实施例中提供的FPGA芯片的接口结构进行配置。如图2所示，所述方法包括以下步骤：
步骤201，接收芯片配置信息；
步骤202，在全部第一可配置逻辑单元中，查找与输入输出单元之间的连接线最短的第一可配置逻辑单元；
步骤203，判断与所述输入输出单元相连接的多个连接线中长度最短的连接线连接的第一可配置逻辑单元中配置的寄存器数量是否达到可配置数量阈值；
如果未达到可配置数量阈值，则执行步骤204。
步骤204，根据所述芯片配置信息，在所述与输入输出单元之间的连接线最短的第一可配置逻辑单元中，配置寄存器。
具体的，每个第一可配置逻辑单元中可能被配置多个寄存器。也就是说，当一个输入输出单元到某一个第一可配置逻辑单元的连接线距离为最短，并且另一个输入输出单元到同一个第一可配置逻辑单元的连接线距离也为最短时，则他们可能根据各自接收到的芯片配置信息在同一个第一可配置逻辑单元中配置两个寄存器。
芯片配置信息中包括时钟线网和使能信号，在同一个第一可配置逻辑单元中配置多个寄存器需要满足的条件为：在同一个第一可配置逻辑单元中的多个寄存器具有相同的时钟线网和使能信号。
此外，当在与所述输入输出单元相连接的多个连接线中长度最短的连接线连接的第一可配置逻辑单元中配置的寄存器数量达到可配置数量阈值时，所述方法还包括：
步骤205，根据所述芯片配置信息，在与所述输入输出单元相连接的多个连接线中长度次短的连接线连接的第一可配置逻辑单元中配置寄存器。
优选的，在同一个第一可配置逻辑单元中配置的寄存器的数量不超过8个。
FPGA芯片中包括多个第二可配置逻辑单元。输入输出单元接收的芯片配置信息可以将第二可配置逻辑单元配置为相应功能的逻辑器件。
当所述FPGA芯片工作时，所述第一可配置逻辑单元中的寄存器接收并存储外部电路发送的逻辑信号，并根据外部电路发送的时钟信号将所述逻辑信号发送给相应的第二可配置逻辑单元，以使FPGA芯片执行相应的应用。
本发明实施例提供的FPGA芯片的接口结构配置方法，能够根据接收到的芯片配置信息，将FPGA芯片的接口结构配置为由输入输出单元、连接线和第一可配置逻辑单元中的寄存器组成的FastIO接口，在实现FastIO功能的同时减小了输入输出单元的面积，并且通过在与输入输出单元连线最短的第一可配置逻辑单元中配置寄存器，能够保证在FPGA芯片工作中，输入输出单元的信号通过最短连线传送至相应的寄存器中，使得信号延时最小，满足芯片工作的时序要求。
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种FPGA芯片的接口结构，其特征在于，所述结构包括：
输入输出单元，用于接收外部发送的芯片配置信息；
连接线；
第一可配置逻辑单元，通过所述连接线与所述输入输出单元相连接；并且，根据所述输入输出单元接收的芯片配置信息，在与所述输入输出单元相连接的多个连接线中长度最短的连接线连接的第一可配置逻辑单元中配置寄存器。
2.根据权利要求1所述的结构，其特征在于，当在与所述输入输出单元相连接的多个连接线中长度最短的连接线连接的第一可配置逻辑单元中配置的寄存器数量达到可配置数量阈值时，则根据所述输入输出单元接收到的芯片配置信息，在与所述输入输出单元相连接的多个连接线中长度次短的连接线连接的第一可配置逻辑单元中配置寄存器。
3.根据权利要求1所述的结构，其特征在于，所述芯片配置信息中包括时钟线网和使能信号，在一个第一可配置逻辑单元中的多个寄存器具有相同的时钟线网和使能信号。
4.根据权利要求1所述的结构，其特征在于，所述FPGA芯片包括多个第二可配置逻辑单元；
当所述FPGA芯片工作时，所述第一可配置逻辑单元中的寄存器接收并存储外部电路发送的逻辑信号，并根据外部电路发送的时钟信号将所述逻辑信号发送给相应的第二可配置逻辑单元。
5.一种FPGA芯片的接口结构配置方法，其特征在于，所述方法包括:
接收芯片配置信息；
在全部第一可配置逻辑单元中，查找与输入输出单元之间的连接线最短的第一可配置逻辑单元；
根据所述芯片配置信息，在所述与输入输出单元之间的连接线最短的第一可配置逻辑单元中，配置寄存器。
6.根据权利要求5所述的方法，其特征在于，当在与所述输入输出单元相连接的多个连接线中长度最短的连接线连接的第一可配置逻辑单元中配置的寄存器数量达到可配置数量阈值时，则根据所述芯片配置信息，在与所述输入输出单元相连接的多个连接线中长度次短的连接线连接的第一可配置逻辑单元中配置寄存器。
7.根据权利要求5所述的方法，其特征在于，所述芯片配置信息中包括时钟线网和使能信号，在一个第一可配置逻辑单元中的多个寄存器具有相同的时钟线网和使能信号。
8.根据权利要求5所述的方法，其特征在于，所述FPGA芯片包括多个第二可配置逻辑单元；
当所述FPGA芯片工作时，所述第一可配置逻辑单元中的寄存器接收并存储外部电路发送的逻辑信号，并根据外部电路发送的时钟信号将所述逻辑信号发送给相应的第二可配置逻辑单元。
CN201310613129.5A 2013-11-27 2013-11-27 Fpga芯片的接口结构及配置方法 Active CN104678815B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310613129.5A CN104678815B (zh) 2013-11-27 2013-11-27 Fpga芯片的接口结构及配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310613129.5A CN104678815B (zh) 2013-11-27 2013-11-27 Fpga芯片的接口结构及配置方法

Publications (2)

Publication Number Publication Date
CN104678815A true CN104678815A (zh) 2015-06-03
CN104678815B CN104678815B (zh) 2017-08-04

Family

ID=53314057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310613129.5A Active CN104678815B (zh) 2013-11-27 2013-11-27 Fpga芯片的接口结构及配置方法

Country Status (1)

Country Link
CN (1) CN104678815B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105429835A (zh) * 2015-11-11 2016-03-23 南车株洲电力机车研究所有限公司 一种基于fpga的本地总线电路
WO2017088184A1 (zh) * 2015-11-27 2017-06-01 华为技术有限公司 现场可编程门阵列及其切换电路功能的方法
CN117376116A (zh) * 2023-10-08 2024-01-09 苏州异格技术有限公司 虚拟交换机的配置方法、装置、计算机设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0510389A1 (en) * 1991-04-15 1992-10-28 International Business Machines Corporation Ordering shift register latches in a scan ring to facilitate diagnosis, testing and isolation
US5185720A (en) * 1990-12-07 1993-02-09 Trw Inc. Memory module for use in a large reconfigurable memory
CN1194702A (zh) * 1996-05-20 1998-09-30 爱特梅尔股份有限公司 具有分布ram并提高了单元利用率的现场可编程门阵列
CN101692209A (zh) * 2009-11-09 2010-04-07 盛科网络（苏州）有限公司 一种采用fpga内嵌sram仿真tcam的电路设计方法及装置
CN101826038A (zh) * 2010-04-28 2010-09-08 复旦大学 一种抗sram fpga器件seu的电路及方法
CN102662623A (zh) * 2012-04-28 2012-09-12 电子科技大学 基于单fpga的并行矩阵乘法器及其实现方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185720A (en) * 1990-12-07 1993-02-09 Trw Inc. Memory module for use in a large reconfigurable memory
EP0510389A1 (en) * 1991-04-15 1992-10-28 International Business Machines Corporation Ordering shift register latches in a scan ring to facilitate diagnosis, testing and isolation
CN1194702A (zh) * 1996-05-20 1998-09-30 爱特梅尔股份有限公司 具有分布ram并提高了单元利用率的现场可编程门阵列
CN101692209A (zh) * 2009-11-09 2010-04-07 盛科网络（苏州）有限公司 一种采用fpga内嵌sram仿真tcam的电路设计方法及装置
CN101826038A (zh) * 2010-04-28 2010-09-08 复旦大学 一种抗sram fpga器件seu的电路及方法
CN102662623A (zh) * 2012-04-28 2012-09-12 电子科技大学 基于单fpga的并行矩阵乘法器及其实现方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105429835A (zh) * 2015-11-11 2016-03-23 南车株洲电力机车研究所有限公司 一种基于fpga的本地总线电路
WO2017088184A1 (zh) * 2015-11-27 2017-06-01 华为技术有限公司 现场可编程门阵列及其切换电路功能的方法
CN117376116A (zh) * 2023-10-08 2024-01-09 苏州异格技术有限公司 虚拟交换机的配置方法、装置、计算机设备及存储介质
CN117376116B (zh) * 2023-10-08 2024-05-17 苏州异格技术有限公司 虚拟交换机的配置方法、装置、计算机设备及存储介质

Also Published As

Publication number Publication date
CN104678815B (zh) 2017-08-04

Similar Documents

Publication Publication Date Title
Jain et al. Comparative design and analysis of mesh, torus and ring NoC
EP3080719A1 (en) Memory arrangement for implementation of high-throughput key-value stores
CN103475584B (zh) 三态内容寻址存储器(tcam)查询方法和装置
US9812186B2 (en) Reducing latency in an expanded memory system
CN104598405A (zh) 扩展芯片及可扩展的芯片***及控制方法
CN104239259A (zh) 用于与动态可重配置电路进行通信的桥接电路
WO2018057429A1 (en) Apparatus and method of clock shaping for memory
KR102512835B1 (ko) 도미노 인에이블 선택을 구비한 저 전력 통합 클럭 게이팅 셀
US20150046626A1 (en) Low power secondary interface adjunct to a pci express interface between integrated circuits
CN104678815A (zh) Fpga芯片的接口结构及配置方法
CN104460858A (zh) 多接口io扩展刀片及刀片服务器
CN105488237A (zh) 基于fpga的寄存器使能信号优化方法
CN105608028A (zh) 基于emif接口和双口ram实现dsp与fpga高速通信方法
CN111259014B (zh) 一种fpga的单向链表数据存储方法及***
CN104424142A (zh) 一种多核处理器***中访问共享资源的方法与装置
CN110096456A (zh) 一种高速率大容量缓存方法与装置
CN115314438A (zh) 芯片的地址重构方法、装置以及电子设备、存储介质
US20230119051A1 (en) Method and apparatus for constructing fpga chip top-level schematic and storage medium
CN105653748A (zh) 一种时钟树资源的分配方法和时钟树架构
CN110851393A (zh) 一种带有Aurora接口的USB转换控制板卡及方法
CN204496487U (zh) 扩展芯片及可扩展的芯片***
US11088693B2 (en) Configurable logic block for implementing a Boolean function
CN103218324B (zh) 基于嵌入式处理器之间的零延时数据传输装置及方法
US9804985B2 (en) Hardware abstract data structure, data processing method and system
CN105447217B (zh) 基于fpga的四选一选择器的工艺映射方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PP01 Preservation of patent right
PP01 Preservation of patent right

Effective date of registration: 20180601

Granted publication date: 20170804

PD01 Discharge of preservation of patent
PD01 Discharge of preservation of patent

Date of cancellation: 20210601

Granted publication date: 20170804