CN104637862B - 半导体结构形成方法 - Google Patents
半导体结构形成方法 Download PDFInfo
- Publication number
- CN104637862B CN104637862B CN201310566058.8A CN201310566058A CN104637862B CN 104637862 B CN104637862 B CN 104637862B CN 201310566058 A CN201310566058 A CN 201310566058A CN 104637862 B CN104637862 B CN 104637862B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- hole
- positive
- copper
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 147
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 123
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 119
- 229910052802 copper Inorganic materials 0.000 claims abstract description 118
- 239000010949 copper Substances 0.000 claims abstract description 118
- 230000004888 barrier function Effects 0.000 claims abstract description 58
- 238000000137 annealing Methods 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims description 15
- 239000003792 electrolyte Substances 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000003487 electrochemical reaction Methods 0.000 claims description 3
- 239000007921 spray Substances 0.000 claims description 3
- 230000005518 electrochemistry Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000011049 filling Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/16—Polishing
- C25F3/22—Polishing of heavy metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
- H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示了一种半导体结构形成方法,包括如下步骤:提供半导体衬底,半导体衬底的正面形成有孔,孔向半导体衬底的背面延伸,在半导体衬底的正面及孔的内壁依次沉积介质层和阻挡层,然后,向孔内填充金属铜,并使半导体衬底的正面形成连续铜膜表面;以无应力电化学抛光的方式去除半导体衬底正面的连续铜膜以及孔内部分金属铜,使孔内的金属铜表面与半导体衬底正面的阻挡层表面相距一设定距离d1;对半导体衬底进行退火工艺,孔内的金属铜沿孔向上伸展;及对半导体衬底正面的阻挡层进行平坦化工艺,去除半导体衬底正面的阻挡层,孔内的金属铜表面与半导体衬底正面的介质层表面齐平。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及具有穿透硅通孔结构的半导体结构形成方法。
背景技术
随着电子整机***不断向轻、薄、小的方向发展,对集成电路的集成度要求也越来越高。目前,提高集成电路的集成度主要是采取减小特征尺寸,使得在给定区域能够集成更多的元件,属于二维集成。然而,当集成电路的结构日益复杂,所要求具备的功能日益强大时,二维集成技术应用的局限性逐渐凸显出来。因此,需寻求新的集成技术以提高集成电路的集成度。
基于穿透硅通孔(Through Silicon Via,TSV)技术的三维集成技术已成为当下提高集成电路的集成度最引人注目的一种新技术。三维集成技术利用TSV实现集成电路中堆叠芯片的互连。TSV能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小,并且能够大大改善芯片速度和低功耗的性能。
要实现三维集成,首先,需制备TSV结构。通常较为常见的TSV结构的制备工艺包括:首先,在半导体衬底的正面形成孔,孔向半导体衬底的背面延伸,该孔通常具有较大的深宽比;然后,在孔内依次沉积介质层、阻挡层及金属铜;然后,以化学机械研磨(CMP)的方式将孔外的金属铜层去除,仅保留孔内的金属铜;接着,对半导体衬底进行退火工艺,以提高金属铜的导电性;最后,去除孔外的阻挡层,仅保留孔内的阻挡层。
这种常规制备TSV结构的工艺存在一个较大的技术弊端,主要是因为金属铜在退火工艺后会产生塑性形变,而TSV具有较大的深宽比,金属铜产生塑性形变在孔的横向难以伸展,只能沿孔的纵向向上伸展,从而导致在半导体衬底的正面形成若干个孤立的凸起,这些孤立的凸起会使后续工艺,例如键合变的很困难,导致键合不牢固,使器件的接触电阻增大,降低器件的性能和寿命。虽然可以采用CMP的方式平坦化这些孤立的凸起,然而,这样一方面在CMP工艺过程中,由于孤立的凸起肩部受到的很强的剪切力,会对孔的周围结构造成破坏,影响器件的质量;另一方面,势必会增加工艺成本。
鉴于此,需寻求新的方法来制备TSV结构,解决上述技术问题的同时,降低工艺成本。
发明内容
本发明的目的是提供一种半导体结构形成方法,该方法在制备TSV结构时能够避免在半导体衬底的正面形成孤立的凸起,提高器件的质量,且该方法简单、成本低。
为实现上述目的,本发明提出的半导体结构形成方法,包括如下步骤:提供半导体衬底,半导体衬底的正面形成有孔,孔向半导体衬底的背面延伸,在半导体衬底的正面及孔的内壁依次沉积介质层和阻挡层,然后,向孔内填充金属铜,并使半导体衬底的正面形成连续铜膜表面;以无应力电化学抛光的方式去除半导体衬底正面的连续铜膜以及孔内部分金属铜,使孔内的金属铜表面与半导体衬底正面的阻挡层表面相距一设定距离d1;对半导体衬底进行退火工艺,孔内的金属铜沿孔向上伸展;及对半导体衬底正面的阻挡层进行平坦化工艺,去除半导体衬底正面的阻挡层,孔内的金属铜表面与半导体衬底正面的介质层表面齐平。
在一个实施例中,d1的取值范围为:孔内金属铜退火时沿孔向上伸展的高度值≤d1<孔内金属铜退火时沿孔向上伸展的高度值、半导体衬底正面的阻挡层的厚度值及半导体衬底正面的介质层的厚度值的三者之和。较佳的,d1等于孔内金属铜退火时沿孔向上伸展的高度值与半导体衬底正面的阻挡层的厚度值之和。
在一个实施例中,半导体衬底的正面形成的连续铜膜表面为平坦的连续铜膜表面。
在一个实施例中,以无应力电化学抛光的方式去除半导体衬底正面的连续铜膜以及孔内部分金属铜包括如下步骤:
测量半导体衬底正面的连续铜膜的厚度值,该厚度值与d1值之和即为无应力电化学抛光需要去除的金属铜的厚度值;
将半导体衬底置于可旋转、可竖直移动及可水平移动的卡盘上;
使一抛光电源的阳极与半导体衬底上的铜膜电导通并使该抛光电源的阴极与用于向半导体衬底的正面喷射电解液的喷嘴电连接;
在抛光电源的供电下,使电解液通过喷嘴喷射至半导体衬底的正面,以使电解液与半导体衬底的正面的金属铜发生电化学反应。
在一个实施例中,阻挡层不与电解液反应,无应力电化学抛光将半导体衬底正面的阻挡层上的连续铜膜去除后,再继续抛光一时间段,使孔内的金属铜表面与半导体衬底正面的阻挡层表面相距设定距离d1。
在一个实施例中,孔内金属铜退火时沿孔向上伸展的高度值仅包括金属铜退火后填满孔的增量值d3,不包括金属铜退火后金属铜表面的凸起高度。
在一个实施例中,退火工艺处理后,孔内的金属铜表面与半导体衬底正面的阻挡层表面相距距离d2。d2为半导体衬底正面的阻挡层的厚度值。
在一个实施例中,以CMP方式去除半导体衬底正面的阻挡层。
综上所述,本发明通过采用无应力电化学抛光控制孔内的金属铜表面与半导体衬底正面的阻挡层表面相距的距离d1,以使孔内金属铜退火后,孔内的金属铜表面与半导体衬底正面的介质层表面齐平,从而避免了退火工艺后,在半导体衬底的正面形成孤立金属铜凸起。此外,本发明工艺简单,形成半导体结构所需的成本较低。
附图说明
图1揭示了根据本发明的半导体结构形成方法的示例性实施例的流程图。
图2揭示了根据本发明的半导体结构形成方法的示例性实施例的剖面结构示意图。
图3揭示了根据本发明的半导体结构形成方法的示例性实施例的剖面结构示意图。
图4揭示了根据本发明的半导体结构形成方法的示例性实施例的剖面结构示意图。
图5为图4中A部位的局部放大图。
图6揭示了根据本发明的半导体结构形成方法的示例性实施例的剖面结构示意图。
具体实施方式
为详细说明本发明的技术内容、所达成目的及功效,下面将结合实施例并配合图式予以详细说明。
参阅图1,揭示了根据本发明半导体结构形成方法的示例性实施例的流程图。如图1所示,该半导体结构形成方法包括以下步骤:
步骤S101,提供半导体衬底202,半导体衬底202的正面形成有孔,孔向半导体衬底202的背面延伸,在半导体衬底202的正面及孔的内壁依次沉积介质层204和阻挡层206,然后,向孔内填充金属铜208,并使半导体衬底202的正面形成连续铜膜表面;
步骤S103,以无应力电化学抛光的方式去除半导体衬底202正面的连续铜膜以及孔内部分金属铜208,使孔内的金属铜208表面与半导体衬底202正面的阻挡层206表面相距一设定距离d1,d1的取值范围为:孔内金属铜208退火时沿孔向上伸展的高度值≤d1<孔内金属铜208退火时沿孔向上伸展的高度值、半导体衬底202正面的阻挡层206的厚度值及半导体衬底202正面的介质层204的厚度值的三者之和,本文中,所述孔内金属铜208退火时沿孔向上伸展的高度值仅包括金属铜208退火后填满孔的增量值d3,不包括金属铜208退火后金属铜208表面的凸起高度;
步骤S105,对半导体衬底202进行退火工艺,孔内的金属铜208沿孔向上伸展d3;
步骤S107,对半导体衬底202正面的阻挡层206进行平坦化工艺,去除半导体衬底202正面的阻挡层206,孔内的金属铜208表面与半导体衬底202正面的介质层204表面齐平。
参阅图2、图3、图4及图6,揭示了根据本发明半导体结构形成方法的示例性实施例的剖面结构示意图。下面将结合图2、图3、图4及图6具体说明该半导体结构形成方法。
首先,如图2所示,执行步骤S101,提供半导体衬底202,半导体衬底202的正面形成有孔,孔向半导体衬底202的背面延伸,在半导体衬底202的正面及孔的内壁依次沉积介质层204和阻挡层206,然后,向孔内填充金属铜208,并使半导体衬底202的正面形成连续铜膜表面。半导体衬底202材料可以选用硅或玻璃等。孔的直径在1微米至50微米,优选的,在2微米至20微米。孔的深度与直径的比例,即深宽比在5至50。基于硅衬底的TSV结构,介质层204选用硅的氧化物或者含有二氧化硅的材料,比如热二氧化硅、TEOS、BD或者PSG、FSG等,介质层204的厚度在100nm到2000nm之间,根据不同的孔的深宽比,介质层204的厚度会有所不同。基于硅衬底的TSV结构,阻挡层206选用下述材料中的一种或几种:Ti、TiN、Ta、TaN、W、WN、TiW、TiSiN、TaSiN,阻挡层206的厚度在20nm到500nm之间,根据不同的孔的深宽比,阻挡层206的厚度会有所不同。在向孔内填充金属铜208之前,较佳的,在阻挡层206上沉积铜的籽晶层。较佳的,向孔内填充金属铜208后,在半导体衬底202的正面形成平坦的连续铜膜表面。
然后,如图3所示,执行步骤S103,以无应力电化学抛光的方式去除半导体衬底202正面的连续铜膜以及孔内部分金属铜208,使孔内的金属铜208表面与半导体衬底202正面的阻挡层206表面相距一设定距离d1,d1的取值范围为:孔内金属铜208退火时沿孔向上伸展的高度值≤d1<孔内金属铜208退火时沿孔向上伸展的高度值、半导体衬底202正面的阻挡层206的厚度值及半导体衬底202正面的介质层204的厚度值的三者之和。在执行该步骤之前,先通过孔的直径、孔的深度以及退火的参数(温度、时间等)计算出或者用实验的方法测量出孔内金属铜208退火时沿孔向上伸展的高度值d3,根据该高度值d3、半导体衬底202正面的阻挡层206的厚度值及半导体衬底202正面的介质层204的厚度值设定孔内的金属铜208表面与半导体衬底202正面的阻挡层206表面相距的距离d1,较佳的,d1等于孔内金属铜208退火时沿孔向上伸展的高度值d3与半导体衬底202正面的阻挡层206的厚度值之和。
设定孔内的金属铜208表面与半导体衬底202正面的阻挡层206表面相距的距离d1后,以无应力电化学抛光的方式去除半导体衬底202正面的连续铜膜以及孔内部分金属铜208,使孔内的金属铜208表面与半导体衬底202正面的阻挡层206表面相距设定距离d1。无应力电化学抛光去除半导体衬底202正面的连续铜膜以及孔内部分金属铜208包括如下步骤:1)测量半导体衬底202正面的连续铜膜的厚度值,该厚度值与d1值之和即为无应力电化学抛光需要去除的金属铜208的厚度值;2)将半导体衬底202置于可旋转、可竖直移动及可水平移动的卡盘上;3)使一抛光电源的阳极与半导体衬底202上的铜膜电导通并使该抛光电源的阴极与用于向半导体衬底202的正面喷射电解液的喷嘴电连接;4)在抛光电源的供电下,使电解液通过喷嘴喷射至半导体衬底202的正面,以使电解液与半导体衬底202的正面的金属铜208发生电化学反应。通过控制抛光电压和/或电流、脉冲式电流的占空比、卡盘的旋转速度及水平移动速度或抛光时间等控制金属铜208的去除厚度。阻挡层206不与电解液反应。无应力电化学抛光将半导体衬底202正面的阻挡层206上的连续铜膜去除后,再继续抛光一时间段,使孔内的金属铜208表面与半导体衬底202正面的阻挡层206表面相距设定距离d1。
接着,如图4和图5所示,执行步骤105,对半导体衬底202进行退火工艺,孔内的金属铜208沿孔向上伸展d3。退火工艺温度控制在150℃到800℃,优选的,在200℃到450℃。退火的时间控制在20分钟以上。更佳的退火工艺条件是400℃,退火时间为30分钟。通过退火工艺处理后,金属铜208的晶格质量提高,具有更好的导电性。退火工艺处理后,孔内的金属铜208沿孔向上伸展d3,孔内金属铜208表面形成圆弧形凸起。退火工艺处理后,孔内的金属铜208表面与半导体衬底202正面的阻挡层206表面相距距离d2,优选的,d2为半导体衬底202正面的阻挡层206的厚度值。
最后,如图6所示,执行步骤S107,对半导体衬底202正面的阻挡层206进行平坦化工艺,去除半导体衬底202正面的阻挡层206,孔内的金属铜208表面与半导体衬底202正面的介质层204表面齐平。可以采用气相刻蚀、液相腐蚀以及CMP等方法去除半导体衬底202正面的阻挡层206。优选的,选用CMP方法去除半导体衬底202正面的阻挡层206,因为CMP在去除阻挡层206的同时可以实现孔内金属铜208表面凸起部分的平坦化,提高孔内金属铜208表面的光洁度和平坦度。
由上述可知,本发明通过采用无应力电化学抛光控制孔内的金属铜208表面与半导体衬底202正面的阻挡层206表面相距的距离d1,以使孔内金属铜208退火后,孔内的金属铜208表面与半导体衬底202正面的介质层204表面齐平,从而避免了退火工艺后,在半导体衬底的正面形成孤立金属铜凸起。此外,本发明工艺简单,形成半导体结构器件质量提高的同时所需的成本较低。
综上所述,本发明通过上述实施方式及相关图式说明,己具体、详实的揭露了相关技术,使本领域的技术人员可以据以实施。而以上所述实施例只是用来说明本发明,而不是用来限制本发明的,本发明的权利范围,应由本发明的权利要求来界定。
Claims (9)
1.一种半导体结构形成方法,其特征在于,包括如下步骤:
提供半导体衬底,半导体衬底的正面形成有孔,孔向半导体衬底的背面延伸,在半导体衬底的正面及孔的内壁依次沉积介质层和阻挡层,然后,向孔内填充金属铜,并使半导体衬底的正面形成连续铜膜表面;
以无应力电化学抛光的方式去除半导体衬底正面的连续铜膜以及孔内部分金属铜,使孔内的金属铜表面与半导体衬底正面的阻挡层表面相距一设定距离d1;
对半导体衬底进行退火工艺,孔内的金属铜沿孔向上伸展;及
对半导体衬底正面的阻挡层进行平坦化工艺,去除半导体衬底正面的阻挡层,孔内的金属铜表面与半导体衬底正面的介质层表面齐平;
其中,所述d1的取值范围为:孔内金属铜退火时沿孔向上伸展的高度值≤d1<孔内金属铜退火时沿孔向上伸展的高度值、半导体衬底正面的阻挡层的厚度值及半导体衬底正面的介质层的厚度值的三者之和。
2.根据权利要求1所述的半导体结构形成方法,其特征在于,所述d1等于孔内金属铜退火时沿孔向上伸展的高度值与半导体衬底正面的阻挡层的厚度值之和。
3.根据权利要求1所述的半导体结构形成方法,其特征在于,所述半导体衬底的正面形成的连续铜膜表面为平坦的连续铜膜表面。
4.根据权利要求1所述的半导体结构形成方法,其特征在于,以无应力电化学抛光的方式去除半导体衬底正面的连续铜膜以及孔内部分金属铜包括如下步骤:
测量半导体衬底正面的连续铜膜的厚度值,该厚度值与d1值之和即为无应力电化学抛光需要去除的金属铜的厚度值;
将半导体衬底置于可旋转、可竖直移动及可水平移动的卡盘上;
使一抛光电源的阳极与半导体衬底上的铜膜电导通并使该抛光电源的阴极与用于向半导体衬底的正面喷射电解液的喷嘴电连接;
在抛光电源的供电下,使电解液通过喷嘴喷射至半导体衬底的正面,以使电解液与半导体衬底的正面的金属铜发生电化学反应。
5.根据权利要求4所述的半导体结构形成方法,其特征在于,所述阻挡层不与电解液反应,无应力电化学抛光将半导体衬底正面的阻挡层上的连续铜膜去除后,再继续抛光一时间段,使孔内的金属铜表面与半导体衬底正面的阻挡层表面相距设定距离d1。
6.根据权利要求1所述的半导体结构形成方法,其特征在于,所述孔内金属铜退火时沿孔向上伸展的高度值仅包括金属铜退火后填满孔的增量值d3,不包括金属铜退火后金属铜表面的凸起高度。
7.根据权利要求6所述的半导体结构形成方法,其特征在于,退火工艺处理后,孔内的金属铜表面与半导体衬底正面的阻挡层表面相距距离d2。
8.根据权利要求7所述的半导体结构形成方法,其特征在于,d2为半导体衬底正面的阻挡层的厚度值。
9.根据权利要求1所述的半导体结构形成方法,其特征在于,以CMP方式去除半导体衬底正面的阻挡层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310566058.8A CN104637862B (zh) | 2013-11-14 | 2013-11-14 | 半导体结构形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310566058.8A CN104637862B (zh) | 2013-11-14 | 2013-11-14 | 半导体结构形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104637862A CN104637862A (zh) | 2015-05-20 |
CN104637862B true CN104637862B (zh) | 2019-10-18 |
Family
ID=53216447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310566058.8A Active CN104637862B (zh) | 2013-11-14 | 2013-11-14 | 半导体结构形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104637862B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170322770A1 (en) * | 2016-05-04 | 2017-11-09 | Chengdu Haicun Ip Technology Llc | Processor with Backside Look-Up Table |
CN107346731B (zh) * | 2016-05-05 | 2021-03-16 | 盛美半导体设备(上海)股份有限公司 | 一种减少铜膜厚度的方法 |
CN112563194B (zh) * | 2020-12-04 | 2021-09-10 | 武汉新芯集成电路制造有限公司 | 半导体结构及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060118425A1 (en) * | 2000-04-19 | 2006-06-08 | Basol Bulent M | Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate |
JP4535629B2 (ja) * | 2001-02-21 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6638863B2 (en) * | 2001-04-24 | 2003-10-28 | Acm Research, Inc. | Electropolishing metal layers on wafers having trenches or vias with dummy structures |
JP4209212B2 (ja) * | 2003-01-30 | 2009-01-14 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7217649B2 (en) * | 2003-03-14 | 2007-05-15 | Lam Research Corporation | System and method for stress free conductor removal |
CN101882595B (zh) * | 2009-05-08 | 2014-07-09 | 盛美半导体设备(上海)有限公司 | 阻挡层的去除方法和装置 |
CN103117245A (zh) * | 2011-11-17 | 2013-05-22 | 盛美半导体设备(上海)有限公司 | 空气隙互联结构的形成方法 |
SG11201405586TA (en) * | 2012-03-30 | 2015-06-29 | Acm Res Shanghai Inc | Nozzle for stress-free polishing metal layers on semiconductor wafers |
CN103426816B (zh) * | 2012-04-26 | 2018-03-09 | 应用材料公司 | 用于高深宽比填充的半导体反流处理 |
-
2013
- 2013-11-14 CN CN201310566058.8A patent/CN104637862B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104637862A (zh) | 2015-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8941089B2 (en) | Resistive switching devices and methods of formation thereof | |
US6943112B2 (en) | Defect-free thin and planar film processing | |
EP2650937B1 (en) | RERAM device structure | |
CN100399524C (zh) | 作为铜阻挡层的电镀CoWP复合结构 | |
US9136469B2 (en) | Phase change memories | |
US20050001325A1 (en) | Selective capping of copper wiring | |
CN102222643B (zh) | 集成电路制作过程中冗余金属填充的方法及半导体器件 | |
CN104637862B (zh) | 半导体结构形成方法 | |
Burkett et al. | Tutorial on forming through-silicon vias | |
TW200818296A (en) | Polishing solution for chemical mechanical polishing and polishing method | |
Liu et al. | Cu planarization in electrochemical mechanical planarization | |
US20140353839A1 (en) | Manganese oxide hard mask for etching dielectric materials | |
TW569330B (en) | Forming a semiconductor structure using a combination of planarizing methods and electropolishing | |
JP2009527129A (ja) | 基板上の導電性材料を電気化学的に研磨する方法 | |
CN102148192B (zh) | 在硅通孔表面生长阻挡层与种子层的方法 | |
TW201201322A (en) | Seed layer deposition in microscale features | |
CN105280614B (zh) | 用于在反应性金属膜上电化学沉积金属的方法 | |
JP2007511095A (ja) | 集積回路相互接続の製作システム及び方法 | |
CN102881647B (zh) | 铜金属覆盖层的制备方法 | |
US20130171820A1 (en) | Methods for three-dimensional integrated circuit through hole via gapfill and overburden removal | |
CN102169956B (zh) | 一种氧化钨基电阻型存储器及其制备方法 | |
CN102915962B (zh) | 铜金属覆盖层的制备方法 | |
Liu et al. | High Planarization Efficiency and Wide Process Window Using Electro-chemical Mechanical Planarization (EcmpTM) | |
CN101117206A (zh) | 一种电化学方法制作硅微通道过程中在微通道结构与衬底之间产生断层的方法 | |
Peterson et al. | Challenges of electroplated copper film and device characteristics for copper slurry design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 201203 building 4, No. 1690, Cailun Road, free trade zone, Pudong New Area, Shanghai Patentee after: Shengmei semiconductor equipment (Shanghai) Co., Ltd Address before: 201203 Shanghai City, Pudong New Area China Zhangjiang High Tech Park of Shanghai Cailun Road No. 1690 building fourth Patentee before: ACM (SHANGHAI) Inc. |
|
CP03 | Change of name, title or address |