发明内容
有鉴于此,本发明提供了一种阵列基板、显示面板及显示装置。
为实现上述目的,本发明提供的技术方案如下:
一种阵列基板,所述阵列基板包括:基板及位于所述基板上的多条栅极线和第一数据线至第N数据线;其中,所述第一数据线至第N数据线和多条所述栅极线交叉形成像素单元阵列,所述像素单元包括驱动晶体管和发光二极管,所述驱动晶体管的第一端连接至高电位信号,所述驱动晶体管的第二端连接至所述发光二极管的阳极,所述阵列基板还包括:
位于所述基板上的第一开关模块,所述第一开关模块的输入端连接至相应的数据信号,所述第一开关模块的输出端连接至相应的所述第一数据线至第N数据线的输入端;
以及,位于所述基板上的第二开关模块,所述第二开关模块的输入端连接至复位信号,所述第二开关模块的输出端连接至所述第一数据线至第N数据线,其中,N为不小于2的整数。
本发明还提供了一种显示面板,所述显示面板包括上述的阵列基板。
本发明还提供了一种显示装置,所述显示装置包括上述的显示面板。
相较于现有技术,本发明提供的技术方案至少具体以下优点之一:
本发明提供的一种阵列基板、显示面板及显示装置,在显示装置工作过程中,首先将在逐行扫描栅极线过程中,将与之连接的像素单元打开,而后通过打开第二开关模块,将复位信号通过第一数据线至第N数据线传输至打开的像素单元的驱动晶体管的栅极,与此同时,关闭第一开关模块,将第一数据线至第N数据线的输入端与数据信号之间截止,避免复位信号对数据线号造成影响;当复位信号传输完毕后,打开第二开关模块,将数据信号传输至驱动晶体管的栅极,进而使驱动晶体管驱动发光二极管发光。在栅极线扫描过程中,通过复位信号对驱动晶体管的栅极输入统一的电压,保证了驱动晶体管的栅极在每次被写入数据信号时,电压沿同一方向变化,避免了由于驱动晶体管的迟滞效应,而造成显示装置显示画面出现残影的现象。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
正如背景技术所述,OLED(Organic Light-Emitting Diode,有机电激光显示)显示装置要求像素电路的驱动晶体管能够保证输出电流的稳定性,即在栅极电压相同的情况下,像素电路中的驱动晶体管输出的驱动电流能够保持时间上的同一性和空间上的均匀性。然而,现有的驱动晶体管在其栅极电压由正电压向负电压变化(正向扫描)及由负电压向正电压变化(反向扫描)的过程中,其转移特性是不同的,通常反向扫描得到的转移特性曲线的阈值电压比正向扫描得到的转移特性曲线的阈值电压更小,且反向扫描结果中的亚阈值摆幅要小于正向扫描的结果中的亚阈值摆幅,该现象即为驱动晶体管的迟滞效应。而驱动晶体管的迟滞效应将造成多个驱动电流在时间上的非同一性,因而会使得OLED显示装置在显示画面时经常带有残影。
基于此,本申请实施例提供了一种阵列基板,结合图1至图3所示,对本申请实施例提供的阵列基板进行详细的描述。
参考图1所示,为本申请实施例提供的一种阵列基板的线路结构示意图,其中,阵列基板包括:基板(未画出)及位于基板上的多条栅极线(G1~Gm)和第一数据线S1至第N数据线Sn;其中,第一数据线S1至第N数据线Sn和多条栅极线(G1~Gm)交叉形成像素单元阵列,像素单元A包括驱动晶体管T1和发光二极管D,驱动晶体管T1的第一端连接至高电位信号Vgh,驱动晶体管T1的第二端连接至发光二极管D的阳极,发光二极管D的阴极连接至阴极低电位Vss阵列基板还包括:
位于基板上的第一开关模块100,第一开关模块100的输入端连接至相应的数据信号,第一开关模块100的输出端连接至相应的第一数据线S1至第N数据线Sn的输入端;
以及,位于基板上的第二开关模块200,第二开关模块200的输入端连接至复位信号Vref,第二开关模块200的输出端连接至第一数据线S1至第N数据线Sn,其中,N为不小于2的整数。
结合上述提供的阵列基板的线路结构,其中,当显示装置工作时,即逐行扫描栅极线,将与栅极线连接的像素单元打开,而后通过关闭第一开关模块,以将数据线号与对应的第一数据线至第N数据线之间的传输通路关闭,与此同时,通过打开第二开关模块,以将复位信号传输至像素单元的驱动晶体管的栅极,通过复位信号对驱动晶体管的栅极输入统一的电压;而后将第一开关模块打开,将第二开关模块关闭,通过数据信号通过第一开关模块输入至相应的数据线,保证了驱动晶体管的栅极在每次被写入数据信号时,电压沿同一方向变化,避免了由于驱动晶体管的迟滞效应而导致的显示装置显示画面残影的问题。
本申请实施例提供的像素单元包括有一开关电路,开关电路与驱动晶体管对应相连,主要作用为存储驱动晶体管的阈值电压、通过开关电路将数据信号写入驱动晶体管的栅极等,其中,具体参考图1所示,像素单元A还包括一开关晶体管T2和一存储电容C,其中,开关晶体管T2的栅极连接至栅极线,开关晶体管T2的第一端连接至数据线,开关晶体管T2的第二端连接至驱动晶体管T1的栅极,存储电容C的第一端连接驱动晶体管T1的第一端,存储电容C两端分别连接驱动晶体管T1的栅极和源极。
需要说明的是,本申请实施例提供的像素电路为最基础的像素电路,即开关电路包括一开关晶体管和一存储电容。其中,对于像素电路的结构,本申请实施例包括并不局限于上述提供的像素电路,只需要满足开关电路由栅极线控制,能够通过数据线将复位信号传输至驱动晶体管的栅极,且在栅极线控制开关电路打开和通过数据线传输复位信号的同时,关闭数据信号和数据线之间的通路的功能即可。
在实际应用中,对于第一开关模块和第二开关模块的位置不作具体限制,需要根据实际情况进行具体设计。其中,参考图1所示,优选的,第一开关模块100和第二开关模块200均位于像素单元阵列的***,即将第一开关模块和第二开关模块设置于阵列基板对应的非显示区域,避免了第一开关模块和第二开关模块对显示装置的开口率造成影响。同样的,参考图1所示,第二开关模块200的输出端与第一数据线S1至第N数据线Sn的连接点,均位于像素单元阵列与第一开关模块100和第一数据线S1至第N数据线Sn的输入端的连接点之间,亦即,将第二开关模块的输出端与第一数据线至第N数据线的连接点,设置于阵列基板对应的非显示区域,便于第二开关模块和数据线之间连线的制作,以及,避免了该连线对显示装置的开口率造成影响。
进一步的,为了便于对第一开关模块和第二开关模块的控制,以及,为了制作方便,本申请实施例提供的第一开关模块和第二开关模块均由晶体管构成,具体参考图2所示,为本申请实施例提供的另一种阵列基板的线路结构示意图,其中,第一开关模块100包括:第一晶体管M1至第N晶体管Mn,其中,第i晶体管的栅极连接至第i驱动信号,第i晶体管的第一端连接至相应的数据信号,第i晶体管的第二端连接至第i数据线,其中,1<=i<=N。
另外,第二开关模块200为第N+1晶体管Mn+1,其中,第N+1晶体管Mn+1的栅极连接至第N+1驱动信号,第N+1晶体管的第一端连接至复位信号Vref,第N+1晶体管的第二端连接至第一数据线S1至第N数据线Sn。
由上述内容可知,本申请实施例提供的线路结构,当扫描至任意一栅极线时,该栅极线控制像素单元打开,同时,第一晶体管至第N晶体管处于闭合状态,而第N+1晶体管处于开启状态,因此,通过第N+1晶体管,将复位信号传输至像素单元的驱动晶体管的栅极,以给予打开的像素单元的驱动晶体管的栅极统一的电压,保证驱动晶体管的栅极在后续写入数据信号时,电压沿同一方向变化;而后,打开第一晶体管至第N晶体管,而关闭第N+1晶体管,以便相应的数据信号通过第一晶体管至第N晶体管写入对应驱动晶体管的栅极。
根据上述线路结构的驱动方法,当本申请实施例提供的第一晶体管至第N+1晶体管均为P型晶体管或N型晶体管时,其中,第一驱动信号至第N驱动信号相同,且第一驱动信号至第N驱动信号与第N+1驱动信号相反。即,当第一晶体管至第N+1晶体管的类型相同时,分别相对应用于控制第一晶体管至第N晶体管的第一驱动信号至第N驱动信号均相同,且与用于控制第N+1晶体管的第N+1驱动信号相反,以此可以完成在第一开关模块打开时,第二开关模块关闭,以及,在第一开关模块关闭时,第二开关模块打开。另外,将第一晶体管至第N+1晶体管均设置为相同类型的晶体管,可以降低制作过程的复杂程度,提高制作效率。参考图2所示,其中,第一晶体管M1至第N+1晶体管Mn+1均为N型晶体管,其中,第一晶体管M1至第N晶体管Mn的栅极均连接至驱动信号K1,而第N+1晶体管Mn+1的栅极连接至驱动信号K2,且驱动信号K1和驱动信号K2相反。
另外,本申请实施例对于第一晶体管至第N+1晶体管的类型不作具体限制,其中,第一晶体管至第N+1晶体管的类型可以均相同,也可以由不同类型的晶体管,只需要满足在第一开关模块打开时,第二开关模块关闭,以及,在第一开关模块关闭时,第二开关模块打开的要求即可。
对于不同的显示装置来说,其像素单元阵列的排列不同,因此,显示装置的数据信号的数量与数据线的数量可以相同或不同,例如,参考图1和图2所示,其数据信号的数据和数据线的数量相同,任意一数据线(S1~Sn)对应一数据信号(SW1~SWn),而在本申请提供的另一些实施例中,其数据信号与数据线的数据还可以不同,具体参考图3所示,为本申请实施例提供的又一种阵列基板的线路结构示意图,其中,阵列基板包括由多条栅极线S1和第一至第N数据线Sn交叉组成的像素单元阵列AA,其中,像素单元阵列AA与上述实施例提供的像素单元阵列相同,故不作多余赘述。本申请实施例提供的数据信号包括SW1~SWm,其中,每个数据信号对应有三条数据线,即数据信号SWm对应有第N-2数据线Sn-2至第N数据线Sn,通过第一开关模块(图3中对应为第一晶体管M1至第N晶体管Mn)和第二开关模块(图3中对应为第N+1晶体管Mn+1)的配合,首先通过数据线将复位信号Vref传输至像素单元的驱动晶体管的栅极,而后再对驱动晶体管栅极写入相应的数据信号,以通过复位信号对驱动晶体管的栅极输入统一的电压,保证驱动晶体管的栅极在每次被写入数据信号时,电压沿同一方向变化,避免了由于驱动晶体管的迟滞效应,而造成显示装置显示画面出现残影的现象。
相应的,本申请实施例还提供了一种显示面板,显示面板包括阵列基板,其中,阵列基板为上述任意一实施例提供的阵列基板。
最后,本申请实施例还提供了一种显示装置,显示装置包括上述的显示面板。
本申请实施例提供的一种阵列基板、显示面板及显示装置,包括:基板及位于所述基板上的多条栅极线和第一数据线至第N数据线;其中,所述第一数据线至第N数据线和多条所述栅极线交叉形成像素单元阵列,所述像素单元包括驱动晶体管和发光二极管,所述驱动晶体管的第一端连接至高电位信号,所述驱动晶体管的第二端连接至所述发光二极管的阳极,所述阵列基板还包括:位于所述基板上的第一开关模块,所述第一开关模块的输入端连接至相应的数据信号,所述第一开关模块的输出端连接至相应的所述第一数据线至第N数据线的输入端;以及,位于所述基板上的第二开关模块,所述第二开关模块的输入端连接至复位信号,所述第二开关模块的输出端连接至所述第一数据线至第N数据线,其中,N为不小于2的整数。
由上述内容可知,本申请实施例提供的技术方案,在显示装置工作过程中,首先将在逐行扫描栅极线过程中,将与之连接的像素单元打开,而后通过打开第二开关模块,将复位信号通过第一数据线至第N数据线传输至打开的像素单元的驱动晶体管的栅极,与此同时,关闭第一开关模块,将第一数据线至第N数据线的输入端与数据信号之间截止,避免复位信号对数据线号造成影响;当复位信号传输完毕后,打开第二开关模块,将数据信号传输至驱动晶体管的栅极,进而使驱动晶体管驱动发光二极管发光。在栅极线扫描过程中,通过复位信号对驱动晶体管的栅极输入统一的电压,保证了驱动晶体管的栅极在每次被写入数据信号时,电压沿同一方向变化,避免了由于驱动晶体管的迟滞效应,而造成显示装置显示画面出现残影的现象。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。