CN104598310A - 基于fpga部分动态可重构技术模块划分的低功耗调度方法 - Google Patents

Abstract

本发明涉及一种基于FPGA部分动态可重构技术模块划分的低功耗调度方法，该方法包括：1)构造基于FPGA部分动态可重构技术模块划分的任务调度关系图；2)建立基于FPGA部分动态可重构技术模块划分的功耗测量和评估模型，测量出各个功能模块的片上功耗和重构功耗，根据所述功耗测量和评估模型评估出不同调度策略下的总功耗；3)根据基于FPGA部分动态可重构技术模块划分的低功耗调度算法，在降低任务调度总时延的情况下，降低功能模块的平均片上功率，从而同时减小总时延和总功率，实现降低总功耗。本发明方法能够有效降低FPGA芯片上的总功耗，对指导FPGA部分动态可重构技术任务低功耗实时调度有着重要的意义。

Description

基于FPGA部分动态可重构技术模块划分的低功耗调度方法

技术领域

本发明涉及FPGA部分动态可重构技术的功耗评估，具体地指一种基于FPGA部分动态可重构技术模块划分的低功耗调度方法。

背景技术

近年来，FPGA以其现场可编程特性、开发周期短、高集成度、低成本等优势，以及可重构的特性使得它被广泛应用于数字***的设计与实现上，然而，随着FPGA集成度和速度的提高所引起的日益严重的功耗问题，成为制约它发展的一个重要瓶颈，功耗问题一直都是决定产品尺寸、重量、性能等多方面的一个重要因素。所以这些年许多研究人员逐渐把关注点主要放在降低FPGA功耗方面，也提出了一些clock gating、clock scaling等降低FPGA动态功耗的技术。

但随着集成电路工艺特征尺寸的减小，芯片制造工艺达到90nm以下，静态功耗成为FPGA功耗的主要问题，由于动态可重构技术可以减少资源利用率，更加灵活的配置功能模块，所以有人提出希望通过可重构技术来降低FPGA的静态功耗。现有一些文献通过实验验证了可重构技术可以降低静态功耗，其一系列实验通过比较部分可重构技术和clock gating技术，从而验证了在关闭闲置逻辑块的情况下，部分可重构技术相较于clockgating技术可以更进一步的节省功耗，在关闭clock的情况下(没有动态功耗)重构低功耗模块来替换原有的高功耗模块可以更进一步降低FPGA功耗。不过，对于运行时FPGA动态可重构***，如何利用动态可重构技术降低FPGA的静态功耗方面的研究还很少，这方面的研究有助于提高可重构技术在降低静态功耗方面的实用性。

考虑到缺乏动态可重构的功耗计算模型，有些人提出了一种功耗模型以及可行的实验方法来测量和计算可重构功耗。但是，他们的功耗策略，仅仅是简单的将低功耗的模块替换为不在使用的功耗，但是他们并没有考虑不同的模块任务调度对功耗的影响。

也有一些研究提出了调度算法，有学者提出了一种leakage aware的调度算法来减少SRAM功耗从而减少重构功耗，但他没有考虑不同的调度会对运行时的功耗产生影响，而运行时的功耗是造成总的片上功耗的主要因素。

还有一些其他技术来提高可重构性能和降低可重构功耗，有的研究人员通过权衡相同任务串行或并行计算过程中的功耗，找出一种降低功耗的策略，但是，该模型受限于硬件模块任务相同，而且任务之间没有数据依赖关系，所以对于任务大小不同，依赖关系复杂，那么该模型不能很好的处理动态可重构的功耗。

发明内容

本发明目的在于利用动态可重构够技术来进一步降低FPGA的片上功耗。

实现本发明目的采用的技术方案是一种基于FPGA部分动态可重构技术模块划分的低功耗调度方法，该方法包括：

1)构造基于FPGA部分动态可重构技术模块划分的任务调度关系图；

2)建立基于FPGA部分动态可重构技术模块划分的功耗测量和评估模型，测量出各个功能模块的片上功耗和重构功耗，根据所述功耗测量和评估模型评估出不同调度策略下的总功耗；

3)根据基于FPGA部分动态可重构技术模块划分的低功耗调度算法，在降低任务调度总时延的情况下，降低功能模块的平均片上功率，从而同时减小总时延和总功率，实现降低总功耗。

在上述技术方案中，所述任务调度关系图通过将重构时延和重构之间的竞争关系在任务数据流图中构造重构结点和双向选择边来描述，构造的任务调度依赖图的关键路径长度表示所有任务调度完成的总时延。

在上述技术方案中，所述重构结点包括：

结点V_i和V_j表示在同一个可重构区域中的任务，并且V_i在V_j之前执行，结点RV_j作为重构结点被加在V_i和V_j之间，RV_j是V_j重构做消耗的时延，更新连接任务结点V_i和V_j的边为连接任务结点和重构结点之间边(V_i,RV_j),(RV_j,V_j)。

在上述技术方案中，所述双向选择边为RE＝<RV_i|RV_j>，该双向选择边由一对相反指向的边构成，RV_i->RV_j或者RV_j->RV_i，不同的指向表示对重构结点不同的调度顺序，并且这一对相反的边是异或关系。

在上述技术方案中，根据所述功耗测量和评估模型估算出FPGA总功率包括：

在一块已经划分好可重构区域、分配好模块的FPGA芯片上，建立功耗模型，总的功耗为：

E_total＝E_cfgs+E_tasks

式中，E_total是指运行时芯片上消耗的总能量，E_cfgs是指运行时由于重构硬件资源消耗的总能量，E_tasks指的是执行硬件任务时所消耗的总能量；

由于E_cfgs与总的重构时延T_cfg成线性关系，所以通过下式得到E_cfgs：

E_cfgs＝P_cfg*T_cfgs＝P_cfg*∑t_cfgi

E_tasks＝∑P_i*t_i

式中，P_cfg是重构功率，t_cfgi分别表示每次重构的时间，P_i为每个硬件任务在芯片上所占用的功率，t_i表示第i个任务在芯片上所占用的时间；所以：

E_total＝P_cfg*∑t_cfgi+∑P_i*t_i＝P_avg*t_total

P_avg、t_total分别是芯片工作时的平均功率和总时间。

在上述技术方案中，减小任务调度总时延的同时降低FPGA片上平均功率包括：

创建双向边列表，用于存放所有的双向边，然后每次只取出一个双向边，每次比较双向边的两种选择，选择出在当前任务调度图中更好的情况，即总时延最小的情况，保留该方向的边，剪掉另一方向的边；如此循环下去，直到最后列表中没有双向边为止；每次在对双向边选取、剪枝之前，需要重新计算当前任务调度图中的相关重构结点的开始时间st和重构时延et，从而减小任务调度的总时延；

在最短关键路径算法的基础上，保持关键路径长度，通过比较非关键路径上结点与前后结点之间的功率，使得功率较大的任务的片上时间减小，从而减少片上平均功率。

本发明方法能够有效降低FPGA芯片上的总功耗，对指导FPGA部分动态可重构技术任务低功耗实时调度有着重要的意义。

附图说明

图1为本发明基于FPGA部分动态可重构技术模块划分的低功耗调度方法的流程图。

图2为本发明所用任务调度图。

图3为本实施例所用任务调度图，相同形状的结点表示是同一可重构区域中的结点，黑色结点表示重构时延。

图4为剪枝后的任务调度图。

图5为动态可重构***下任务调度图(a)和任务功耗图(b)。

图6(a)为最短关键路径调度结果，图6(b)为低功耗调度结果。

图7为两种调度算法任务功耗图，(a)为最短关键路径调度功耗图，(b)为低功耗调度功耗图。

具体实施方式

下面结合附图和具体实验例对本发明作进一步的详细说明。

本实施例通过实际的FPGA平台来验证本发明基于FPGA部分动态可重构技术模块划分的低功耗调度方法的可行性和有效性，通过对比实验结果，能够得出低功耗调度算法对功耗和时延有明显优化。

本实施例所用实验平台是xc5vlx110t开发板，开发工具是xilinx Tools12.4(ISE+PlanAhead+EDK)，实验是在xc5vlx110t开发板上实现动态可重构，主要有两个关键点，第一：动态，第二：可重构；针对动态，计划采用microblaze软核作为processor来控制各部件，从而达到动态的目的；针对可重构，xilinx提出了自己的一套解决方案-planahead工具，这款工具可以很方便的实现在可重构区域中加入欲重构的可重构模块，并能生成每个模块的部分可重构配置文件，让实验难度降低。实验平台细节如下：

1、硬件搭建，这一步使用的是EDK中的XPS，实验中需要观察到各种操作，因此使用了串口通信UART；需要加载可重构bit，使用了ICAP；由于实验计划通过CF存储所需的文件，因此使用了systemACE进行控制；另外用户模块用户逻辑作为可重构区域，这一块将通过模板IP core做出自己的用户逻辑ip core。同时，总线是采用的plb v46。在这一步中用户逻辑是个黑盒子，用来作为可重构区域，因此在这一步中还不能生成bit。下一步，将通过planahead工具划分可重构，从而生成bit，完整实现硬件的搭建。

2、可重构划分，这一步使用的是planahead工具。这一步主要的任务是在每一个可重构区域中加入欲在此区域重构的模块bit，每个模块bit都是在ISE中生成的，且保证每个模块的名称和引脚名一样。最后每一个配置完成run和generate bit操作来生成每个配置的整个bit文件和可重构模块的bit文件，这一步的时间有点长。完成了硬件部分后，下一步即是在EDK中的SDK中通过程序调配每个bit的加载和其他外设的工作。

3、实现动态，这一步使用的是EDK中的SDK。加载前面生成的硬件的相应信息，可以在SDK中查到每个模块的API(用户逻辑ip除外)，通过提供的API可以很方便完成动态和其他外设的工作，也可以在SDK中加入自己的算法实现相应的调配。

4、前面几步生成的相关文件转换成CF卡相应的文件格式，需要用到Xilinx Bash shell工具，相应的脚本命令可以查询cygwin工具命令。这一步生成了system.ace以及其他的各个模块的bit。

5、改变xc5vlx110t开发板启动模式，调整为从CF卡启动。

6、将4中生成的文件放在CF卡中，启动power，开发板即可按照自己的想法工作。到此，整个流程完成。

另外，通过vivado HLS，不仅可以得到C语言转换的VHDL，还可以通过综合出的Schedule Graph帮助分析各个模块之间的数据依赖关系和时延。功耗的测量可以使用多个电压表配合放大电路测量。图7显示的是从高层次综合到最后的片上实现的实验流程。

如图1所示，本发明基于FPGA部分动态可重构技术模块划分的低功耗调度方法包括：

S100、构造基于FPGA部分动态可重构技术模块划分的任务调度关系图。

S200、建立基于FPGA部分动态可重构技术模块划分的功耗测量和评估模型，测量出各个功能模块的片上功耗和重构功耗，根据所述功耗测量和评估模型评估出不同调度策略下的总功耗。

S300、根据基于FPGA部分动态可重构技术模块划分的低功耗调度算法，在降低任务调度总时延的情况下，降低功能模块的平均片上功率，从而同时减小总时延和总功率，实现降低总功耗的目的。

本发明将硬件任务调度问题抽象成基于模块的任务调度图，以一个六模块的例子进行说明，如图2所示，图2(a)中结点是硬件任务结点，对应于调度时序图，图2(b)中的任务执行时间段，在不考虑重构时延的情况下，片上应用程序执行的时间取决于任务调度图关键路径中的总时长。

任务调度图G＝(V,E,HW,R)表示各个任务的执行序列和时间段，执行序列受数据依赖关系和不同可重构区域之间的重构冲突约束。V＝(est,lst,et,p)是结点集合，每一个结点表示硬件任务执行时间段或重构时间段，其中est表示最早开始时间，lst表示最迟开始时间，et表示执行时间，p表示耗散的功率。E＝{(Vi,Vj)|Vi和Vj是两个结点}是图中边的集合，其中每条边表示数据依赖关系或者重构冲突。HW表示硬件任务结点的集合，R表示重构结点的集合，HW和R都属于V。

本实施例中，假设结点V_i和V_j表示在同一个可重构区域中的任务，并且V_i在V_j之前执行，结点RV_j作为重构结点应该被加在V_i和V_j.之间，RV_j是V_j重构做消耗的时延，更新连接任务结点V_i和V_j的边为连接任务结点和重构结点之间边(V_i,RV_j),(RV_j,V_j)。假设模块A和模块B在可重构区域PRR₁中，模块C和模块D在可重构区域PRR₂中，为了表示各可重构区域中的重构时延，引入RB₁和RD₁到任务依赖关系图中，原先的有向边A₁->B₁变成A₁->RB₁->B₁,原先的C->D₁变成C->RD₁->D₁。

但是，由于同一时刻只有一个可重构区域可以被重构，也就是重构结点之间存在着竞争关系，所以需要引入特别的关系边来表示这种重构约束。

双向选择边RE＝<RV_i|RV_j>，该双向选择边由一对相反指向的边构成，RV_i->RV_j或者RV_j->RV_i，不同的指向表示对重构结点不同的调度顺序，并且这一对相反的边是异或关系，即在任务调度图中只能在双向变中选择一个指向的边，因为任意两重构结点之间只可能存在着一种调度顺序。

建立任务调度图后，测量出每个功能模块的片上功率，并按照模型可以估算出FPGA总功率，具体步骤如下：

在一块已经划分好可重构区域、分配好模块的FPGA芯片上，建立功耗模型。由于总的功耗是由执行任务的功耗和重构功耗两部分构成，所以有如下等式：

E_total＝E_cfgs+E_tasks

E_total是指运行时芯片上消耗的总能量，E_cfgs是指运行时由于重构硬件资源消耗的总能量，E_tasks指的是执行硬件任务时所消耗的总能量。由于E_cfgs与总的重构时延T_cfg成线性关系，所以可以通过下列等式得到E_cfgs。

E_cfgs＝P_cfg*T_cfgs＝P_cfg*∑t_cfgi

由于缺乏针对动态可重构***中的对每个硬件任务的功耗估计模型，所以通过如下图所示的电路测量出P_cfg，P_cfg是重构功率，t_cfgi分别表示每次重构的时间。

通过测量出重构功率P_cfg以及每个硬件任务在芯片上所占用的功率P_i。假定当芯片上没有加载任务，并且没有重构时的功率为零，所以E_tasks可以由如下等式得到。

E_tasks＝∑P_i*t_i

其中t_i表示第i个任务在芯片上所占用的时间。综合上述等式总的能量消耗模型可以表示为：

E_total＝P_cfg*∑t_cfgi+∑P_i*t_i＝P_avg*t_total

其中分别P_avg，t_total是芯片工作时的平均功率和总时间。的目标就是通过减小P_avg和t_total，从而减小总功耗。

因此，本发明方就是使得在减少总的片上时间的同时也减少平均片上功率，那么就可以减少总功耗。

首先，创建双向边列表，用于存放所有的双向边，然后每次只取出一个双向边，每次比较双向边的两种选择，选择出在当前任务调度图中更好的情况，即总时延最小的情况，保留该方向的边，剪掉另一方向的边。如此循环下去，直到最后列表中没有双向边为止。每次在对双向边选取、剪枝之前，需要重新计算当前任务调度图中的相关重构结点的开始时间st和重构时延et。这样就可以减小任务调度的总时延。

为了能减少片上平均功率，基本思路是尽可能减少任务在片上的时间，让功率较大任务片上时间尽可能缩短。因为关键路径长度表示着总长度，为了不延长总时间和功耗，不对关键路径上的结点进行调整，而对非关键路径上的结点进行调整则不会延长总时间。因此，低功耗调度算法的主要思想就是，在最短关键路径算法的基础上，保持关键路径长度，通过比较非关键路径上结点与前后结点之间的功率，使得功率较大的任务的片上时间减小。

本实施例采用最短关键路径算法，来减少总的片上时间，如图3所示，模块A、模块B和模块C共用可重构区域PRR1，模块C、模块D和模块E共用可重构区域PRR2。为了表示重构时延，本文引入RA3、RB、RC1、RD、RE2和RF1到任务调度图中，这时有向边A2->B变成A2->RB->B，重构结点RB和RE2之间构建双向边<RB|RE2>，双向边提供了不同选择RB->RE2或RE2->RB。

关键路径上的权重之和表示可重构***中总的片上时间，最短关键路径算法可以找出一种关键路径尽量短的调度序列，从而减少总的片上时间。对双向边剪枝后，得到的调度序列如图4所示。

然后，在减少片上时延的情况下，同时减少片上平均功率。在实验过程中，通过测量各个模块的功耗，可以发现每个硬件任务的能量消耗是从重构该任务开始到重构下一个任务之前结束，其中包括运行时的功耗和重构功率，重构功率几乎是个常量，重构阶段的能量消耗是由重构功耗和运行时的功耗之和。

图5显示了最短关键路径算法的调度结果，和相对应的任务功耗图，阴影部分表示任务运行或重构时的功率，颜色越深，说明功率越大，从这张图中可以看出每个任务能量消耗的时间段。

为了能减少片上平均功率，本实施例尽可能减少任务在片上的时间，让功率较大任务片上时间尽可能缩短。因为关键路径长度表示着总长度，为了不延长总时间和功耗，不对关键路径上的结点进行调整，而对非关键路径上的结点进行调整则不会延长总时间。因此，低功耗调度算法的主要思想就是，在最短关键路径算法的基础上，保持关键路径长度，通过比较非关键路径上结点与前后结点之间的功率，使得功率较大的任务的片上时间减小。

具体算法是：因为考虑的是任务运行时的功耗，所以假设FPGA上没有重构任何任务时的功耗为零，以此为起点，通过上一节的功耗模型进行计算。1)比较非关键路径上的任务结点与它前一个任务结点和后一个任务结点之间的功率大小，找出最小功率的任务结点；2)重复步骤1，直到非关键路径上一段连续相邻的结点都比较结束，找出这一段非关键路径上最小功率的任务结点；3)在这一段非关键路径上，在最小功率任务结点(包括该结点)之前的结点尽可能早的重构运行，该节点之后的结点尽可能迟的重构运行。4)在最小功率任务结点之后可能会空出一段时间没有任务执行(此时由于可重构区域中还存在有任务，所以该任务依然会有功耗)，如果这段时间大于重构空任务(将可重构区域置空)所需的时间，则比较在这段时间内没有运行的任务功耗和重构空任务所需的功耗，如果重构空任务所需的功耗较小，那么可以通过重构空任务再次减少功耗。5)另外，在非关键路径上有两种任务结点情况比较特别，一个是最开始配置到可重构区域的任务，由于在非关键路径上，在不延长关键路径的情况下，尽可能迟的重构到可重构区域中。另一种就是最后重构到可重构区域的任务，即便不需要了但由于还滞留在片上，依然会消耗功耗，所以可以按照类似步骤四的方法进行处理。

如图6所示，A₁，C₂，RE₂，E₂,，RF₁和F₁都是非关键路径上的结点，A₁是头结点，并且在非关键路径上,所以尽可能迟的调度A₁，即按照A₁最迟开始时间来调度.{D,RE₂,E₂,RF₁,F₁,F₂}是非关键路径上一些列连续的结点，其中发现E₂是最小功率的任务结点，所以将RF₁，F₁在最迟开始时间调度，由于在E₂和RF₁之间存在一段没有任务运行的时间段，但是由于该时间段小于重构时延，为了不延长总时延，所以不重构空任务。C₂是最后重构的任务，并且最非关键路径上，所以竟可能早的调度C₂。这样就空出一段足够长的时间段来重构空任务，按照最初的设定，空任务的功率为零，并且重构任务C₂所需的功耗比任务C₂在这段空闲时间段内的片上功耗要小，因此可以通过将可重构区域置空来减少功耗。

图7表示是低功耗调度结果，可以容易发现低功耗调度算法通过减少高功耗任务在片上的和减少不必要的功耗，达到减少功耗的目的，该算法通过调度不仅有效的减少片上时间，而且有效减少片上功耗。

Claims (6)

1.一种基于FPGA部分动态可重构技术模块划分的低功耗调度方法，其特征在于，包括：

1)构造基于FPGA部分动态可重构技术模块划分的任务调度关系图；

2)建立基于FPGA部分动态可重构技术模块划分的功耗测量和评估模型，测量出各个功能模块的片上功耗和重构功耗，根据所述功耗测量和评估模型评估出不同调度策略下的总功耗；

3)根据基于FPGA部分动态可重构技术模块划分的低功耗调度算法，在降低任务调度总时延的情况下，降低功能模块的平均片上功率，从而同时减小总时延和总功率，实现降低总功耗。

2.根据权利要求1所述基于FPGA部分动态可重构技术模块划分的低功耗调度方法，其特征在于：所述任务调度关系图通过将重构时延和重构之间的竞争关系在任务数据流图中构造重构结点和双向选择边来描述，构造的任务调度依赖图的关键路径长度表示所有任务调度完成的总时延。

3.根据权利要求2所述基于FPGA部分动态可重构技术模块划分的低功耗调度方法，其特征在于所述重构结点包括：

结点V_i和V_j表示在同一个可重构区域中的任务，并且V_i在V_j之前执行，结点RV_j作为重构结点被加在V_i和V_j之间，RV_j是V_j重构做消耗的时延，更新连接任务结点V_i和V_j的边为连接任务结点和重构结点之间边(V_i,RV_j),(RV_j,V_j)。

4.根据权利要求3所述基于FPGA部分动态可重构技术模块划分的低功耗调度方法，其特征在于所述双向选择边为RE＝<RV_i|RV_j>，该双向选择边由一对相反指向的边构成，RV_i->RV_j或者RV_j->RV_i，不同的指向表示对重构结点不同的调度顺序，并且这一对相反的边是异或关系。

5.根据权利要求4所述基于FPGA部分动态可重构技术模块划分的低功耗调度方法，其特征在于根据所述功耗测量和评估模型估算出FPGA总功率包括：

在一块已经划分好可重构区域、分配好模块的FPGA芯片上，建立功耗模型，总的功耗为：

E_total＝E_cfgs+E_tasks

式中，E_total是指运行时芯片上消耗的总能量，E_cfgs是指运行时由于重构硬件资源消耗的总能量，E_tasks指的是执行硬件任务时所消耗的总能量；

由于E_cfgs与总的重构时延T_cfg成线性关系，所以通过下式得到E_cfgs：

E_cfgs＝P_cfg*T_cfgs＝P_cfg*∑t_cfgi

E_tasks＝∑P_i*t_i

式中，P_cfg是重构功率，t_cfgi分别表示每次重构的时间，P_i为每个硬件任务在芯片上所占用的功率，t_i表示第i个任务在芯片上所占用的时间；所以：

E_total＝P_cfg*∑t_cfgi+∑P_i*t_i＝P_avg*t_total

P_avg、t_total分别是芯片工作时的平均功率和总时间。

6.根据权利要求5所述基于FPGA部分动态可重构技术模块划分的低功耗调度算法，其特征在于减小任务调度总时延的同时降低FPGA片上平均功率包括：

创建双向边列表，用于存放所有的双向边，然后每次只取出一个双向边，每次比较双向边的两种选择，选择出在当前任务调度图中更好的情况，即总时延最小的情况，保留该方向的边，剪掉另一方向的边；如此循环下去，直到最后列表中没有双向边为止；每次在对双向边选取、剪枝之前，需要重新计算当前任务调度图中的相关重构结点的开始时间st和重构时延et，从而减小任务调度的总时延；

在最短关键路径算法的基础上，保持关键路径长度，通过比较非关键路径上结点与前后结点之间的功率，使得功率较大的任务的片上时间减小，从而减少片上平均功率。