CN104579344A - 多级噪声整形模数转换器 - Google Patents
多级噪声整形模数转换器 Download PDFInfo
- Publication number
- CN104579344A CN104579344A CN201410449904.2A CN201410449904A CN104579344A CN 104579344 A CN104579344 A CN 104579344A CN 201410449904 A CN201410449904 A CN 201410449904A CN 104579344 A CN104579344 A CN 104579344A
- Authority
- CN
- China
- Prior art keywords
- sigma modulator
- delta
- signal
- modulator
- rear end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
- H03M3/416—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being multiple bit quantisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
- H04M1/724—User interfaces specially adapted for cordless or mobile telephones
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本公开描述了改进的多级噪声整形(MASH)模数转换器(ADC),用于将模拟输入信号转换成数字输出信号。特别地,全德尔塔-西格玛(ΔΣ)调制器设置在MASH?ADC的前端,并且另一全ΔΣ调制器设置在MASH?ADC的后端处。前端ΔΣ调制器将模拟输入信号数字化,并且后端ΔΣ调制器将前端ΔΣ调制器的输出与(原始)模拟输入信号之间的误差数字化。在该构造中,后端调制器将(全)前端调制器的误差数字化,松弛了前端的一些设计约束。这些设计约束包括热噪声、数字噪声抵消滤波器复杂度(前端的量化噪声已由前端的噪声传递函数整形),和/或非线性。
Description
技术领域
本公开一般涉及模数转换器,尤其涉及改进模数转换器的性能。
背景技术
在许多电子设备应用中,模拟输入信号转换成数字输出信号(例如,用于进一步的数字信号处理)。例如,在精确测量***中,电子设备设有一个或多个传感器以进行测量,并且这些传感器可产生模拟信号。模拟信号随后作为输入提供给模数转换器(ADC)以产生数字输出信号以进行进一步处理。在另一实例中,在移动设备接收器中,天线基于在空气中载有信息/信号的电磁波来产生模拟信号。然后,天线所产生的模拟信号作为输入提供给ADC以产生数字输出信号,用于进一步处理。
基于德尔塔-西格玛(ΔΣ)调制的模数转换器(ADC)(本文中可互换地称为“ΔΣ调制器”或“ΔΣADC”)已广泛用于数字音频和高精度仪器***中。ΔΣ调制器通常提供了能够以高分辨率、低成本将模拟输入信号转换成数字信号的优势。典型地,ΔΣADC使用ΔΣ调制器(例如,使用低分辨率ADC,诸如1位ADC、闪存ADC、闪存量化器等)对模拟信号编码,然后,如果可行,将数字滤波器应用到ΔΣ调制器的输出以形成较高分辨率数字输出。环路滤波器可被设置以提供ΔΣ调制器的误差反馈。ΔΣ调制器的一个关键特征在于,其能够将量化噪声推至较高频率,也称为噪声整形。结果,□ΣADC通常能够实现高分辨率的模数转换。由于其普及性,已经提出了许多对ΔΣADC和采用ΔΣADC的结构的变化形式。
发明内容
本公开描述了一种改进的多级噪声整形(MASH)模数转换器(ADC),用于将模拟输入信号转换成数字输出信号。特别地,全德尔塔-西格玛(ΔΣ)调制器设置在MASH ADC的前端处,并且另一全ΔΣ调制器设置在MASH ADC的后端处。前端ΔΣ调制器将模拟输入信号数字化,后端ΔΣ调制器将前端ΔΣ调制器的输出与(原始)模拟输入信号之间的误差数字化。在后端调制器将(全)前端调制器的误差数字化的这种构造中,松弛了前端的一些设计约束。这些设计约束包括热噪声、数字噪声抵消滤波器复杂度(前端的量化噪声已经由前端的噪声传递函数整形)、和/或非线性。
附图说明
图1示出了图示说明两级MASH ADC的简化示意图。
图2示出了图示说明两级Sturdy MASH ADC;
图3示出了图示说明两级MASH ADC的特殊情况的简化示意性;
图4示出了示出两级MASH ADC的简化示意图,其是图3的两级ADC的特殊情况;
图5示出了简化示意图,图示说明根据本公开的一些实施方案的改进的MASH ADC;
图6示出了简化示意图,图示说明根据本公开的一些实施方案的改进的MASH ADC的示例性实现;
图7示出了流程图,图示说明根据本公开的一些实施方案的利用改进的MASH ADC将模拟输入信号转换成数字输出信号的示例性方法;
图8是简化示意性,图示说明根据本公开的一些实施方案的改进的MASH ADC的示例性应用;以及
图9是简化示意图,示出了根据本公开的一些实施方案的前端调制器和后端调制器的输出与两个数字滤波器组合;以及
图10示出了前端调制器(A)的输出V1的波形、后端调制器(B)的净输入的波形、后端调制器(C)的输出V2的波形、V1(D)的频谱、V2(E)的频谱和最终组合输出(F)的频谱。
具体实施方式
已经提出了ΔΣADC的不同变型例来实现适合于各种***的各种优势。一些ΔΣADC关心的是功率,而一些其他的ΔΣADC关心的是复杂度。一些ΔΣADC关心的精度,即对误差和/或噪声的控制。例如,对于重点在于噪声整形的应用,可以使用更高阶的ΔΣ调制器,即,在环路滤波器中使用更多的积分器和反馈路径来对量化噪声进一步整形至甚至更高的频率。
已经提出了用于ΔΣADC的一组结构,多级噪声整形(MASH)ADC,具有前端和后端,在前端和后端处每个调制器的输入不同,和/或级的实现可以不同。虽然提供多级增加了ΔΣADC的复杂度和成本,但是一些具有显著的性能。然而,这些MASH ADC结构中的许多仍存在各种缺点。例如,一些MASH ADC遭遇了对系数误差的高灵敏度的问题(例如,在一个或多个反馈路径中使用的系数,其可对于一定的带宽或输入信号来优化)。为了降低对系数误差的灵敏度,可以使用更高阶的前端调制器。为稳定性原因,反馈型的前端拓扑结构可能是优选的。然后,在阶数与前端的低积分器增益之间存在韧性折衷。结果,为了使用更高阶的前端,不得不在前端消耗过量的功率来实现与使用较低阶前端的情况相比而言相同的热噪声目标。
其他的已尝试使用0-X MASH型的ADC来处理该问题。0-X MASH使用0阶闪存ADC(即,无环路滤波器)作为前端来提供对模拟输入的初始量化。后端的德尔塔-西格玛调制器用来将整个前端的误差数字化。使用0-X MASH ADC的问题在于,其极其偏向于采用前馈后端调制器来降低其对系数误差的灵敏度。这导致了***的稳定性问题,尤其是对于较大的带外信号。对于0-X MASH ADC的另一担心在于,其具有附接到其输入的闪存量化器/ADC,闪存量化器/ADC对输入增加了额外的电容负载并且会导致信号相关的回弹误差。
改进的MASH拓扑结构(本文称为“缩放MASH”或“ZMASH”)避免了该折衷,因为在第一阶抵消了前的热噪声和线性化。结果,有机会使用更高阶的反馈型前端和后端调制器。在连续时间实现中,通过类似于任何其他连续时间ΔΣ调制器来改变其输入电阻器,所提出的ZMASH甚至可以具有自动增益控制(AGC)功能。
对于低过采样率(OSR)ΔΣ***,MASH拓扑结构有利于单级高阶***,因为有不可避免的低积分器增益。然而,为了降低系数误差的零度,甚至是MASH优选带来相同问题的较高阶前端。公开的ZMASH通过使用受热噪声影响最小的前端级处理较大的输入信号电压来避免该问题,而后端级能够设计成具有松弛的积分器增益,因为由于较大的满标度定标因子(级间增益)而减小其满标度。
下面的部分描述了一些MASH拓扑结构的各种缺点。
具有将前端的闪存量化器的误差数字化的后端的两级MASH ADC
图1是简化的示意图,图示说明了两级MASH ADC100。前端级包含了环路滤波器102(描绘为具有输入L10和L11以及输出Y)以及具有M1步的闪存量化器F1104(例如,低分辨率或1位闪存ADC)。环路滤波器取模拟输入信号U(在输入L10处)和数字反馈信号V1(在输入L11)处并且产生输出信号Y1(在输出Y处)。闪存量化器F1104具有M1步并且将Y1数字化成数字输出V1并且增加了量化噪声E1。后端级也包含环路滤波器106和具有M2步的闪存量化器F2108。后端取Y1与V1之间的差值且将其数字化成V2。最终输出V能够通过使用噪声抵消滤波器(NCF)从V1和V2得出。
在图1中,增益框G110代表了前端级与后端级之间的级间增益。增益框G110的增益还称为满标度(FS)定标因子并且是前端和后端的满标度之间的比率。由于后端仅处理闪存量化器F1104的量化噪声,所以其满标度可能能够制的如前端的满标度的1/M1一样小。这减少了量化噪声E2并且改进了MASH ADC100的总的信号-量化噪声比(SQNR)。图1中的T1和T2分别代表前端级和后端级的输入参考热噪声。级间增益G不会有助于排斥/抵消后端级的热噪声。
数字闪存输出V1和V2能够表达如下:
V1=STF1*(U+T1)+NTF1*E1
V2=STF2*G(-E1+T2)+NTF2*E2
STF1是前端级的信号传递函数。NTF1是前端级的噪声传递函数。STF2是后端级的信号传递函数,并且NTF2是后端级的信号传递函数。(这些项在本公开全文中使用一致。)
此处,假设E2是根据后端级的放大的满标度来测量的。当V1和V2被求和以产生最终输出V时,V2将不得不通过级间增益G来缩小,因此E2同样也将缩小。这反映了,通过使用具有相同转换步数的量化器,后端级中的减小的满标度相应地降低了其量化噪声E2。能够通过使用数字噪声抵消滤波器(NCF)STF2d和NTF1d将V1与V2相加来形成最终输出V:
=STF1*STF2d*(U+T1)+STF2*NTF1d*T2
+(NTF1*STF2d-STF2*NTF1d)E1+NTF2*NTF1d*E2
第一项是具有来自前端的输入参考热噪声T1的输入U。第二项是后端的经整形的输入参考热噪声。第三项(粗体)是到最终输出的量化噪声E1的泄漏。当(噪声抵消滤波器,NCF)NTF1d/STF2d匹配NTF1/STF2时,E项将消失。最后一项是通过NTF2和NTF1d的乘积整形的量化噪声E2。如上述等式所表明的,MASH拓扑结构对于系数误差以及两个调制器的时间误差敏感,因为这些误差会影响模拟NTF1和STF2。如果NTF1d被标记为NTF1(1+Δ1)且STF2d被标记为STF2(1+Δ2),则来自E1的泄漏项将重写为:
泄漏=NTF1*STF2*(Δ2-Δ1)*E1
Δ1和Δ2是NTF1和STF2的相对误差因子。如上述等式表明的,较高阶的前端级可具有更进取的NTF1,因此对于系数误差更不敏感。
为了降低系数灵敏度,MASH期望一种较高阶的前端级。然而,通过低OSR***中的较高阶的反馈型前端级,第一积分器的增益将极低,这要求前端调制器内的其他积分器有显著高的功率。限制前端调制器的阶数的其他考量是其阻断容差。较高阶的前端级将对较大的带外阻断信号更敏感。一旦前端饱和,则后端也将饱和。这对于所有MASH拓扑结构都是如此。
不具有数字噪声抵消滤波器的Sturdy MASH(SMASH)
图2是简化示意图,示出了两级Sturdy MASH(SMASH)ADC200。这与图1中所示的MASH相似,因为其也包含前端级(具有环路滤波器202、闪存量化器F1204)以及后端级(具有环路滤波器206、闪存量化器F2208)。后端级将前端级内的闪存量化器F1204的量化误差数字化。此处的差值是指后端级的数字输出V2也馈送到前端级的输入。V1和V2的环路等式可写如下:
(-E1+T2)G*L20+V2*L21+E2=V2
V1和V2能够利用叠加而得到(将V2处理为前端的输入):
V2=STF2*G(-E1+T2)+NTF2*E2
SMASH拓扑结构能够采用后端调制器,确保其NTF2等于1-STF2。通过这种假设,能够仅将V1与V2/G相加来获得最终输出V,而无需任何噪声抵消滤波器(NCF):
=STF1(U+T1)+NTF1*E1+NTF1*STF2(-E1+T2)+NTF1
=STF1(U+T1)+STF2*NTF1*T2+NTF1(1-STF2)E1+NTF1
如上文所述的,不使用任何数字噪声抵消滤波器,总量化噪声是通过NTF1和NTF2的乘积整形的E1与E2/G之和(上面用粗体标记)。这是SMASH的主要益处。然而,由于E1通常比E2/G大得多,所以总量化噪声受整形后的E1限制。换言之,已经失去了利用级间增益G来减小总量化噪声的益处。另外,SMASH拓扑结构趋于使用前馈(FF)后端级,因其总是具有其STF=1-NTF。FF后端展现出峰值STF,其可使***的稳定性和阻断容差变差。
在一些SMASH拓扑结构中,具有直接输入信号前馈(表示从输入连接到量化器)的后端级用来实现STF2=1,使得V变成:
由于STF2=1,所以在最后输出中E1项消失。能够不借助任何数字滤波器来获得常规的MASH的相同益处。然而,如何在CT调制器中实现这些直接输入前馈成为一个问题。对于低OSR***,STF2中的任何相位/延迟误差会导致从NTF1*E1泄漏。
具有数字噪声抵消滤波器(NCF)的SMASH
在普通的SMASH中,能够实现前馈型的前端和后端。在该情况下,STF2不一定等于1-NTF2。因此,为了获得有意义的输出V,可以使用数字噪声抵消滤波器(NCF):
其中系数A-D为:
A=STF1*NCF
B=(-NCF+NCF*NTF1+1)STF2
C=NTF1*NCF-(1+NTF1*NCF-NCF)STF2
D=(-NCF+NCF*NTF1+1)NTF2
为了强制系数C为零,NCF必须:
该NCF接近信号带中的单位,但不确切,并且其对系数误差的灵敏度看起来不比常规的MASH更好。
特殊情况:0-X MASH
特殊情况0-X MASH可视为NTF1和STF1等于单位的特殊情况的SMASH。图3是简化示意图,示出了两级MASH ADC300的特殊情况。前端不具有环路滤波器(即,无积分器和误差反馈环)并且仅有闪存量化器F1302。后端具有环路滤波器304和闪存量化器F2306。最后的数字输出V能够通过将V1和V2/G求和而容易地得到,NCF是对于普通的SMASH结构获得的。在该情况下,单位的NTF1是有利的,并且期望的NCF是STF2。如果将噪声抵消滤波器(NCF)标记为STF2d:
来自E1的泄漏项(以粗体标记)与STF2d的精度成正比。反馈型前端调制器可使其STF变化1~2%,这使得E1的泄漏衰减了40dB。对于具有低OSR的目标80dB DR的设计来说,这通常是不可接受的。然而,0-XFB MASH可用于以具有适当的OSR的60~70+dB DR为目标的***。使用反馈型后端的一个益处在于其增强的阻断容差。另外,较高阶反馈型后端不会有通常的低积分器增益问题,因为级间增益G有助于通过4-8的因子对其进行松弛。
0-X前馈(FF)MASH
0-X MASH调制器可有益于前馈后端级的方式与SMASH调制器相同。图4是简化的示意图,示出了另一两级MASH ADC400(图3中的ADC300的特殊情况)。前端不具有环路滤波器(即,无积分器和误差反馈环),而仅有闪存量化器F1402。后端具有环路滤波器404和闪存量化器F2406。在前馈构造中,后端的输出V2不直接提供给环路滤波器404。相反,输出V2经过增压块1/G,并且增益块1/G 408的输出与U和T2求和。通过前馈后端级,STF2将等于1-NTF2。因此,仅通过将V1和V2/G求和,得到:
因此,E1和E2/G两者的量化噪声将通过NTF2来整形。更进取的NCF方法也能够应用于0-X FF MASH,其中NCF设定为STF2d:
与0-X FB MASH比较,前馈后端级的STF2将变化很少,因此***对系数误差较不敏感。
改进的MASH ADC:缩放MASH(ZMASH)
虽然上述MASH拓扑结构能够实现合理的性能,但是本公开提出了另一改进的MASH拓扑结构,其减轻了这些MASH拓扑结构的至少一些缺点。图5是简化的示意图,示出了根据公开的一些实施方案的改进的MASHADC500。用于将模拟输入信号转换成数字输出信号的MASH ADC具有前端级和后端级。前端级包括(全)德尔塔-西格玛调制器,具有环路滤波器502和闪存量化器F1504,用于将模拟输入信号U数字化以产生第一中间数字输出信号V1,后端级包括(全)德尔塔-西格玛调制器,具有环路滤波器506和闪存量化器F2508,用于将模拟输入信号U与第一中间数字输出信号V1之间的误差(误差=U-V1)数字化以产生第二中间数字输出信号V2。MASH ADC的(最终)数字输出信号V是由第一中间数字输出信号V1和第二中间数字输出信号V2产生的。例如,V1和V2可经过求和和/或滤波(例如,噪声抵消滤波器NCF)以产生V(例如,使用数字信号处理器)。
馈送到后端级的残差不再是前端级中的量化器F1的量化误差(与具有用于将前端的闪存量化器的误差数字化的后端的两级MASH ADC对比)。相反,馈送到后端级的残差是整个前端(包括环路滤波器502和闪存量化器F1502)的误差。此处的残差是整个前端级的误差。因此,整个MASH表现得类似于两步ADC,即,后端缩放成前端的最低有效位(LSB)且将前端的残差数字化。另一种看待ZMASH的方式是其与前端F1有整个调制器替代的0-X MASH类似,但是有优势。
如果假设信号U前馈路径中有理想延迟,则数字输出可写为:
V1=STF1(U+T1)+NTF1*E1+IMD1
V2=STF2*G(U-V1+T2)+NTF2*E2
=STF2*G((1-STF1)U-STF1*T1-NTF1*E1-IMD1)
+NTF2*E2
此处,IMD1代表由于前端级中的非线性而在V1中产生的非线性失真项。最终数字输出V能够通过等于STF2d的噪声抵消滤波器(NCF)来形成:
=(STF1(U+T1)+NTF1*E1+IMD1)(STF2d-STF2)
如上述等式中所指出的,理想的是ZMASH具有输出,该输出具有信号分量(U+T2),其具有来自由NTF2整形的后端调制器的量化噪声。来自前端级的泄漏项与STF2d与STF2之间的差值成比例。假设能够使STF2与STF2d之间的匹配小至1%(-40dB排斥),则前端级能够设计成对其量化/热噪声以及线性度具有松弛的要求。一般而言,ZMASH展现出对于如下一个或多个的一阶抵消:前端德尔塔-西格玛调制器的热噪声、前端德尔塔-西格玛调制器的非线性,以及通过前端德尔塔-西格玛调制器的噪声传递函数整形的德尔塔调制器的量化噪声。
为了具有相对大的级间增益G,前端STF1可与信号带中的整体匹配(或等同地,输入的前馈增益必须匹配STF1)。STF1中的诸如1~2%的小误差不会导致严重的稳定性问题,因为后端满标度能够设计成具有额外的裕度。例如,后端的满标度将是级间增益G为8的前端满标度的12.5%。
图6是简化的示意图,示出了根据本公开的一些实施方案的改进的MASH ADC的示例性实现方式。具体地,图6显示出2-2ZMASH ADC600,其中前馈路径通过延迟和电阻器R32来实现。在ZMASH ADC的连续时间(CT)实现中,在图6中用于将模拟输入信号U提供给后端级以产生前端级的误差的延迟块602可能必须使其增益和相位响应与前端调制器和DAC4中的信号路径匹配。这涉及到一些固定的延迟以及连续时间STF1响应和DAC响应。这可能通过无源R-C延迟以及低通滤波结构或L-C栅格延迟结构来完成。当与具有将前端的闪存量化器的误差数字化的后端的两级MASH ADC和SMASH相比时,ZMASH的差别在于,E2仅由NTF2整形,因此后端需要为用于某信号-量化噪声比目标的较高阶调制器。
为进一步阐明ZMASH的优势,将ZMASH的性能与低中频(IF)基站接收器内的低OSR高速连续时间ADC的应用方案中的其它MASH拓扑结构进行比较。与其它各种MASH拓扑结构相比所提出的ZMASH的主要优势在于,其使用了(全)调制器前端来处理大的输入信号并且提供适度精确的数字化。整个前端误差进一步由反馈型的后端级来数字化。较大的级间增益G有助于在热噪声事关重要的反馈型后端级中的热噪声-功率折中。前端的热噪声实际上无关紧要,因此能够设计成具有低的积分器增益。这与0-X FB MASH相似。对于前端的线性度的松弛的要求能够进一步用来降低其复杂度和功耗。通过较高阶的NTF1,来自前端量化噪声的泄漏不会造成问题。
在比较时,MASH/SMASH还期望有较高阶的前端来改进它们对系数变化的鲁棒性。然而,随着前端的热噪声在MASH/SMASH中关系紧要,它们面临着功率和调制器阶数之间的严重的折中。ZMASH不存在这种折中。ZMASH可具有小的、简单的、以及低功率的三阶前端级,且总体来看仍实现低的热噪声。
总而言之,ZMASH可具有与0-X反馈MASH相似的热噪声效率,而不具有对STF2变化的灵敏度问题以及在输入处可能的快速回弹问题。ZMASH还能够实现作为常规的MASH/SMASH的自动增益控制(AGC)功能。ZMASH对前端或后端中的调制器的类型不具有任何特定的要求,并且其前端量化噪声E1理想地被抵消,与MASH和0-X MASH相似。ZMASH的主要缺点在于,后端调制器的量化噪声仅由NTF2整形。因此,对于目标SQNR,ZMASH可采用较高阶的后端调制器级。另外,ZMASH还需要输入附接到延迟线,类似于0-X MASH。这可能会导致频率相关的输入阻抗。然而,通过采用无源延迟和低通滤波器(LPF)结构,延迟线的输入阻抗预期是稳定的且受控于信号带中且在高频下减小。假设前端级能够吸收高频反射,则ADC在高频下输入阻抗的减小提供了额外的阻断排斥。
表1简要地将三种MASH拓扑结构与所提出的ZMASH拓扑结构针对在用于低中频(IF)基站接收器的低OSR ADC内的应用进行了比较。
表1 四种MASH拓扑结构的比较
相比于其它的MASH拓扑结构0-4FF MASH的STF不太可能具有1%的变化。
ZMASH的变化:反馈和前馈构造
一般而言,前馈调制器由于具有高的前端增益特征,对于相同的热噪声要求,前馈调制器具有低的功耗。因此,在功耗重要且期望较小的带外阻断信号的应用中,前馈调制器将是优选的。在一些特殊情况下,诸如在0-X MASH ADC中,信号带中的稳定的STF是前馈调制器优选的另一原因。相比而言,反馈调制器在预期有较大的带外阻断信号的应用中优选,诸如通信***。反馈调制器的低通类STF将有助于衰减带外阻断信号并且保持稳定性。
前端级和后端级中的任一者或两者可构造有反馈或前馈构造(或两者的混合),取决于特定应用和ZMASH ADC的期望特性。前馈调制器通常在环路滤波器的正前方仅具有一个反馈DAC路径,但是具有从积分器输出到闪存量化器的输入的多个前馈路径。结果,具有前馈构造的调制器通常具有较高的前端增益、在信号带中更稳定的STF,带外峰值STF行为。相比而言,具有反馈构造的调制器包括进入环路滤波器的多个反馈DAC路径并且展现出不具有峰值的低通类STF。反馈调制器通常具有较低的前端增益以及对于分量参数变化更敏感的STF。
在一些实施方案中,前端德尔塔-西格玛调制器构造成反馈构造(例如在前端德尔塔-西格玛调制器中的反馈构造中如图5所看到的第一中间数字输出信号V1),并且后端德尔塔-西格玛调制器构造成前馈构造(例如,在后端德尔塔-西格玛调制器中的前馈构造中提供前端调制器的误差)。如此,噪声抵消滤波器中的数字组合系数之一变得易于实现,因为与反馈型调制器相比前馈后端调制器的STF变化更少。另外,前馈后端还提供了较高的前端增益,这有助于改善热噪声-功率的折中。
在一些实施方案中,前端德尔塔-西格玛调制器构造成前馈构造(例如,在前端德尔塔-西格玛调制器的前馈构造中提供如图5所示的模拟输入信号U),并且后端德尔塔-西格玛调制器构造成反馈构造(例如,在后端德尔塔-西格玛调制器的反馈构造中提供如图5所示的第二中间数字输出信号V2)。利用前馈前端调制器使得信号U延迟路径的幅值响应和前端STF的匹配任务更容易。
在一些其它的实施方案中,前端德尔塔-西格玛调制器和后端德尔塔-西格玛调制器两者都构造成反馈构造(例如,在前端德尔塔-西格玛调制器的反馈构造中如图5所示的第一中间数字输出信号V1,并且在后端德尔塔-西格玛调制器的反馈构造中提供第二中间数字输出信号V2)。这种类型的构造得到了最高的稳定性和阻断容差,因为前端和后端均展现出无峰值的低通类STF。
在一些实施方案中,前端德尔塔-西格玛调制器和后端德尔塔-西格玛调制器两者都构造成前馈构造(例如,在前端德尔塔-西格玛调制器中的前馈构造中提供如图5所示的模拟输入信号U,并且在后端德尔塔-西格玛调制器的前馈构造中提供前端调制器的误差)。前馈后端调制器通过稳定STF来松弛数字滤波器设计,并且反馈DAC的数量也由于前端和后端两者都是前馈调制器而显著减少。
ZMASH的变化:连续时间和离散时间构造
前端级和后端级中的任一者或两者可以具有连续时间实现或离散时间实现,取决于特定应用和ZMASH ADC的期望特性。一般而言,离散时间德尔塔-西格玛调制器和连续时间德尔塔-西格玛调制器共用相同的构建块。然而,环路滤波器的特性彼此之间不同。离散时间德尔塔-西格玛调制器使用离散时间环路滤波器,典型地通过开关电容器电路来实现。另一方面,连续时间德尔塔-西格玛调制器采用连续时间环路滤波器,其可由gm-C、有源RC、LC或其他过滤元件来实现。
在一些实施方案中,前端德尔塔-西格玛调制器具有连续时间环路滤波器(例如,将如图5中所示的模拟输入信号U作为输入提供给前端德尔塔-西格玛调制器的连续时间环路滤波器),并且后端德尔塔-西格玛调制器具有离散时间环路滤波器(例如,将前端调制器的误差作为输入提供给后端德尔塔-西格玛调制器的离散时间环路滤波器)。在某低速、高精度应用中,更易于设有仅需要具有小的满标度范围的精确离散时间后端。
在一些实施方案中,前端德尔塔-西格玛调制器具有离散时间环路滤波器(例如,将如图所示的模拟输入信号U作为输入提供给前端德尔塔-西格玛调制器的离散时间环路滤波器),并且后端德尔塔-西格玛调制器具有连续时间环路滤波器(例如,将前端调制器的误差作为输入提供给后端德尔塔-西格玛调制器的连续时间环路滤波器)。在该情况下,使用连续时间后端的优势在于,其相对于热噪声大的离散时间实现具有较高的功率效率。
在一些其他的实施方案中,前端德尔塔-西格玛调制器和后端德尔塔-西格玛调制器两者都具有连续时间环路滤波器构造(例如,将如图所示的模拟输入信号U作为输入提供给前端德尔塔-西格玛调制器的连续时间环路滤波器,以及将前端调制器的误差作为输入提供给后端德尔塔-西格玛调制器的连续时间环路滤波器)。该构造适合前端和后端需要快速的高速应用。这是连续时间调制器相对于离散时间调制器的固有优势。另外,前端可以是节约实现时间的后端的小副本。
在一些实施方案中,前端德尔塔-西格玛调制器和后端德尔塔-西格玛调制器具有离散时间环路滤波器(例如,将如图所示的模拟输入信号U作为输入提供给前端德尔塔-西格玛调制器的离散时间环路滤波器,以及将前端调制器的误差作为输入提供给后端德尔塔-西格玛调制器的离散时间环路滤波器)。全离散时间实现具有更易于控制系数以及因此更高精度的优势。这对于一些低速、高精度应用可以是有吸引力的解决方案。
ZMASH的变化:较高阶的德尔塔-西格玛调制器
前端级和后端级可以具有一阶、二阶或更高阶的实现,取决于特定应用和ZMASH ADC的期望特性。一般而言,积分器的数量,以及因此环路滤波器中的反馈环的数量,表明了德尔塔-西格玛调制器的阶数。一阶调制器是无条件稳定的,但是必须对于更高阶调制器来执行稳定性分析。
在一些实施方案中,前端德尔塔-西格玛调制器是一阶德尔塔-西格玛调制器。在一些实施方案中,后端德尔塔-西格玛调制器是一阶德尔塔-西格玛调制器。在一些实施方案中,前端德尔塔-西格玛调制器是二阶德尔塔-西格玛调制器。在一些实施方案中,后端德尔塔-西格玛调制器是二阶德尔塔-西格玛调制器。在一些实施方案中,前端德尔塔-西格玛调制器是三阶或更高阶的德尔塔-西格玛调制器。在一些实施方案中,后端德尔塔-西格玛调制器是三阶或更高阶的德尔塔-西格玛调制器。在一些实施方案中,后端德尔塔-西格玛调制器的阶数比前端德尔塔-西格玛调制器的阶数高。后端的阶数确定了在其NTF中有多少噪声整形。后端中的阶数越高,噪声整形将更佳。另一方面,前端中的阶数仅对从前端到后端的量化噪声泄漏给以一些保护,从而更高阶的前端将对数字再组合滤波器中的系数误差较不敏感。因此,对于高SNR要求,后端的阶数可以高于前端。
将模拟输入信号U转换成数字输出信号V的方法
图7是示出根据本公开的一些实施方案的示例性方法700的流程图,利用改进的MASH ADC(ZMASH)将模拟输入信号转换成数字输出信号。在步骤702中,模拟输入信号(例如,如图5和图6中所示的U)作为输入提供给前端德尔塔-西格玛调制器,用于将模拟输入信号数字化以产生第一中间数字输出信号V1(例如,如图5和图6所示的V1)。在步骤704中,从模拟输入信号U中减去第一中间数字输出信号(例如,如图5和图6所示的V1)以获得前端调制器的误差。在步骤706中,误差作为输入提供给后端德尔塔-西格玛调制器,用于将误差数字化以产生第二中间数字输出信号(例如,图5和图6所示的V2)。在步骤708中,MASH ADC的数字输出信号(例如,V)由第一中间数字输出信号(例如,V1)和第二中间数字输出信号(例如,V2)产生。例如,第二中间数字输出信号和第一中间数字输出信号可以利用组合部组合/求和以产生数字输出信号。
ZMASH的应用:高性能蜂窝基站
图8是示出根据本公开的一些实施方案的简化示意图,示出了改进的MASH ADC(ZMASH)的示例性应用。ZMASH的一个适当的应用是下一代宏基站接收器。
典型地,基站接收器包括用于在空中接收模拟信号的一个或多个天线。对于多带信号,可以使用多个天线。空中的模拟信号然后作为模拟输入信号提供给ZMASH ADC(标记为例如图8中的ADC),用于将模拟信号转换成数字输出信号。在一些实施方案中,模拟信号经过一些滤波,诸如低通滤波器(在图8中标记为LPF),例如,在将模拟信号提供给ZMASHADC(例如ADC)之前去除噪声或去除模拟信号中的不期望的信号成分。
特别地,前端德尔塔-西格玛调制器设置在ZMASH中,用于将模拟信号数字化以产生第一中间数字输出信号,并且后端德尔塔-西格玛调制器设置在ZMASH中,用于将模拟信号和第一中间数字输出信号之间的误差数字化以产生第二中间数字输出信号。MASH ADC的数字输出信号由第一中间数字输出信号和第二中间数字输出信号产生。
在一些情况下,空中的模拟信号提供给与锁相环(PLL)控制***结合的混合器。此外,ADC(例如,ADC)还可在PLL控制的控制之下以保持数字输出信号彼此同相。***还可以包含支持电路模块,诸如串行-并行接口(SPI)、非易失性存储器(NVM)、先入先出缓冲器(FIFO)以及ARM处理器。
可提供诸如数字滤波器的数字信号处理电路,例如,通过求和和滤波,根据ZMASH ADC的第一中间数字输出信号和第二中间数字输出信号来产生数字输出信号。在一些情况下,这些数字滤波器等同于噪声抵消滤波器。实际上,这些滤波器能够利用有限脉冲响应滤波器(FIR)、无限脉冲响应滤波器(IIR)或两者的组合来实现。
图9是根据本公开的一些实施方案的简化示意图,示出了前端调制器和后端调制器的输出与两个数字滤波器组合。
如图9所示,ZMASH ADC内的前端ADC产生数字输出V,而ZMASHADC内的后端ADC产生数字输出V2。V1和V2应当通过使用数字滤波器组合以消除通过前端ADC添加的量化噪声。数字组合滤波器标记为DF1(z)和DF2(z)。DF1(z)和DF2(z)的传递函数应当与后端ADC(STF2(z)的信号传递函数和级间增益G(也称为满标度定标因子)匹配:
DF1(z)/DF2(z)=G*STF2(z)
其中G是前端与后端之间的级间增益。
图10示出了前端调制器(A)的输出V1的波形、后端调制器(B)的净输入的波形、后端调制器(C)的输出V2的波形、V1(D)2的频谱、V2(E)的频谱以及最终组合输出(F)的频谱。V1和V2组合以形成最终输出。此处使用的组合滤波器具有STF2(z)/G的要求响应。
在所提出的ZMASH ADC的连续时间实现中,上述等式中的STF2(z)必须包含DAC的额外的频率响应(例如,图6中的DAC4)。这可以是1.5或0.5时钟周期延迟,取决于V1相对于V2的定时安排。如果V1与V2无延迟地对准,则上述等式中的STF2(z)可以包括1.5时钟周期延迟。
在上面的实施方案的论述中,为了适应特定的电路***需要,能够容易地更换、替代或以其他方式修改opamp、DAC、ADC、电容器、时钟、DFF、除法器、电感器、电阻器、放大器、开关、数字核心、晶体管和/或可用于这些电路的其他部件。而且,值得注意的是,互补电子器件、硬件、软件等的使用提供了用于实现本公开教导的同等可行的选择。
在一个示例性的实施方案中,可以在关联的电子器件板上实现图中的任意数量的电气电路。板可以是普通电路板,其能够保持电子器件的内部电子***的各部件,进一步提供与其他***设备的连接。更具体地,板能够提供电气连接,***的其他部件能够借此进行电连通。任何适当的处理器(包含数字信号处理器、数字信号处理电路、微处理器、支持芯片组等)、存储元件等能够适当地基于特定配置需要、处理需求、计算机设计等而与板耦合。诸如外部存储设备、附加传感器、用于音频/视频显示器的控制器和***设备的其他部件可作为***卡、通过电缆或者机场到板本身中而附接到板上。
在另一示例性实施方案中,图中的电气电路可以实现为独立式模块(例如,具有构造为执行具体的应用或功能的关联部件和电路***的器件)或实现为***到电子器件的专用硬件中的模块。注意的是,本公开的特定实施方案可以容易地包含在片上***(SOC)封装中,或者是部分地,或者是整体地。SOC代表了将计算机或其他电子***的部件集成到单个芯片中的IC。其可以包含数字、模拟、混合信号以及通常的无线电频率功能:所有这些可以设置在单个芯片基板上。其他实施方案可以包括多芯片模块(MCM),多个单独的IC定位在单个电子封装件内并且构造为彼此通过电子封装件密切地交互。在其他各个实施方案中,可以在专用集成电路(ASIC)、场可编程门阵列(FPGA)以及其他半导体芯片中的一个或多个硅核上实现放大功能。
还需要注意的是,本文列出的所有的规范、尺寸和关系(例如,处理器的数量、逻辑操作等)仅是为了实施例和教导的目的而提供。这些信息可以有相当大的变化而不偏离本公开的精神或随附权利要求的范围。规范仅适用于一个非限制实施例,因此,它们应当如此解释。在前面的说明中,已经参照特定的处理器和/或部件的布置描述了示例性实施方案。可以对这些实施方案进行各种修改和改变,而不偏离随附权利要求书的范围。因此,说明书和附图应在示例的意义而不是限制的意义上考虑。
注意的是,上文参考附图论述的活动可适用于涉及信号处理的任何集成电路,特别是那些能够对ADC执行数字滤波的集成电路。在一些情况下,集成电路可构造为执行专门的软件程序或算法,其中一些可与处理数字化的实时数据相关联。一些实施方案可与多DSP信号处理、浮点处理、信号/控制处理、固定函数处理、微控制器应用等有关。
在一些背景下,本文论述的特征能够应用于医学***、科学仪器、无线通信和有线通信、雷达、工业过程控制、音频和视频设备、电流感测、仪器(其能够高度精确)以及其他基于数字处理的***。
而且,上文论述的一些实施方案能够在用于医学成像、患者监控、医学仪器和家庭保健的数字信号处理技术中设置。这可以包括肺监控器、加速度计、心率监控器、起搏器等。其他应用可涉及用于安全***(例如,稳定控制***、驾驶仪辅助***、制动***、任何类型的信息娱乐应用和内部应用)的汽车技术。此外,动力系(例如混合式车辆和电动车辆)能够使用高精度数据转换产品用于电池监控、控制***、报告控制、维护活动等。
在另外的其他实施例方案中,本公开的教导能够应用于使用ADC的工业市场。其他的消费应用可以包括用于家庭影院***、DVD记录仪和高清电视的音频和视频处理器。可设想其他的音频和高精度仪器***。
注意的是,通过本文提供的多个实施例,可以根据两个、三个、四个或更多个电气部件来描述交互。然而,这仅仅是为了清晰和示例的目的而进行。应当理解的是,***能够任何适当的方式固化。沿着类似的设计选择,图示的任何部件、模块和元件可以在各种可能的构造中组合,所有这些明显在该说明书的广义范围内。在一些情况下,通过仅参照有限数量的电气元件,可以更易于描述既定一组流程的一项或多项功能。应当理解,附图中的电气电路及其教导可轻易定标且能够适应大量的部件,以及更复杂的/精准的布置和构造。因此,所提供的实施例不应限制范围或抑制电气电路可能应用于多种其他体系结构的广义教导。
注意的是,在该说明书中,提到各个特征(例如,元件、结构、模块、部件、步骤、操作、特性等)包括在“一个实施方案”、“示例性实施方案”、“实施方案”、“另一实施方案”、“一些实施方案”、“各个实施方案”、“其他实施方案”、“可选的实施方案”和类似表达意图表示任何这样的特征包含在本公开的一个或多个实施方案中,但是可以或者可以不一定组合在同一实施方案中。
多种其他的改变、替换、变化、改动和修改可以通过本领域技术人员确定并且目的在于本公开涵盖所有这样的落在随附权利要求的范围内的改变、替换、变化、改动和修改。为了辅助美国专利商标局(USPTO)以及另外的在本申请中发布的任何专利的任意读者解释所附的权利要求书,申请人希望提请注意的是,申请人:(a)在权利要求自其申请日存在时,不意在任何所附的权利要求援引美国法典第35章第112部分的第六(6)段,除非在特定权利要求中特别地使用了“用于...的手段”或“用于...的步骤”的用语之外;以及(b)不意在通过说明书中的任何陈述以任何未反映在随附权利要求书中的方式来限制本公开。
其他的注解、实施例和实现方式
注意的是,上述的装置的所有可选特征还可以关于本文所描述的方法或过程来实现,并且实施例中的具体细节可以在一个或多个实施方案中的任意处使用。
在第一实施例中,提供了***(其可以包括任何适当的电路***、除法器、电容器、电阻器、电感器、ADC、DFF、逻辑门、软件、硬件、链路等),其可以是任何类型的计算机的部分,其可以进一步包括与多个电子部件耦合的电路板。***可以包括时钟器件,例如,对模拟数据采样以产生数字数据。随后,可以利用第一时钟将数字核心中的数字数据提供给宏的第一数据输出,第一时钟是宏时钟;利用第二时钟将用于对从宏的第一数据输出提供给物理接口的数据定时钟的手段,所述第二时钟是物理接口时钟;利用宏时钟对从数字核心提供到宏的复位输出的第一复位信号定时钟的手段,所述第一复位信号输出用作第二复位信号;利用第三时钟对第二复位信号采样的手段,其提供了比第二时钟的速率大的时钟速率,以产生采样的复位信号;以及响应于采样复位信号的变换而将第二时钟复位成物理接口的预定状态的手段。
在这些实例(上述的)‘用于...的手段“可以包括(但不限于)使用本文论述的任何适合的部件,以及任何适合的软件、电路***、中继器、计算机代码、逻辑、算法、硬件、控制器、接口、链路、总线、通信路径等。在第二实施例中,***包括存储器,存储进一步包括机器可读指令,当执行时,所述机器可读指令使***执行上述任何活动。
Claims (20)
1.多级噪声整形(MASH)模数转换器(ADC),用于将模拟输入信号转换成数字输出信号,所述MASH ADC包括:
前端德尔塔-西格玛调制器,其用于将所述模拟输入信号数字化以产生第一中间数字输出信号;以及
后端德尔塔-西格玛调制器,其用于将所述模拟输入信号与所述第一中间数字输出信号之间的误差数字化以产生第二中间数字输出信号;
其中所述MASH ADC的所述数字输出信号是由所述第一中间数字输出信号和所述第二中间数字输出信号产生的。
2.如权利要求1所述的MASH ADC,还包括:
组合部,其用于将所述第二中间数字输出信号与所述第一中间数字输出信号组合以产生所述数字输出信号。
3.如权利要求1所述的MASH ADC,其中:
所述前端德尔塔-西格玛调制器包括第一环路滤波器和第一闪存量化器;并且
所述后端德尔塔-西格玛调制器包括第二环路滤波器和第二闪存量化器。
4.如权利要求1所述的MASH ADC,其中:
所述前端德尔塔-西格玛调制器以反馈构造来构造;和/或
所述后端德尔塔-西格玛调制器以反馈构造来构造。
5.如权利要求1所述的MASH ADC,其中:
所述前端德尔塔-西格玛调制器以前馈构造来构造;和/或
所述后端德尔塔-西格玛调制器以前馈构造来构造。
6.如权利要求1所述的MASH ADC,其中:
所述前端德尔塔-西格玛调制器具有连续时间环路滤波器;和/或
所述后端德尔塔-西格玛调制器具有连续时间环路滤波器。
7.如权利要求1所述的MASH ADC,其中:
所述前端德尔塔-西格玛调制器具有离散时间环路滤波器;和/或
所述后端德尔塔-西格玛调制器具有离散时间环路滤波器。
8.如权利要求1所述的MASH ADC,其中所述MASH ADC展现出对于以下一个或多个的一阶抵消:所述前端德尔塔-西格玛调制器的热噪声、所述前端德尔塔-西格玛调制器的非线性以及通过所述前端德尔塔-西格玛调制器的噪声传递函数整形的德尔塔调制器的量化噪声。
9.如权利要求1所述的MASH ADC,其中:
所述前端德尔塔-西格玛调制器是二阶德尔塔-西格玛调制器;和/或
所述后端德尔塔-西格玛调制器是二阶德尔塔-西格玛调制器。
10.如权利要求1所述的MASH ADC,其中:
所述前端德尔塔-西格玛调制器是三阶德尔塔-西格玛调制器;和/或
所述后端德尔塔-西格玛调制器是三阶德尔塔-西格玛调制器。
11.利用多级噪声整形(MASH)模数转换器(ADC)将模拟输入信号转换成数字输出信号的方法,所述方法包括:
将所述模拟输入信号作为输入提供给前端德尔塔-西格玛调制器,用于将所述模拟输入信号数字化以产生第一中间数字输出信号;以及
从所述模拟输入信号中减去所述第一中间数字输出信号以获得所述前端调制器的误差;
将所述误差作为输入提供给后端德尔塔-西格玛调制器,用于将所述误差数字化以产生第二中间数字输出信号;
其中所述MASH ADC的所述数字输出信号是由所述第一中间数字输出信号和所述第二中间数字输出信号产生的。
12.如权利要求11所述的方法,还包括:
利用组合部将所述第二中间数字输出信号和所述第一中间数字输出信号组合以产生所述数字输出信号。
13.如权利要求11所述的方法,其中:
在所述前端德尔塔-西格玛调制器中以反馈构造提供所述第一中间数字输出信号;和/或
在所述后端德尔塔-西格玛调制器中以反馈构造提供所述第二中间数字输出信号。
14.如权利要求11所述的方法,其中:
在所述前端德尔塔-西格玛调制器中以前馈构造提供所述模拟输入信号;和/或
在所述后端德尔塔-西格玛调制器中以前馈构造提供所述前端调制器的误差。
15.如权利要求11所述的方法,其中:
将所述模拟输入信号作为输入提供给所述前端德尔塔-西格玛调制器的连续时间环路滤波器;和/或
将所述前端调制器的误差作为输入提供给后端德尔塔-西格玛调制器的连续时间环路滤波器。
16.如权利要求11所述的方法,其中:
将所述模拟输入信号作为输入提供给所述前端德尔塔-西格玛调制器的离散时间环路滤波器;和/或
将所述前端调制器的所述误差作为输入提供给后端德尔塔-西格玛调制器的离散时间环路滤波器。
17.如权利要求1所述的MASH ADC,其中:
所述前端德尔塔-西格玛调制器是二阶德尔塔--西格玛调制器;和/或
所述后端德尔塔-西格玛调制器是二阶德尔塔--西格玛调制器。
18.如权利要求1所述的MASH ADC,其中:
所述前端德尔塔-西格玛调制器是三阶德尔塔--西格玛调制器;和/或
所述后端德尔塔-西格玛调制器是三阶德尔塔--西格玛调制器。
19.蜂窝基站,包括:
天线,其用于在空气中接收模拟信号;
多级噪声整形(MASH)模数转换器(ADC),其用于将所述模拟信号转换成数字输出信号,所述MASH ADC包括:
前端德尔塔-西格玛调制器,其用于将所述模拟信号数字化以产生第一中间数字输出信号;以及
后端德尔塔-西格玛调制器,其用于将所述模拟信号与所述第一中间数字输出信号之间的误差数字化以产生第二中间数字输出信号;
其中所述MASH ADC的所述数字输出信号是由所述第一中间数字输出信号和所述第二中间数字输出信号产生的。
20.如权利要求19所述的蜂窝基站,还包括:
数字信号处理电路,其用于由所述第一中间数字输出信号和所述第二中间数字输出信号产生所述数字输出信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/057,153 US9178529B2 (en) | 2013-10-18 | 2013-10-18 | Multi-stage noise shaping analog-to-digital converter |
US14/057,153 | 2013-10-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104579344A true CN104579344A (zh) | 2015-04-29 |
CN104579344B CN104579344B (zh) | 2019-07-16 |
Family
ID=51687901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410449904.2A Expired - Fee Related CN104579344B (zh) | 2013-10-18 | 2014-09-05 | 多级噪声整形模数转换器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9178529B2 (zh) |
EP (1) | EP2863547A3 (zh) |
CN (1) | CN104579344B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105785075A (zh) * | 2016-02-25 | 2016-07-20 | 中国科学院地质与地球物理研究所 | 一种电容式惯性传感器数字伺服电路 |
CN105785074A (zh) * | 2016-02-25 | 2016-07-20 | 中国科学院地质与地球物理研究所 | 一种惯性传感器电容检测加速度计 |
CN106561002A (zh) * | 2015-10-02 | 2017-04-12 | 英飞凌科技奥地利有限公司 | 借助于增益提升的过采样模数转换器的带宽扩展 |
CN106911623A (zh) * | 2017-01-24 | 2017-06-30 | 武汉市瑞达源科技有限公司 | 一种16qam调制器及调制方法 |
CN107786208A (zh) * | 2015-12-16 | 2018-03-09 | 亚德诺半导体集团 | 连续mash adcs的抖动注入 |
CN108737944A (zh) * | 2017-04-21 | 2018-11-02 | 英飞凌科技奥地利有限公司 | 用于传感器的西格玛德尔塔调制器 |
CN110190850A (zh) * | 2019-04-16 | 2019-08-30 | 西安电子科技大学 | 一种逐次逼近型模数转换器 |
CN111900988A (zh) * | 2020-07-28 | 2020-11-06 | 电子科技大学 | 一种复合式三阶噪声整形逐次逼近型模数转换器 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8896475B2 (en) | 2013-03-15 | 2014-11-25 | Analog Devices Technology | Continuous-time oversampling pipeline analog-to-digital converter |
US9178529B2 (en) | 2013-10-18 | 2015-11-03 | Analog Devices Global | Multi-stage noise shaping analog-to-digital converter |
US9312840B2 (en) * | 2014-02-28 | 2016-04-12 | Analog Devices Global | LC lattice delay line for high-speed ADC applications |
US9614510B2 (en) * | 2015-03-13 | 2017-04-04 | Texas Instruments Incorporated | Input path matching in pipelined continuous-time analog-to-digital converters |
US9762221B2 (en) | 2015-06-16 | 2017-09-12 | Analog Devices Global | RC lattice delay |
US9768793B2 (en) * | 2015-12-17 | 2017-09-19 | Analog Devices Global | Adaptive digital quantization noise cancellation filters for mash ADCs |
CN110312932B (zh) * | 2016-11-07 | 2021-12-21 | Dnae诊断有限公司 | 化学敏感场效应晶体管阵列 |
US10652056B2 (en) * | 2017-11-14 | 2020-05-12 | Cable Television Laboratories, Inc | Systems and methods for delta-sigma digitization |
US10742321B2 (en) * | 2016-12-19 | 2020-08-11 | Cable Television Laboratories, Inc. | Systems and methods for delta-sigma digitization |
US10601510B2 (en) * | 2017-11-14 | 2020-03-24 | Cable Television Laboratories, Inc. | Systems and methods for delta-sigma digitization |
KR102441025B1 (ko) * | 2017-12-06 | 2022-09-05 | 삼성전자주식회사 | 반도체 장치 및 그 동작 방법 |
US10171102B1 (en) | 2018-01-09 | 2019-01-01 | Analog Devices Global Unlimited Company | Oversampled continuous-time pipeline ADC with voltage-mode summation |
US10211848B1 (en) * | 2018-03-27 | 2019-02-19 | Synaptics Incorporated | Delta sigma modulator systems and methods |
KR102650109B1 (ko) * | 2018-06-05 | 2024-03-22 | 삼성전자주식회사 | 디지털 도메인에서 노이즈 쉐이핑을 수행하도록 구성되는 모듈레이터를 구현하기 위한 전자 회로 |
JP7118867B2 (ja) * | 2018-11-22 | 2022-08-16 | ルネサスエレクトロニクス株式会社 | Ad変換装置及びそれを備えたミリ波レーダシステム |
US10868554B1 (en) * | 2019-12-06 | 2020-12-15 | Analog Devices International Unlimited Company | Time-efficient offset cancellation for multi-stage converters |
US11063603B1 (en) | 2020-06-29 | 2021-07-13 | Analog Devices International Unlimited Company | Phase alignment of CT-MASH converter |
US11658678B2 (en) | 2020-08-10 | 2023-05-23 | Analog Devices, Inc. | System and method to enhance noise performance in a delta sigma converter |
US11121718B1 (en) * | 2020-08-12 | 2021-09-14 | Analog Devices International Unlimited Company | Multi-stage sigma-delta analog-to-digital converter with dither |
US11133814B1 (en) | 2020-12-03 | 2021-09-28 | Analog Devices International Unlimited Company | Continuous-time residue generation analog-to-digital converter arrangements with programmable analog delay |
US11545996B1 (en) | 2021-08-24 | 2023-01-03 | Analog Devices International Unlimited Company | Low-noise, high-accuracy single-ended input stage for continuous-time sigma delta (CTSD) analog-to-digital converter (ADC) |
US20240195420A1 (en) * | 2022-12-12 | 2024-06-13 | Infineon Technologies Ag | Delta-sigma modulator with modified quantization error shaping |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1578156A (zh) * | 2003-07-04 | 2005-02-09 | 松下电器产业株式会社 | 级联型δ-∑调制器 |
US20050083220A1 (en) * | 2003-10-03 | 2005-04-21 | Siferd Raymond E. | Pipelined delta sigma modulator analog to digital converter |
EP1936811A2 (en) * | 2006-12-22 | 2008-06-25 | Infineon Technologies AG | Sigma-delta modulators |
US20100331039A1 (en) * | 2009-06-30 | 2010-12-30 | Texas Instruments Incorporated | Integrated poly-phase fir filter in double-sampled analog to digital converters |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9178529B2 (en) | 2013-10-18 | 2015-11-03 | Analog Devices Global | Multi-stage noise shaping analog-to-digital converter |
-
2013
- 2013-10-18 US US14/057,153 patent/US9178529B2/en not_active Expired - Fee Related
-
2014
- 2014-09-05 CN CN201410449904.2A patent/CN104579344B/zh not_active Expired - Fee Related
- 2014-10-09 EP EP14188331.4A patent/EP2863547A3/en not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1578156A (zh) * | 2003-07-04 | 2005-02-09 | 松下电器产业株式会社 | 级联型δ-∑调制器 |
US20050083220A1 (en) * | 2003-10-03 | 2005-04-21 | Siferd Raymond E. | Pipelined delta sigma modulator analog to digital converter |
EP1936811A2 (en) * | 2006-12-22 | 2008-06-25 | Infineon Technologies AG | Sigma-delta modulators |
US20100331039A1 (en) * | 2009-06-30 | 2010-12-30 | Texas Instruments Incorporated | Integrated poly-phase fir filter in double-sampled analog to digital converters |
Non-Patent Citations (1)
Title |
---|
LUCIEN J.BREEMS,ROBERT RUTTEN, GUNNAR WETZKER: ""A Cascaded Continuous-Time ∑△ Modulator With 67-dB Dynamic Range in 10-MHz Bandwidth"", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106561002A (zh) * | 2015-10-02 | 2017-04-12 | 英飞凌科技奥地利有限公司 | 借助于增益提升的过采样模数转换器的带宽扩展 |
CN106561002B (zh) * | 2015-10-02 | 2019-11-01 | 英飞凌科技奥地利有限公司 | 借助于增益提升的过采样模数转换器的带宽扩展 |
CN107786208A (zh) * | 2015-12-16 | 2018-03-09 | 亚德诺半导体集团 | 连续mash adcs的抖动注入 |
CN105785075A (zh) * | 2016-02-25 | 2016-07-20 | 中国科学院地质与地球物理研究所 | 一种电容式惯性传感器数字伺服电路 |
CN105785074A (zh) * | 2016-02-25 | 2016-07-20 | 中国科学院地质与地球物理研究所 | 一种惯性传感器电容检测加速度计 |
CN105785074B (zh) * | 2016-02-25 | 2018-07-20 | 中国科学院地质与地球物理研究所 | 一种惯性传感器电容检测加速度计 |
CN105785075B (zh) * | 2016-02-25 | 2018-09-14 | 中国科学院地质与地球物理研究所 | 一种电容式惯性传感器数字伺服电路 |
CN106911623A (zh) * | 2017-01-24 | 2017-06-30 | 武汉市瑞达源科技有限公司 | 一种16qam调制器及调制方法 |
CN108737944A (zh) * | 2017-04-21 | 2018-11-02 | 英飞凌科技奥地利有限公司 | 用于传感器的西格玛德尔塔调制器 |
CN110190850A (zh) * | 2019-04-16 | 2019-08-30 | 西安电子科技大学 | 一种逐次逼近型模数转换器 |
CN111900988A (zh) * | 2020-07-28 | 2020-11-06 | 电子科技大学 | 一种复合式三阶噪声整形逐次逼近型模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
EP2863547A3 (en) | 2015-06-17 |
US9178529B2 (en) | 2015-11-03 |
CN104579344B (zh) | 2019-07-16 |
US20150109158A1 (en) | 2015-04-23 |
EP2863547A2 (en) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104579344A (zh) | 多级噪声整形模数转换器 | |
CN101765975B (zh) | Dac分辨率小于adc分辨率的sigma-delta调制器 | |
CN106899302B (zh) | Mash adc的自适应数字量化噪声消除滤波器 | |
US9419642B1 (en) | Ultra low power dual quantizer architecture for oversampling delta-sigma modulator | |
US9735797B2 (en) | Digital measurement of DAC timing mismatch error | |
US9231614B2 (en) | Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters | |
US20170317683A1 (en) | Techniques for power efficient oversampling successive approximation register | |
US9838031B2 (en) | Dither injection for continuous-time MASH ADCS | |
US9407283B2 (en) | Delta-sigma modulator having sensor front-end | |
US20150249445A1 (en) | Lc lattice delay line for high-speed adc applications | |
US20170170840A1 (en) | Digital measurement of dac switching mismatch error | |
EP2827502B1 (en) | Digital tuning engine for highly programmable delta-sigma analog-to-digital converters | |
US20160373101A1 (en) | Rc lattice delay | |
CN104639172B (zh) | 积分器输出摆幅降低 | |
CN106561002A (zh) | 借助于增益提升的过采样模数转换器的带宽扩展 | |
US20160134301A1 (en) | Delta-sigma modulator having transconductor network for dynamically tuning loop filter coefficients | |
Kwak et al. | A 72.9-dB SNDR 20-MHz BW 2-2 discrete-time resolution-enhanced sturdy MASH Delta–Sigma modulator using source-follower-based integrators | |
CN109889203B (zh) | 半导体器件及其操作方法 | |
CN106888023B (zh) | 在多级δ-σ模数转换器中的信号传递函数均衡 | |
CN104883189B (zh) | 包含级间路径的级联结构Sigma-Delta调制器 | |
CN111801896A (zh) | 微分电路 | |
Nahar et al. | Delta-sigma ADC modulator for multibit data converters using passive adder entrenched second order noise shaping | |
Qazi et al. | A high-resolution reconfigurable sigma-delta Digital-to-Analog Converter for RF pulse transmission in MRI scanners | |
Fujcik et al. | New VHDL design of decimation filter for sigma-delta modulator | |
Gupta et al. | Simulation & Analysis of Sigma-Delta A/D Converter using VHDL-AMS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190716 Termination date: 20200905 |
|
CF01 | Termination of patent right due to non-payment of annual fee |