CN104576806B - 侧入光式pin光电探测器芯片及其制作方法 - Google Patents

侧入光式pin光电探测器芯片及其制作方法 Download PDF

Info

Publication number
CN104576806B
CN104576806B CN201410391822.7A CN201410391822A CN104576806B CN 104576806 B CN104576806 B CN 104576806B CN 201410391822 A CN201410391822 A CN 201410391822A CN 104576806 B CN104576806 B CN 104576806B
Authority
CN
China
Prior art keywords
layer
less
type
substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410391822.7A
Other languages
English (en)
Other versions
CN104576806A (zh
Inventor
王建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN PHOGRAIN INTERNATIONAL TECHNOLOGY DEVELOPMENT Co Ltd
Original Assignee
SHENZHEN PHOGRAIN INTERNATIONAL TECHNOLOGY DEVELOPMENT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN PHOGRAIN INTERNATIONAL TECHNOLOGY DEVELOPMENT Co Ltd filed Critical SHENZHEN PHOGRAIN INTERNATIONAL TECHNOLOGY DEVELOPMENT Co Ltd
Priority to CN201410391822.7A priority Critical patent/CN104576806B/zh
Publication of CN104576806A publication Critical patent/CN104576806A/zh
Application granted granted Critical
Publication of CN104576806B publication Critical patent/CN104576806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0304Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明公开一种侧入光式PIN光电探测器芯片及其制作方法,包括:衬底、缓冲层、吸收层、过渡层、顶层、接触层、复合钝化层、第一保护层、负电极、正电极、掺杂有源区以及一增透膜;所述衬底具有一入光面,所述增透膜形成于所述入光面,所述衬底底部形成一倒“V”型腐蚀槽,所述腐蚀槽的位置相对所述掺杂有源区设置,所述腐蚀槽具有第一侧壁与第二侧壁,所述第一侧壁与所述衬底底面成45°,所述第一保护层为介电常数低的聚酰亚胺保护层,所述接触层、顶层、过渡层及吸收层处的复合钝化层形成一P型台面,所述缓冲层处的复合钝化层形成一N型台面,所述P型台面与N型台面均与所述掺杂有源区同心设置。

Description

侧入光式PIN光电探测器芯片及其制作方法
技术领域
本发明涉及光通信传输领域,尤其涉及一种侧入光式PIN光电探测器芯片及其制作方法。
背景技术
随着光通信技术的迅猛发展,人们对光通信传输速率的要求也越来越高。目前10G的光网络***已大量铺开,紧接着下一代的光通信***将逐渐发展为以100G光通信为主导的光网络***。而,PIN光电探测器芯片作为光通信***中的核心芯片,对接收速率的要求也随之越来越高。由于目前还没有单芯片的接收速率能够达到100G的光接收芯片,所以现在通常的100G光接收芯片的设计方案是由4个接收速率为28G的PIN光电探测器芯片组成的阵列芯片构成,该阵列芯片再与无源光波导直接耦合,形成一个混合集成器件,然后再通过一个无源的混频器,从而使得整体接收速率达到100G。其中,单个28G的PIN光电探测器芯片将是100G光通信接收***的关键。而,如图1和图2所示,目前常规的PIN光电探测器芯片采用常规设计外延片100,PIN光电探测器芯片接收光后产生的光生载流子在芯片PN结内的漂移时间较长,加之较大的扩散源区200和平面结构设计,导致芯片电容和分布参数相对较大,从而导致PIN光电探测器芯片的接收速率无法达到28G。另外目前通常的光电探测器芯片的收光面均在芯片正面或背面,如图1中的光敏面300和如图2中的光敏面400,从而无法与无源光波导进行直接对接耦合,所以不能用来构成接收速率达到100G的光接收芯片。
因此,现有技术存在缺陷,需要改进。
发明内容
本发明的目的在于提供一种侧入光式PIN光电探测器芯片,其接收速率能够达到28G,并且采用台面结构,可以与无源光波导进行良好的耦合对接,从而可以用来构成100G的光接收芯片。
本发明的另一目的在于提供一种侧入光式PIN光电探测器芯片的制作方法,利用该方法制作出来的侧入光式PIN光电探测器芯片接收速率能够达到28G,并且采用台面结构,可以与无源光波导进行良好的耦合对接,从而可以用来构成100G的光接收芯片。
本发明的技术方案如下:本发明提供一种侧入光式PIN光电探测器芯片,包括:衬底,形成于所述衬底上的缓冲层,形成于所述缓冲层上的吸收层,形成于所述吸收层上的过渡层,形成于所述过渡层上的顶层,形成于所述顶层上的接触层,形成于所述衬底、缓冲层与接触层上的复合钝化层,形成于所述复合钝化层上的第一保护层,形成于所述第一保护层、复合钝化层与缓冲层上的负电极,形成于所述接触层、复合钝化层与第一保护层上的正电极,形成于所述吸收层、过渡层、顶层与接触层中的掺杂有源区,以及一增透膜;所述衬底具有一入光面,所述增透膜形成于所述入光面,所述衬底底部形成一倒“V”型腐蚀槽,所述腐蚀槽的位置相对所述掺杂有源区设置,所述腐蚀槽具有第一侧壁与第二侧壁,所述第一侧壁与所述衬底底面成45°,所述第一保护层为介电常数低的聚酰亚胺保护层,所述接触层、顶层、过渡层及吸收层处的复合钝化层形成一P型台面,所述缓冲层处的复合钝化层形成一N型台面,所述P型台面与N型台面均与所述掺杂有源区同心设置。
所述衬底为N型半绝缘掺FeInP衬底;所述缓冲层为掺杂浓度大于1×1018cm-3的InP缓冲层,所述缓冲层的厚度大于1um且小于4um;所述吸收层为掺杂浓度低于5×1014cm-3的InGaAs吸收层,所述吸收层的厚度大于1um且小于3um;所述过渡层为InGaAsP过渡层,所述过渡层的厚度大于0.01um且小于0.08um,所述过渡层的截止波长分别为1.3um和1.08um;所述顶层为InP顶层,所述顶层的厚度大于0.5um且小于3um;所述接触层为InGaAs接触层,所述接触层的厚度大于0.1um且小于1um。
所述掺杂有源区采用Zn扩散工艺形成,所述掺杂有源区的直径大于10um且小于40um,所述掺杂有源区的厚度大于0.5um且小于2um;所述P型台面的高度大于3um且小于6um,所述N型台面的厚度大于2um且小于5um;
所述正电极与负电极均通过热蒸发或电子束蒸发而形成,所述正电极由钛、铂、铬和金中一种或几种构成,所述负电极由金构成。
所述侧入光式PIN光电探测器芯片还包括:形成于所述衬底底部的金属焊接层,所述金属焊接层通过电子束蒸发或热蒸发的方式形成,所述金属焊接层的材质为钛、铂、金和共金焊料中一种或几种。
所述腐蚀槽的长度大于80um且小于200um,所述腐蚀槽的槽口的宽度大于40um且小于100um,所述腐蚀槽的中心距离所述掺杂有源区的中心点的距离大于30um且小于60um。
本发明还提供一种侧入光式PIN光电探测器芯片的制作方法,包括以下步骤:
步骤101、提供一衬底,采用有机金属化学气相沉积法在所述衬底上依次沉积缓冲层、吸收层、过渡层、顶层及接触层;
步骤102、采用等离子体增强化学气相沉积法在表面形成复合钝化层,并在该复合钝化层上形成一直径小于30um的扩散区,采用Zn扩散工艺在该扩散区形成掺杂有源区,所述掺杂有源区的厚度大于0.5um且小于2um;
步骤103、采用湿法腐蚀或RIE刻蚀工艺将接触层、顶层、过渡层及吸收层处的复合钝化层形成一P型台面,之后再采用湿法腐蚀或RIE刻蚀工艺将缓冲层处的复合钝化层形成一N型台面;
步骤104、采用电子束蒸发或热蒸发工艺在复合钝化层中形成P型接触电极和N型接触电极,在表面涂覆聚酰亚胺,并采用光刻曝光、显影、前烘工艺形成第一保护层,该第一保护层为聚酰亚胺保护层;
步骤105、采用电子束蒸发工艺在第一保护层上形成正电极与负电极,所述正电极与P型接触电极连接,所述负电极与N型接触电极连接;
步骤106、采用等离子体增强化学气相沉积法在衬底底面沉积形成一第二保护层,采用光刻和湿法腐蚀或RIE刻蚀工艺在该第二保护层上形成一V型槽开口区,采用腐蚀工艺在该V型槽开口区形成倒“V”型腐蚀槽,所述腐蚀槽具有第一侧壁与第二侧壁,所述第一侧壁与所述衬底底面成45°;
步骤107、采用热蒸发或电子束蒸发工艺在衬底底部形成一金属焊接层,采用电子束蒸发工艺在所述衬底一侧面上形成一增透膜。
所述衬底为N型半绝缘掺FeInP衬底;所述缓冲层为掺杂浓度大于1×1018cm-3的InP缓冲层,所述缓冲层的厚度大于1um且小于4um;所述吸收层为掺杂浓度低于5×1014cm-3的InGaAs吸收层,所述吸收层的厚度大于1um且小于3um;所述过渡层为InGaAsP过渡层,所述过渡层的厚度大于0.01um且小于0.08um,所述过渡层的截止波长分别为1.3um和1.08um;所述顶层为InP顶层,所述顶层的厚度大于0.5um且小于3um;所述接触层为InGaAs接触层,所述接触层的厚度大于0.1um且小于1um。
所述掺杂有源区的直径大于10um且小于40um,所述掺杂有源区的厚度大于0.5um且小于2um;所述P型台面的高度大于3um且小于6um,所述N型台面的厚度大于2um且小于5um;
所述正电极与负电极均通过热蒸发或电子束蒸发而形成,所述正电极由钛、铂、铬和金中一种或几种构成,所述负电极由金构成;所述金属焊接层的材质为钛、铂、金和共金焊料中一种或几种。
所述腐蚀槽的长度大于80um且小于200um,所述腐蚀槽的槽口的宽度大于40um且小于100um,所述腐蚀槽的中心距离所述掺杂有源区的中心点的距离大于30um且小于60um。
所述步骤106采用腐蚀工艺在V槽开口区形成倒“V”型腐蚀槽时用到腐蚀液的成分包含溴化氢、双氧水及水,所述溴化氢、双氧水及水的比例为1:1:3。
采用上述方案,本发明的侧入光式PIN光电探测器芯片及其制作方法,在确保芯片响应度的同时有效地缩短了光生载流子在芯片内部的渡越时间;另外,由于采用了较小的掺杂有源区设计和台面结构,并且采用低介电常数的厚聚酰亚胺作台面第一保护层,从而使芯片的电容降到了0.05Pf以下,且有效的降低了芯片的分布参数,同时有效地确保了芯片的接收速率能够达到28G;另外,通过在芯片背面集成倒“V”型腐蚀槽,改变芯片的入光方向,从而有效的确保了芯片的侧入光模式,能够良好的与无源光波导进行对接耦合,从而确保了该芯片所组成的阵列芯片能够很好的应用于100G的光接收***中。
附图说明
图1为现有正面入光PIN光电探测器芯片结构示意图。
图2为现有侧面入光PIN光电探测器芯片结构示意图。
图3为本发明侧入光式PIN光电探测器芯片的结构示意图。
图4为图3中A-A线的剖视图。
图5为图4中B-B线的剖视图。
图6为本发明侧入光式PIN光电探测器芯片的掺杂有源区分解示意图。
图7为本发明侧入光式PIN光电探测器芯片的P型台面分解示意图。
图8为本发明侧入光式PIN光电探测器芯片的N型台面分解示意图。
图9为本发明侧入光式PIN光电探测器芯片的P型接触电极和N型接触电极的分解示意图。
图10为本发明侧入光式PIN光电探测器芯片的第一保护层分解示意图。
图11为本发明侧入光式PIN光电探测器芯片的正电极和负电极的分解示意图。
图12为本发明侧入光式PIN光电探测器芯片背面结构示意图。
图13为本发明侧入光式PIN光电探测器芯片的制作方法的流程图。
具体实施方式
以下结合附图和具体实施例,对本发明进行详细说明。
请参阅图3至图12,本发明提供一种侧入光式PIN光电探测器芯片,包括:衬底12,形成于所述衬底12上的缓冲层13,形成于所述缓冲层13上的吸收层14,形成于所述吸收层14上的过渡层15,形成于所述过渡层15上的顶层16,形成于所述顶层16上的接触层17,形成于所述衬底12、缓冲层13与接触层17上的复合钝化层19,形成于所述复合钝化层19上的第一保护层7,形成于所述第一保护层7、复合钝化层19与缓冲层13上的负电极6,形成于所述接触层17、复合钝化层19与第一保护层7上的正电极5,形成于所述吸收层14、过渡层15、顶层16与接触层17中的掺杂有源区10,以及一增透膜11。所述衬底12具有一入光面,所述增透膜11形成于所述入光面。
所述衬底12为N型半绝缘掺FeInP衬底;所述缓冲层13为掺杂浓度大于1×1018cm-3的InP缓冲层,所述缓冲层13的厚度大于1um且小于4um,优选的范围大于2um且小于3um;所述吸收层14为掺杂浓度低于5×1014cm-3的InGaAs吸收层,所述吸收层14的厚度大于1um且小于3um,优选的范围大于1.5um且小于2um;所述过渡层15为InGaAsP过渡层,所述过渡层15的厚度大于0.01um且小于0.08um,优选的范围为大于0.03um且小于0.05um,所述过渡层15的截止波长分别为1.3um和1.08um;所述顶层16为InP顶层,所述顶层16的厚度大于0.5um且小于3um,优选的范围为大于1um且小于2um;所述接触层17为InGaAs接触层,所述接触层17的厚度大于0.1um且小于1um,优选的范围大于0.3um且小于0.5um。
本发明通过在InGaAs吸收层14与InP顶层16之间增加了InGaAsP过渡层15,从而有效的缩短了光生载流子在PN异质结之间的跃迁时间,另外,由于有效的控制了吸收层14的厚度,从而最大限度的的缩短了光生载流子在吸收层14的渡越是时间。通过在顶层16上设置InGaAs接触层17,由于InGaAs具有较窄的禁带宽度,当它与金属接触时可以形成良好的欧姆接触,从而可以有效降低芯片的接触电阻。所述衬底12底部形成一倒“V”型腐蚀槽20,所述腐蚀槽20的位置相对所述掺杂有源区10设置,所述腐蚀槽20具有第一侧壁31与第二侧壁32,所述第一侧壁31与所述衬底12底面所成的角度θ为45°,所述接触层17、顶层16、过渡层15及吸收层14处的复合钝化层19形成一P型台面,所述缓冲层13处的复合钝化层形成一N型台面,所述P型台面与N型台面均与所述掺杂有源区10同心设置。
请参阅图6,所述掺杂有源区10采用Zn扩散工艺形成,所述掺杂有源区10的直径L1大于10um且小于40um,优选的范围大于20um且小于30um,所述掺杂有源区10的厚度H1大于0.5um且小于2um。请参阅图7及图8,所述P型台面的高度H2大于3um且小于6um,且所述P型台面的直径L2不大于40um,该P型台面与掺杂有源区10同心设置,且P型台面的外径与掺杂有源区10的外径间距L15小于10um。所述N型台面的厚度H3大于2um且小于5um,且所述N型台面的直径L3大于50um,该N型台面与上述P型台面同心设置,且外径与上述P型台面的外径间L16距大于10um。所述P型台面和N型台面通过RIE刻蚀或湿法腐蚀工艺获得。
请参阅图10,所述第一保护层7为介电常数低的聚酰亚胺保护层,该第一保护层7通过常规的光刻涂胶、曝光、显影等工艺形成,所述第一保护层7的厚度H4大于2um,该第一保护层7中间的空白区域33为一个圆的大半部分,该圆与所述P型台面同心设置,该圆的直径L7大于30um且小于60um,且该空白区域33边缘距离圆心的距离L8大于10um且小于15um(如图10所示),由于聚酰亚胺具有极低的介电常数,所以采用聚酰亚胺作为第一保护层7的填充材料,可以有效的降低芯片的电极电容。由于采用了较小的掺杂有源区10设计和台面结构,并且采用低介电常数的厚聚酰亚胺作台面保护层(第一保护层7),从而使芯片的电容降到了0.05Pf以下,且有效的降低了芯片的分布参数。采用上述结构的PIN光电探测器芯片的终测速率可达到28.6G,符合100G的光接收***的要求。
请参阅图11,所述正电极5与负电极6均通过热蒸发或电子束蒸发工艺,再配以光刻工艺而形成。所述正电极5由钛(Ti)、铂(Pt)、铬(Cr)和金(Au)中一种或几种构成,所述负电极6由金构成。为了尽可能地降低电极电阻,通常正电极5的厚度大于2um,负电极6的厚度大于1um。
请参阅图5及图12,所述衬底12底部形成于形成一倒“V”型腐蚀槽20,所述腐蚀槽20的位置相对所述掺杂有源区10设置,所述腐蚀槽20具有第一侧壁31与第二侧壁32,所述第一侧壁31与所述衬底12底面所成的角θ为45°。所述腐蚀槽20的长度L13大于80um且小于200um,所述腐蚀槽的槽口的宽度L14大于40um且小于100um,所述腐蚀槽的中心距离所述掺杂有源区10的中心点的距离L12大于30um且小于60um。这样可以确保入射光经倒“V”型腐蚀槽的第一侧壁31反射改变光路后,进入芯片的吸收层14。
所述侧入光式PIN光电探测器芯片还包括:形成于所述衬底12底部的金属焊接层18,该金属焊接层18的主要作用是方便芯片在TO封装工艺中与金属焊料的焊接。所述金属焊接层18通过电子束蒸发或热蒸发的方式形成,所述金属焊接层18的材质为钛、铂、金和共金焊料(AuSn)中一种或几种。
另外,为了减少入射光在芯片侧面入射过程中的光反射现象,在完成背面工艺制作后,需要将芯片沿图3的C-C方向进行解理,获得芯片沿C-C方向的自然解理面。然后再采用电子束镀膜的方式在C-C解理面上蒸镀由SiO2/TiO2/ZrO2所组成的增透膜11。从图5中,我们可以看出整个芯片的光路图,入射光从C-C界面的增透膜11入射,进入芯片,再经过倒“V”型腐蚀槽20的第一侧壁31反射而改变方向,使入射光进入芯片的吸收层14,从而完成芯片的侧入射接收光的目的。
请参阅图3至图13,本发明还提供一种侧入光式PIN光电探测器芯片的制作方法,包括以下步骤:
步骤101、提供一衬底12,采用有机金属化学气相沉积法(MOCVD)在所述衬底12上依次沉积缓冲层13、吸收层14、过渡层15、顶层16及接触层17。
所述衬底12为N型半绝缘掺FeInP衬底;所述缓冲层13为掺杂浓度大于1×1018cm-3的InP缓冲层,所述缓冲层13的厚度大于1um且小于4um,优选的范围大于2um且小于3um;所述吸收层14为掺杂浓度低于5×1014cm-3的InGaAs吸收层,所述吸收层14的厚度大于1um且小于3um,优选的范围大于1.5um且小于2um;所述过渡层15为InGaAsP过渡层,所述过渡层15的厚度大于0.01um且小于0.08um,优选的范围为大于0.03um且小于0.05um,所述过渡层15的截止波长分别为1.3um和1.08um;所述顶层16为InP顶层,所述顶层16的厚度大于0.5um且小于3um,优选的范围为大于1um且小于2um;所述接触层17为InGaAs接触层,所述接触层17的厚度大于0.1um且小于1um,优选的范围大于0.3um且小于0.5um。
通过在InGaAs吸收层14与InP顶层16之间增加了InGaAsP过渡层15,从而有效的缩短了光生载流子在PN异质结之间的跃迁时间,另外,由于有效的控制了吸收层14的厚度,从而最大限度的的缩短了光生载流子在吸收层14的渡越是时间。通过在顶层16上设置InGaAs接触层17,由于InGaAs具有较窄的禁带宽度,当它与金属接触时可以形成良好的欧姆接触,从而可以有效降低芯片的接触电阻。
步骤102、采用等离子体增强化学气相沉积法(PECVD)在表面形成复合钝化层19,并在该复合钝化层19上形成一直径小于30um的扩散区(未标示),采用Zn扩散工艺在该扩散区形成掺杂有源区10,所述掺杂有源区10的厚度H1大于0.5um且小于2um,优选的范围大于1um且小于1.5um。
所述复合钝化层19通过沉积氮化硅(SiNx)或二氧化硅(SiO2)而形成,并采用光刻和湿法腐蚀或RIE刻蚀工艺来形成扩散区。
请参阅图6,所述掺杂有源区10采用Zn扩散工艺形成,所述掺杂有源区10的直径L1大于10um且小于40um,优选的范围大于20um且小于30um,所述掺杂有源区的厚度H1大于0.5um且小于2um。
步骤103、采用湿法腐蚀或RIE刻蚀工艺将接触层17、顶层16、过渡层15及吸收层14处的复合钝化层19形成一P型台面,之后再采用湿法腐蚀或RIE刻蚀工艺将缓冲层13处的复合钝化层19形成一N型台面。
该步骤具体包括:采用等离子体增强化学气相沉积法形成厚度大于0.3um的扩散区保护膜,并采用光刻和湿法腐蚀或RIE刻蚀工艺,在该扩散区保护膜上制作P型台面的腐蚀保护区。之后采用腐蚀液(HBr),通过湿法腐蚀或RIE刻蚀工艺来制作P型台面。
采用等离子体增强化学气相沉积法形成厚度大于0.8um的复合钝化层保护膜,并采用光刻和湿法腐蚀或RIE刻蚀工艺,在该复合钝化层保护膜上制作N型台面的腐蚀保护区。之后采用腐蚀液(HBr),通过湿法腐蚀或RIE刻蚀工艺来制作N型台面。
请参阅图7及图8,所述P型台面的高度H2大于3um且小于6um,且所述P型台面的直径L2不大于40um,该P型台面与掺杂有源区10同心设置,且P型台面的外径与掺杂有源区10的外径间距L15小于10um。所述N型台面的厚度大于2um且小于5um,且所述N型台面的直径L3大于50um,该N型台面与上述P型台面同心设置,且外径与上述P型台面的外径间L16距大于10um。
步骤104、采用电子束蒸发或热蒸发工艺在复合钝化层19中形成P型接触电极34和N型接触电极35,在表面涂覆聚酰亚胺,并采用光刻曝光、显影、前烘工艺形成第一保护层7,该第一保护层7为聚酰亚胺保护层。
该步骤具体包括:采用光刻和湿法腐蚀或RIE刻蚀工艺,在表面腐蚀出一N型电极环形接触孔;采用热蒸发或电子束(e-beam)蒸发工艺,在芯片表面蒸镀厚度大于0.4um的金(Au)层,并采用光刻和湿法腐蚀或RIE刻蚀工艺,利用该金层制作出N型接触电极35。
采用光刻和湿法腐蚀或RIE刻蚀工艺,在表面腐蚀出P型电极接触孔。采用电子束蒸发工艺,在芯片表面蒸镀厚度大于1um的Ti(钛)/Pt(铂)/Au金属层,并采用光刻和湿法腐蚀或RIE刻蚀工艺,利用该金属层制作出P型接触电极34。
采用典型的聚酰亚胺固化工艺,在N2环境下在芯片表面固化已形成的聚酰亚胺保护层。所述第一保护层7的厚度大于2um。
步骤105、采用电子束蒸发工艺在第一保护层7上形成正电极与负电极,所述正电极5与P型接触电极34连接,所述负电极6与N型接触电极35连接。
采用电子束蒸发工艺,再次在芯片表面蒸镀厚度大于1um的金层与厚度大于2um的Ti/Pt/Au金属层,并采用光刻和RIE刻蚀工艺,分别形成负电极6与正电极5。
步骤106、采用等离子体增强化学气相沉积法在衬底12底面沉积形成一第二保护层,采用光刻和湿法腐蚀或RIE刻蚀工艺在该第二保护层上形成一V型槽开口区,采用腐蚀工艺在该V型槽开口区形成倒“V”型腐蚀槽20,所述腐蚀槽20具有第一侧壁31与第二侧壁32,所述第一侧壁31与所述衬底12底面所成的角度θ为45°。
在该步骤中,先采用芯片背面减薄工艺将芯片厚度减薄至90±10um,并采用化学抛光工艺抛光已减薄的芯片的背面。
所述第二保护层为氮化硅(SiNx)保护层,其厚度为0.15um。该步骤中采用腐蚀工艺在V槽开口区形成倒“V”型腐蚀槽20时用到腐蚀液的成分包含溴化氢、双氧水及水,所述溴化氢、双氧水(H2O2)及水(H2O)的比例为1:1:3。
步骤107、采用热蒸发或电子束蒸发工艺在衬底12底部形成一金属焊接层18,采用电子束蒸发工艺在所述衬底12一侧面上形成一增透膜11。
该金属焊接层18的主要作用是方便芯片在TO封装工艺中与金属焊料的焊接。在形成金属焊接层18后,采用解理机点解芯片的解理工艺,沿图3中芯片的入光面C-C方向点解芯片,形成芯片bar条,并在芯片入光面C-C方向形成镜面解理面。之后在芯片沿C-C方向的镜面解理面上蒸镀由SiO2(二氧化硅)/ZrO2(二氧化锆)所构成的增透膜11。再运用解理机采用通常的芯片解理工艺,将已完成增透膜22蒸镀的芯片bar条解理切割成单独的芯片。
综上所述,本发明提供一种侧入光式PIN光电探测器芯片及其制作方法,在确保芯片响应度的同时有效地缩短了光生载流子在芯片内部的渡越时间;另外,由于采用了较小的掺杂有源区设计和台面结构,并且采用低介电常数的厚聚酰亚胺作台面第一保护层,从而使芯片的电容降到了0.05Pf以下,且有效的降低了芯片的分布参数,同时有效地确保了芯片的接收速率能够达到28G;另外,通过在芯片背面集成倒“V”型腐蚀槽,改变芯片的入光方向,从而有效的确保了芯片的侧入光模式,能够良好的与无源光波导进行对接耦合,从而确保了该芯片所组成的阵列芯片能够很好的应用于100G的光接收***中。
以上仅为本发明的较佳实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种侧入光式PIN光电探测器芯片,其特征在于,包括:衬底,形成于所述衬底上的缓冲层,形成于所述缓冲层上的吸收层,形成于所述吸收层上的过渡层,形成于所述过渡层上的顶层,形成于所述顶层上的接触层,形成于所述衬底、缓冲层与接触层上的复合钝化层,形成于所述复合钝化层上的第一保护层,形成于所述第一保护层、复合钝化层与缓冲层上的负电极,形成于所述接触层、复合钝化层与第一保护层上的正电极,形成于所述吸收层、过渡层、顶层与接触层中的掺杂有源区,以及一增透膜;所述衬底具有一入光面,所述增透膜形成于所述入光面,所述衬底底部形成一倒“V”型腐蚀槽,所述腐蚀槽的位置相对所述掺杂有源区设置,所述腐蚀槽具有第一侧壁与第二侧壁,所述第一侧壁与所述衬底底面成45°,所述第一保护层为介电常数低的聚酰亚胺保护层,所述接触层、顶层、过渡层及吸收层处的复合钝化层形成一P型台面,所述缓冲层处的复合钝化层形成一N型台面,所述P型台面与N型台面均与所述掺杂有源区同心设置。
2.根据权利要求1所述的侧入光式PIN光电探测器芯片,其特征在于,所述衬底为N型半绝缘掺FeInP衬底;所述缓冲层为掺杂浓度大于1×1018cm-3的InP缓冲层,所述缓冲层的厚度大于1um且小于4um;所述吸收层为掺杂浓度低于5×1014cm-3的InGaAs吸收层,所述吸收层的厚度大于1um且小于3um;所述过渡层为InGaAsP过渡层,所述过渡层的厚度大于0.01um且小于0.08um,所述过渡层的截止波长分别为1.3um和1.08um;所述顶层为InP顶层,所述顶层的厚度大于0.5um且小于3um;所述接触层为InGaAs接触层,所述接触层的厚度大于0.1um且小于1um。
3.根据权利要求1所述的侧入光式PIN光电探测器芯片,其特征在于,所述掺杂有源区采用Zn扩散工艺形成,所述掺杂有源区的直径大于10um且小于40um,所述掺杂有源区的厚度大于0.5um且小于2um;所述P型台面的高度大于3um且小于6um,所述N型台面的厚度大于2um且小于5um;
所述正电极与负电极均通过热蒸发或电子束蒸发而形成,所述正电极由钛、铂、铬和金中一种或几种构成,所述负电极由金构成。
4.根据权利要求1所述的侧入光式PIN光电探测器芯片,其特征在于,还包括:形成于所述衬底底部的金属焊接层,所述金属焊接层通过电子束蒸发或热蒸发的方式形成,所述金属焊接层的材质为钛、铂、金和共金焊料中一种或几种。
5.根据权利要求1所述的侧入光式PIN光电探测器芯片,其特征在于,所述腐蚀槽的长度大于80um且小于200um,所述腐蚀槽的槽口的宽度大于40um且小于100um,所述腐蚀槽的中心距离所述掺杂有源区的中心点的距离大于30um且小于60um。
6.一种侧入光式PIN光电探测器芯片的制作方法,其特征在于,包括以下步骤:
步骤101、提供一衬底,采用有机金属化学气相沉积法在所述衬底上依次沉积缓冲层、吸收层、过渡层、顶层及接触层;
步骤102、采用等离子体增强化学气相沉积法在表面形成复合钝化层,并在该复合钝化层上形成一直径小于30um的扩散区,采用Zn扩散工艺在该扩散区形成掺杂有源区,所述掺杂有源区的厚度大于0.5um且小于2um;
步骤103、采用湿法腐蚀或RIE刻蚀工艺将接触层、顶层、过渡层及吸收层处的复合钝化层形成一P型台面,之后再采用湿法腐蚀或RIE刻蚀工艺将缓冲层处的复合钝化层形成一N型台面;
步骤104、采用电子束蒸发或热蒸发工艺在复合钝化层中形成P型接触电极和N型接触电极,在表面涂覆聚酰亚胺,并采用光刻曝光、显影、前烘工艺形成第一保护层,该第一保护层为聚酰亚胺保护层;
步骤105、采用电子束蒸发工艺在第一保护层上形成正电极与负电极,所述正电极与P型接触电极连接,所述负电极与N型接触电极连接;
步骤106、采用等离子体增强化学气相沉积法在衬底底面沉积形成一第二保护层,采用光刻和湿法腐蚀或RIE刻蚀工艺在该第二保护层上形成一V型槽开口区,采用腐蚀工艺在该V型槽开口区形成倒“V”型腐蚀槽,所述腐蚀槽具有第一侧壁与第二侧壁,所述第一侧壁与所述衬底底面成45°;
步骤107、采用热蒸发或电子束蒸发工艺在衬底底部形成一金属焊接层,采用电子束蒸发工艺在所述衬底一侧面上形成一增透膜。
7.根据权利要求6所述的侧入光式PIN光电探测器芯片的制作方法,其特征在于,所述衬底为N型半绝缘掺FeInP衬底;所述缓冲层为掺杂浓度大于1×1018cm-3的InP缓冲层,所述缓冲层的厚度大于1um且小于4um;所述吸收层为掺杂浓度低于5×1014cm-3的InGaAs吸收层,所述吸收层的厚度大于1um且小于3um;所述过渡层为InGaAsP过渡层,所述过渡层的厚度大于0.01um且小于0.08um,所述过渡层的截止波长分别为1.3um和1.08um;所述顶层为InP顶层,所述顶层的厚度大于0.5um且小于3um;所述接触层为InGaAs接触层,所述接触层的厚度大于0.1um且小于1um。
8.根据权利要求6所述的侧入光式PIN光电探测器芯片的制作方法,其特征在于,所述掺杂有源区的直径大于10um且小于40um,所述掺杂有源区的厚度大于0.5um且小于2um;所述P型台面的高度大于3um且小于6um,所述N型台面的厚度大于2um且小于5um;
所述正电极与负电极均通过热蒸发或电子束蒸发而形成,所述正电极由钛、铂、铬和金中一种或几种构成,所述负电极由金构成;所述金属焊接层的材质为钛、铂、金和共金焊料中一种或几种。
9.根据权利要求6所述的侧入光式PIN光电探测器芯片的制作方法,其特征在于,所述腐蚀槽的长度大于80um且小于200um,所述腐蚀槽的槽口的宽度大于40um且小于100um,所述腐蚀槽的中心距离所述掺杂有源区的中心点的距离大于30um且小于60um。
10.根据权利要求6所述的侧入光式PIN光电探测器芯片的制作方法,其特征在于,所述步骤106采用腐蚀工艺在V槽开口区形成倒“V”型腐蚀槽时用到腐蚀液的成分包含溴化氢、双氧水及水。
CN201410391822.7A 2014-08-12 2014-08-12 侧入光式pin光电探测器芯片及其制作方法 Active CN104576806B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410391822.7A CN104576806B (zh) 2014-08-12 2014-08-12 侧入光式pin光电探测器芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410391822.7A CN104576806B (zh) 2014-08-12 2014-08-12 侧入光式pin光电探测器芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN104576806A CN104576806A (zh) 2015-04-29
CN104576806B true CN104576806B (zh) 2016-01-06

Family

ID=53092438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410391822.7A Active CN104576806B (zh) 2014-08-12 2014-08-12 侧入光式pin光电探测器芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN104576806B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106784118B (zh) * 2017-01-13 2020-03-17 深圳市芯思杰联邦国际科技发展有限公司 背照式高速光电二极管接收芯片及其制作方法
CN109216477B (zh) * 2018-08-02 2024-04-12 芯思杰技术(深圳)股份有限公司 双负极光电二极管芯片及其制作方法
CN112687751B (zh) * 2020-12-29 2022-06-21 全磊光电股份有限公司 一种高速光电探测器结构及其制造方法
CN115458623B (zh) * 2022-11-10 2023-03-24 芯思杰技术(深圳)股份有限公司 光电探测器芯片、距离传感器及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414642A (zh) * 2002-11-25 2003-04-30 厦门大学 InGaAs/InP PIN光电探测器及其制造工艺
JP2003163364A (ja) * 2001-11-26 2003-06-06 Fujitsu Quantum Devices Ltd 半導体受光素子およびその駆動方法
CN101183691A (zh) * 2007-11-30 2008-05-21 中山大学 半导体光电探测器芯片结构
CN203325955U (zh) * 2013-07-25 2013-12-04 深圳新飞通光电子技术有限公司 一种pin光电探测器芯片
CN204130564U (zh) * 2014-08-12 2015-01-28 深圳市芯思杰联邦国际科技发展有限公司 侧入光式pin光电探测器芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131650B1 (ko) * 2003-05-02 2012-03-28 피코메트릭스 엘엘씨 Рιν 광검출기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163364A (ja) * 2001-11-26 2003-06-06 Fujitsu Quantum Devices Ltd 半導体受光素子およびその駆動方法
CN1414642A (zh) * 2002-11-25 2003-04-30 厦门大学 InGaAs/InP PIN光电探测器及其制造工艺
CN101183691A (zh) * 2007-11-30 2008-05-21 中山大学 半导体光电探测器芯片结构
CN203325955U (zh) * 2013-07-25 2013-12-04 深圳新飞通光电子技术有限公司 一种pin光电探测器芯片
CN204130564U (zh) * 2014-08-12 2015-01-28 深圳市芯思杰联邦国际科技发展有限公司 侧入光式pin光电探测器芯片

Also Published As

Publication number Publication date
CN104576806A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN104576810B (zh) 共面电极模拟光电探测器芯片及其制作方法
CN104576806B (zh) 侧入光式pin光电探测器芯片及其制作方法
CN104576786B (zh) 新型零伏响应雪崩光电探测器芯片及其制作方法
JP4749978B2 (ja) 光検出器が集積可能な光結合装置
CN106098836A (zh) 通讯用雪崩光电二极管及其制备方法
US6492239B2 (en) Method for fabricating avalanche photodiode
WO2020103396A1 (zh) 一种波导型光电探测器及其制造方法
WO2024098835A1 (zh) 光电探测器芯片、距离传感器及电子设备
JP2011124450A (ja) 半導体受光素子
CN204067379U (zh) 新型零伏响应雪崩光电探测器芯片
CN104576808B (zh) 带载体的高速雪崩光电探测器芯片及其制作方法
CN204130564U (zh) 侧入光式pin光电探测器芯片
KR100464333B1 (ko) 수광소자 및 그 제조방법
KR101371401B1 (ko) 애벌런치 광다이오드 및 그 형성방법
JPH04246868A (ja) P−i−nフォトダイオードおよびその効率を改善する方法
US20220271182A1 (en) Backside illuminated avalanche photodiode and manufacturing method thereof
CN109148664A (zh) 一种光电二极管芯片及其制备方法
CN114023831A (zh) 一种高速高响应光电探测器及其制作方法
WO2022054188A1 (ja) 面入射型半導体受光素子
CN204130566U (zh) 带载体的高速雪崩光电探测器芯片
CN109801983B (zh) 背入射式共面电极光电芯片及其制备方法
CN109244152A (zh) 一种短距离通信高速光电二极管芯片及其制作方法
CN112259632A (zh) 光电探测器及其制备方法
WO2023087376A1 (zh) 具有分光结构的光电探测器及其制备方法
CN208596680U (zh) 一种短距离通信高速光电二极管芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant