CN104576506A - 一种刻蚀硅通孔的方法 - Google Patents

一种刻蚀硅通孔的方法 Download PDF

Info

Publication number
CN104576506A
CN104576506A CN201310502864.9A CN201310502864A CN104576506A CN 104576506 A CN104576506 A CN 104576506A CN 201310502864 A CN201310502864 A CN 201310502864A CN 104576506 A CN104576506 A CN 104576506A
Authority
CN
China
Prior art keywords
silicon
etching
etch
reaction cavity
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310502864.9A
Other languages
English (en)
Inventor
余东洋
卞祖洋
严利均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Fabrication Equipment Inc Shanghai
Advanced Micro Fabrication Equipment Inc
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201310502864.9A priority Critical patent/CN104576506A/zh
Publication of CN104576506A publication Critical patent/CN104576506A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种刻蚀硅通孔的方法，所述刻蚀方法包括第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段，向所述等离子体反应腔内交替通入第一刻蚀气体和沉积气体，在第二刻蚀阶段，向所述等离子体反应腔通入第二刻蚀气体，所述第一刻蚀阶段刻蚀硅通孔深度大于等于整个硅通孔深度的90%。采用本发明所述的技术方案，可以较好的改善硅通孔的侧壁形貌，通过将硅通孔的刻蚀过程分解为第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段，可以对硅基底层进行快速刻蚀，在第二刻蚀阶段向等离子体反应腔中加入易于氧化硅发生反应的CF4气体，同时加入氧气，对在博世工艺中产生的贝壳状、锯齿状或波纹状等粗糙度较高的表面进行修饰，确保得到光滑垂直的硅通孔侧壁形貌。

Description

一种刻蚀硅通孔的方法
技术领域
本发明涉及半导体器件的制造领域，尤其涉及一种硅通孔刻蚀方法的技术领域。
背景技术
在过去的四十年中，微电子芯片的研究、开发和生产一直沿着摩尔定律所预测来进行；直至2008年，英特尔等公司在内存芯片的大规模生产中已经开始使用45纳米至50纳米线宽的加工技术。
按照摩尔定律的预测，为了进一步提高芯片的集成度，就需要用到32纳米甚至22纳米线宽的加工技术。但是，32纳米或者22纳米的加工技术不仅遇到光刻设备和工艺技术的局限性，而且单元稳定性、信号延迟、CMOS电路可行性等都是悬而未决的难题。
为此，超越摩尔定律的概念于近年被提了出来。目前，超越摩尔定律的各种技术可以分为两大类：一是基于基板的集成技术，一是基于芯片/晶圆的三维集成技术。而基于芯片/晶圆的三维集成技术又可以分为基于金线键合的芯片堆叠（Die Stacking）、封装堆叠（Package Stacking）和基于硅通孔（TSV，Through-Silicon-Via）的三维堆叠。而基于硅通孔（TSV，Through-Silicon-Via）的三维堆叠正成为超越摩尔定律的最主要方法。
如图1所示，基于硅通孔的三维堆叠处理目标晶圆的主体材料为一层较厚的硅基底12，一种含硅的氧化物的绝缘材料层13设置在硅基底12的下方，在硅基底12的上方设置带有要刻蚀图案的掩膜层11。
现有技术中，对硅基底进行通孔刻蚀主要是通过博世工艺来实现，博世工艺包括两个步骤，第一：刻蚀步骤，在等离子体反应腔内通入刻蚀气体，在硅基底表面进行通孔刻蚀；第二：聚合物沉积步骤，在等离子体反应腔内通入沉积气体，所述沉积气体在通孔侧壁沉积形成侧壁保护。刻蚀步骤和沉积步骤交替进行，直至通孔刻蚀完成。在刻蚀步骤和沉积步骤交替过程中，硅通孔15侧壁容易出现贝壳状（scallop）、锯齿状或波纹状等粗糙度较高的表面16，同时，随着刻蚀时间的延长，通孔刻蚀深度的不断增加，通孔侧壁向通孔外侧凹陷，从而导致硅通孔产品漏电现象严重；当硅基底被刻蚀完成后，为了保证硅基底的刻蚀完全，通常在刻蚀工艺结束时进行一定时间的过刻蚀，由于刻蚀气体对硅的刻蚀速率较快，对硅的氧化物的刻蚀速率较慢，刻蚀反应会在硅通孔的底部横向刻蚀，很容易在硅通孔的底部，硅基底和绝缘层的交界处产生“底切”14，导致硅通孔产品漏电现象。
发明内容
为了解决上述技术问题，本发明提供一种刻蚀硅通孔的方法，所述方法在一等离子体反应腔内进行，目标刻蚀基片位于所述等离子体反应腔内，所述刻蚀方法包括第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段，向所述等离子体反应腔内交替通入第一刻蚀气体和沉积气体，在第二刻蚀阶段，向所述等离子体反应腔通入第二刻蚀气体，所述第一刻蚀阶段刻蚀硅通孔深度大于等于整个硅通孔深度的90%。在第一刻蚀阶段，通过采用刻蚀气体和沉积气体交替注入等离子体反应腔，可以快速的进行硅通孔的刻蚀同时能保证硅通孔的关键尺寸保持不变，在第一刻蚀阶段将硅通孔的刻蚀完成90%以上有利于保证硅通孔刻蚀的效率。
优选的，所述第一刻蚀气体包括SF6和氩气。SF6能与硅基底发生快速反应，氩气能够帮助调整沉积的均匀性和沉积效率。
优选的，所述第二刻蚀气体包括CF4和O2。CF4能和硅基底下方的氧化硅层反应，避免第一刻蚀阶段中的刻蚀气体由于和硅反应的速度大于和氧化硅反应的速度造成的“底切”现象。同时，O2的存在能分解由于刻蚀步骤和沉积步骤交替在硅通孔侧壁出现的贝壳状、锯齿状或波纹状突起表面的聚合物，与暴露出的硅生成氧化硅，再由CF4与氧化硅反应，实现硅通孔侧壁的光滑、垂直。
优选的，所述第二刻蚀气体还包括SF6和CHF3。由于CF4与硅的反应速率很慢，即便第一刻蚀阶段完成90%的硅通孔刻蚀，由于硅通孔底部还残存一小部分硅基底，为了提高刻蚀速率，可以在第二刻蚀气体中加入少量的SF6。
优选的，所述SF6和CF4的气体流量比小于1/10。
优选的，所述O2和所述CF4的比例范围为1/4-1/2。
优选的，所述沉积气体包括C4F8、氩气和氦气。
优选的，所述第一刻蚀阶段等离子体反应腔内的压力范围为50-140mT,所述第二刻蚀阶段等离子体反应腔内的压力范围为100-200mT。
优选的，所述第一刻蚀阶段等离子体反应腔的射频功率范围为1400瓦-4000瓦,所述第二刻蚀阶段等离子体反应腔的射频功率范围为1000瓦-4000瓦。
优选的，所述CF4气体流量参数范围为100sccm-1000sccm。
本发明的优点在于：提供一种刻蚀硅通孔的方法，所述刻蚀方法包括第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段，向所述等离子体反应腔内交替通入第一刻蚀气体和沉积气体，在第二刻蚀阶段，向所述等离子体反应腔通入第二刻蚀气体，所述第一刻蚀阶段刻蚀硅通孔深度大于等于整个硅通孔深度的90%。采用本发明所述的技术方案，可以较好的改善硅通孔的侧壁形貌，通过将硅通孔的刻蚀过程分解为第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段，可以对硅基底层进行快速刻蚀，在第二刻蚀阶段向等离子体反应腔中加入易于氧化硅发生反应的CF4气体，同时加入氧气，对在博世工艺中产生的贝壳状、锯齿状或波纹状等粗糙度较高的表面进行修饰，同时不会产生“底切”，确保得到光滑垂直的硅通孔侧壁形貌。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1示出现有技术半导体基片的刻蚀结果示意图；
图2示出本发明所述等离子体反应腔的结构示意图；
图3示出本发明实施例所述的待处理基片结构示意图；
图4示出采用本发明所述方法获得的硅通孔结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种在硅基底刻蚀通孔的方法，本发明所述的方法在等离子体刻蚀腔室内进行，特别的，由于该刻蚀反应需要的速率较快，需要在高浓度的等离子体刻蚀室内进行，如电感耦合等离子体反应室（ICP）或者电子回旋共振反应室（ECR）中进行。图2示出本实施例所述的一种电感耦合等离子体反应室的结构示意图。ICP反应腔100包括基本呈圆筒状的金属侧壁105和绝缘顶板107，构成可被抽真空器125抽真空的气密空间。基座110支撑夹盘115，所述夹盘115支撑待处理的基片200。来自射频功率源145的射频功率被施加到呈线圈状的天线140。来自气源150的处理气体被供应到反应腔内，以点燃并维持等离子，并由此对基片200进行加工。在标准电感耦合反应腔中，反应气体通过在反应腔周围的注入器/喷头130和中间的喷头135之一或者两者一同注入来供应到真空容器内。反应气体进入等离子反应腔后在射频功率源145的作用下进行解离，并在解离区155处解离生成反应所需的离子和自由基，实现对含硅基片200的处理。
图3示出含硅基片200的结构示意图，其中主体层为硅基底层220，其上方覆盖有作为掩膜层的光刻胶层210，在另外的实施例中，为了增大刻蚀目标层和掩膜层间的选择比，光刻胶层和硅基底层间还设置有硬掩膜层。硅基底层220下方设置绝缘的氧化硅层230，当硅通孔刻蚀到氧化硅层230时可以停止刻蚀，将刻蚀完成的硅通孔采用导电物质填充；然后减薄氧化硅层230直至暴露出导电物质。
图4示出采用本发明所述方法获得的硅通孔结构示意图，在对含硅基片200进行通孔刻蚀前，首先要在光刻胶掩膜层210上曝露出需要刻蚀的图形，根据曝露出的图形开口对光刻胶掩膜层210下方的硅基底220进行刻蚀。目前常用的对硅基底220进行刻蚀的工艺为博世工艺刻蚀法，博世工艺包括两个步骤，第一：刻蚀步骤，在等离子体反应腔内通入刻蚀气体，在硅基底220表面进行通孔刻蚀；第二：聚合物沉积步骤，在等离子体反应腔内通入沉积气体，所述沉积气体在刻蚀出的通孔侧壁沉积形成侧壁保护。刻蚀步骤和沉积步骤交替进行，直至通孔刻蚀完成。如图1所示，在刻蚀步骤和沉积步骤交替过程中，硅通孔15侧壁容易出现贝壳状（scallop）、锯齿状或波纹状等粗糙度较高的表面16，同时，随着刻蚀时间的延长，通孔刻蚀深度的不断增加，通孔侧壁向通孔外侧凹陷，从而导致硅通孔产品漏电现象严重；当硅基底被刻蚀完成后，为了保证整片硅基底的刻蚀完全，通常在刻蚀工艺结束时进行一定时间的过刻蚀，由于刻蚀气体对硅的刻蚀速率较快，对硅的氧化物的刻蚀速率较慢，刻蚀反应会在硅通孔的底部横向刻蚀硅基底，很容易在硅通孔的底部，即硅基底和绝缘层的交界处产生“底切”14，影响钝化层填充效果，进而影响器件性能尤其是电性能。
本发明为了克服上述技术问题，将硅通孔的刻蚀工艺设置为第一刻蚀阶段和第二刻蚀阶段两段，第一刻蚀阶段，采用刻蚀步骤和沉积步骤交替的博世工艺，在所述等离子体反应腔内交替通入第一刻蚀气体和沉积气体；第二刻蚀阶段，在所述等离子体反应腔通入第二刻蚀气体，所述第一刻蚀阶段刻蚀硅通孔深度大于等于整个硅通孔深度的90%。
在本发明所述实施例中第一刻蚀气体可以包含SF6和氩气，SF6能迅速和硅基底220中的硅反应，保证基片200的刻蚀速率，氩气能够帮助调整沉积的均匀性和沉积效率。沉积气体包含C4F8、氩气和氦气等，C4F8能与硅通孔的侧壁形成聚合物保护层；刻蚀气体和沉积气体交替注入等离子体反应腔内，在保证刻蚀速率的同时，生成侧壁保护层，保证硅通孔的关键尺寸（硅通孔的直径）不会随着刻蚀反应的进行改变。根据第一刻蚀阶段的刻蚀速率可以计算出已刻蚀完成的硅基底的厚度，当刻蚀完成的硅基底的厚度大于等于硅基底220总厚度的90%时，停止第一刻蚀阶段的气体供应，开始第二刻蚀阶段。在第二刻蚀阶段，向等离子体反应腔100内通入第二刻蚀气体，完成剩余硅基底层220的刻蚀。
第二刻蚀气体包括CF4及O2，还可以包括SF6和CHF3等气体。根据上文所述，SF6刻蚀硅的速度较快，刻蚀氧化硅的速率较慢，为了避免硅基底层220和氧化硅层230的接触面处形成“底切”，在第二刻蚀阶段提供易与氧化硅发生反应的CF4气体。考虑到CF4气体刻蚀硅基底层的速率较慢，为了提高硅通孔的刻蚀速率，可以在第二刻蚀气体内加入少量SF6气体，SF6气体与CF4气体的比例小于1/10,以确保不产生“底切”的同时保证硅通孔的刻蚀速率。
由于第一刻蚀阶段采用博世工艺，刻蚀气体和沉积气体交替注入等离子体反应腔，刻蚀步骤和沉积步骤交替过程中，硅通孔侧壁容易出现贝壳状、锯齿状或波纹状等粗糙度较高的表面，为了改善硅通孔的侧壁形貌，得到光滑的硅通孔侧壁，第二刻蚀气体可以包括O2。O2可以分解硅通孔侧壁表面的粗糙突起上覆盖的高分子聚合物反应，并能与暴露出的硅反应生成氧化硅，利用第二刻蚀气体中的CF4气体将生成的氧化硅去除，实现硅通孔侧壁形貌的改善。所述O2和所述CF4的比例范围可以为1/4-1/2。为了进一步避免硅基底层220和氧化硅层230的接触面处形成“底切”，还可以在第二刻蚀气体中添加CHF3气体，CHF3气体可以在硅通孔下端的侧壁处生成高分子聚合物，避免第二刻蚀气体中的SF6气体沿着硅通孔底部横向刻蚀，产生“底切”。CHF3气体与CF4气体的气体流量范围比可以为1/5-1/10。
在本发明所述的实施例中，所述第一刻蚀阶段等离子体反应腔内的压力范围为50-140mT,所述第二刻蚀阶段等离子体反应腔内的压力范围为100-200mT。所述第一刻蚀阶段等离子体反应腔的射频功率范围为1400瓦-4000瓦,所述第二刻蚀阶段等离子体反应腔的射频功率范围为1000瓦-4000瓦。较为合适的，所述CF4气体流量参数范围为100sccm-1000sccm。
采用本发明所述的技术方案，可以较好的改善硅通孔的侧壁形貌，通过将硅通孔的刻蚀过程分解为第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段，以博世刻蚀工艺为主，对硅基底层220进行快速刻蚀，当刻蚀进行到90%以后时，为了保证硅基底层220和氧化硅层230的接触面处不形成“底切”，向等离子体反应腔中加入易于氧化硅发生反应的CF4气体，在第二刻蚀阶段加入氧气，对在博世工艺中产生的贝壳状、锯齿状或波纹状等粗糙度较高的表面进行修饰，确保得到光滑垂直的硅通孔250侧壁形貌。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种刻蚀硅通孔的方法，所述方法在一等离子体反应腔内进行，目标刻蚀基片位于所述等离子体反应腔内，其特征在于：所述刻蚀方法包括第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段，向所述等离子体反应腔内交替通入第一刻蚀气体和沉积气体，在第二刻蚀阶段，向所述等离子体反应腔通入第二刻蚀气体，所述第一刻蚀阶段刻蚀硅通孔深度大于等于整个硅通孔深度的90%。
2.根据权利要求1所述的方法，其特征在于：所述第一刻蚀气体包括SF6和氩气。
3.根据权利要求1所述的方法，其特征在于：所述第二刻蚀气体包括CF4和O2。
4.根据权利要求3所述的方法，其特征在于：所述第二刻蚀气体还包括SF6和CHF3。
5.根据权利要求4所述的方法，其特征在于：所述SF6和CF4的气体流量比小于1/10。
6.根据权利要求3所述的方法，其特征在于：所述O2和所述CF4的比例范围为1/4-1/2。
7.根据权利要求1所述的方法，其特征在于：所述沉积气体包括C4F8、氩气和氦气。
8.根据权利要求1所述的方法，其特征在于：所述第一刻蚀阶段等离子体反应腔内的压力范围为50-140mT,所述第二刻蚀阶段等离子体反应腔内的压力范围为100-200mT。
9.根据权利要求1所述的方法，其特征在于：所述第一刻蚀阶段等离子体反应腔的射频功率范围为1400瓦-4000瓦,所述第二刻蚀阶段等离子体反应腔的射频功率范围为1000瓦-4000瓦。
10.根据权利要求3所述的方法，其特征在于：所述CF4气体流量参数范围为100sccm-1000sccm。
CN201310502864.9A 2013-10-22 2013-10-22 一种刻蚀硅通孔的方法 Pending CN104576506A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310502864.9A CN104576506A (zh) 2013-10-22 2013-10-22 一种刻蚀硅通孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310502864.9A CN104576506A (zh) 2013-10-22 2013-10-22 一种刻蚀硅通孔的方法

Publications (1)

Publication Number Publication Date
CN104576506A true CN104576506A (zh) 2015-04-29

Family

ID=53092238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310502864.9A Pending CN104576506A (zh) 2013-10-22 2013-10-22 一种刻蚀硅通孔的方法

Country Status (1)

Country Link
CN (1) CN104576506A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328498A (zh) * 2015-06-23 2017-01-11 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
WO2017054384A1 (zh) * 2015-09-28 2017-04-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN107706147A (zh) * 2017-10-18 2018-02-16 武汉新芯集成电路制造有限公司 一种垂直型接触孔的制备方法
CN108231578A (zh) * 2016-12-05 2018-06-29 Spts科技有限公司 使表面光滑的方法
CN108550578A (zh) * 2018-03-26 2018-09-18 长江存储科技有限责任公司 三维存储器制造方法
CN110739269A (zh) * 2019-10-25 2020-01-31 武汉新芯集成电路制造有限公司 半导体器件及其形成方法
CN111344857A (zh) * 2017-09-13 2020-06-26 朗姆研究公司 使用牺牲蚀刻盖层的高深宽比特征的介电间隙填充
CN111463340A (zh) * 2020-05-09 2020-07-28 中国科学院微电子研究所 热电堆及其制作方法
CN111540824A (zh) * 2020-05-09 2020-08-14 中国科学院微电子研究所 热电堆及其制作方法
US10872775B2 (en) 2017-06-05 2020-12-22 Spts Technologies Limited Methods of plasma etching and plasma dicing
US12040181B2 (en) 2019-05-01 2024-07-16 Lam Research Corporation Modulated atomic layer deposition

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
CN101075554A (zh) * 2006-05-19 2007-11-21 三洋电机株式会社 半导体装置的制造方法
KR100875130B1 (ko) * 2007-07-05 2008-12-22 한국광기술원 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법
CN102610560A (zh) * 2012-03-21 2012-07-25 中微半导体设备(上海)有限公司 通孔侧壁形貌修饰方法
WO2012154764A2 (en) * 2011-05-12 2012-11-15 Lam Research Corporation Method for achieving smooth side walls after bosch etch process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
CN101075554A (zh) * 2006-05-19 2007-11-21 三洋电机株式会社 半导体装置的制造方法
KR100875130B1 (ko) * 2007-07-05 2008-12-22 한국광기술원 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법
WO2012154764A2 (en) * 2011-05-12 2012-11-15 Lam Research Corporation Method for achieving smooth side walls after bosch etch process
CN102610560A (zh) * 2012-03-21 2012-07-25 中微半导体设备(上海)有限公司 通孔侧壁形貌修饰方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328498A (zh) * 2015-06-23 2017-01-11 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
WO2017054384A1 (zh) * 2015-09-28 2017-04-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN108231578A (zh) * 2016-12-05 2018-06-29 Spts科技有限公司 使表面光滑的方法
CN108231578B (zh) * 2016-12-05 2023-05-12 Spts科技有限公司 使表面光滑的方法
US10872775B2 (en) 2017-06-05 2020-12-22 Spts Technologies Limited Methods of plasma etching and plasma dicing
CN111344857A (zh) * 2017-09-13 2020-06-26 朗姆研究公司 使用牺牲蚀刻盖层的高深宽比特征的介电间隙填充
CN111344857B (zh) * 2017-09-13 2024-04-09 朗姆研究公司 使用牺牲蚀刻盖层的高深宽比特征的介电间隙填充
CN107706147B (zh) * 2017-10-18 2020-05-12 武汉新芯集成电路制造有限公司 一种垂直型接触孔的制备方法
CN107706147A (zh) * 2017-10-18 2018-02-16 武汉新芯集成电路制造有限公司 一种垂直型接触孔的制备方法
CN108550578B (zh) * 2018-03-26 2020-10-02 长江存储科技有限责任公司 三维存储器制造方法
CN108550578A (zh) * 2018-03-26 2018-09-18 长江存储科技有限责任公司 三维存储器制造方法
US12040181B2 (en) 2019-05-01 2024-07-16 Lam Research Corporation Modulated atomic layer deposition
CN110739269A (zh) * 2019-10-25 2020-01-31 武汉新芯集成电路制造有限公司 半导体器件及其形成方法
CN111463340A (zh) * 2020-05-09 2020-07-28 中国科学院微电子研究所 热电堆及其制作方法
CN111540824B (zh) * 2020-05-09 2023-04-18 中国科学院微电子研究所 热电堆及其制作方法
CN111540824A (zh) * 2020-05-09 2020-08-14 中国科学院微电子研究所 热电堆及其制作方法

Similar Documents

Publication Publication Date Title
CN104576506A (zh) 一种刻蚀硅通孔的方法
KR102675485B1 (ko) 수평 표면들 상에 SiN의 선택적인 증착
KR20190049482A (ko) 스택 내에 피처들을 에칭하기 위한 방법
KR101836152B1 (ko) 식각 방법
CN102473633B (zh) 蚀刻方法
KR102082803B1 (ko) 실리콘 다이옥사이드 기판의 식각 방법 및 식각 장치
CN103400800B (zh) Bosch刻蚀方法
CN103456620B (zh) 半导体结构的形成方法
JP6093929B2 (ja) 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
CN102738074A (zh) 半导体结构的形成方法
KR102267521B1 (ko) 에칭 방법
US7498266B2 (en) Method for structuring of silicon substrates for microsystem technological device elements and associated silicon substrate
CN101652841A (zh) 干蚀刻方法
CN103915330A (zh) 基片刻蚀方法
CN103021912A (zh) 半导体刻蚀装置及半导体结构的刻蚀方法
CN106504982B (zh) 一种基片的刻蚀方法
CN102610560A (zh) 通孔侧壁形貌修饰方法
CN102737984A (zh) 半导体结构的形成方法
CN103700622B (zh) 硅通孔的形成方法
JP2014150149A (ja) エッチング方法及びエッチング装置
CN102054746B (zh) 硅通孔互连结构形成方法
CN103413779B (zh) 硅通孔刻蚀方法
Lin et al. Deep dry etching of fused silica using C 4 F 8/Ar inductively coupled plasmas
CN103779201A (zh) 一种改善通孔侧壁形貌的方法
TW201419405A (zh) 具有受控擺動之蝕刻用方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150429

RJ01 Rejection of invention patent application after publication