CN104576375B - Ldmos及其制造方法 - Google Patents

Ldmos及其制造方法 Download PDF

Info

Publication number
CN104576375B
CN104576375B CN201310473815.7A CN201310473815A CN104576375B CN 104576375 B CN104576375 B CN 104576375B CN 201310473815 A CN201310473815 A CN 201310473815A CN 104576375 B CN104576375 B CN 104576375B
Authority
CN
China
Prior art keywords
ion
drift regions
grid structure
ldmos
transoids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310473815.7A
Other languages
English (en)
Other versions
CN104576375A (zh
Inventor
黄晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310473815.7A priority Critical patent/CN104576375B/zh
Publication of CN104576375A publication Critical patent/CN104576375A/zh
Application granted granted Critical
Publication of CN104576375B publication Critical patent/CN104576375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种LDMOS及其制造方法，所述LDMOS为LDNMOS，该方法包括以下步骤：在基底上依次形成STI、P型阱、N‑漂移区、栅极结构以及源极和漏极之后，该方法还包括：在形成栅极结构之后，在基底表面形成图案化的光阻胶层，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个N‑漂移区进行预定深度的离子注入形成P反型离子漂浮区，所述P反型离子漂浮区位于N‑漂移区中，与STI具有预定间隔。本发明还提供了一种LDMOS及其制造方法，所述LDMOS为LDPMOS。采用本发明能够提高击穿电压。

Description

LDMOS及其制造方法
技术领域
本发明涉及半导体器件及其制造领域，尤其涉及一种LDMOS(横向扩散金属氧化物半导体晶体管)及其制造方法。
背景技术
横向扩散金属氧化物半导体晶体管（Laterally Diffused Metal Oxidesemiconductor，LDMOS）主要应用于功率集成电路，例如面向移动电话基站的射频功率放大器，也可以应用于高频、特高频与超高频广播传输器以及微波雷达与导航***等。LDMOS技术为新一代基站放大器带来较高的功率峰均比、更高增益与线性度，同时为多媒体服务带来更高的数据传输率。
现有横向扩散N型金属氧化物半导体晶体管（Laterally Diffused N type MetalOxide semiconductor，LDNMOS）的结构如图1所示，LDNMOS具有基底1，在基底1表面依次形成栅氧化层2和多晶硅栅极3，栅氧化层2和多晶硅栅极3称为栅极结构。在基底1中形成P型阱8，P型阱8内具有在栅极结构两侧对称设置的N-漂移区4（N-Drift1和N-Drift2），P型阱8和N-漂移区4之间设置有浅沟槽隔离（Shallow Trench Isolation，STI）5，N-漂移区4中设置有源极6和漏极7。其中，P型阱8可通过诸如硼的任何P型元素的离子注入形成；N-漂移区4是通过类似砷元素的离子注入来形成；源极6和漏极7也是通过类似砷元素的离子注入来形成，只是两者离子注入浓度不同。
对于LDMOS，多用于高于50V的工作电压下，击穿电压（BV，Breakdown Voltage）是衡量器件性能的重要指标之一。现有一种提高LDNMOS击穿电压的方法是：扩大N-漂移区的面积，这样就会导致单位面积内器件数量减少。因此，如何提高LDMOS的击穿电压是目前亟待解决的问题。
发明内容
本发明提供了一种LDMOS及其制造方法，本发明解决的技术问题是：如何提高击穿电压。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明提供了一种横向扩散金属氧化物半导体晶体管LDMOS的制造方法，所述LDMOS为LDNMOS，该方法包括以下步骤：
A、在基底上形成LDNMOS区内用于隔离P型阱和N-漂移区的STI；
B、在LDNMOS区进行离子注入形成P型阱；
C、在所述P型阱内离子注入形成位于栅极结构两侧对称设置的N-漂移区；
D、在N-漂移区之间的基底表面形成栅极结构；
E、在N-漂移区中进行N+掺杂形成源极和漏极；
该方法还包括：在步骤D形成栅极结构之后，在基底表面形成图案化的光阻胶层，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个N-漂移区进行预定深度的离子注入形成P反型离子漂浮区，所述P反型离子漂浮区位于N-漂移区中，与STI具有预定间隔。
所述在步骤D形成栅极结构之后，形成P反型离子漂浮区，包括：在步骤D和E之间，或者在步骤E之后，形成P反型离子漂浮区。
所述P反型离子漂浮区为一整体部分，或者为多个隔离开的部分。
所述P反型离子漂浮区的离子注入剂量为1013-1015原子每平方厘米。
本发明还提供了一种横向扩散金属氧化物半导体晶体管LDMOS，所述LDMOS为LDNMOS，包括基底表面的栅极结构，以及位于P型阱内，且在栅极结构两侧对称设置的N-漂移区，所述P型阱和N-漂移区之间设置有STI，所述N-漂移区中设置有源极和漏极；在所述对称设置的两个N-漂移区中设置具有预定深度的P反型离子漂浮区，所述P反型离子漂浮区与STI具有预定间隔。
本发明还提供了一种横向扩散金属氧化物半导体晶体管LDMOS的制造方法，所述LDMOS为LDPMOS，该方法包括以下步骤：
A、在基底上形成LDPMOS区内用于隔离N型阱和P-漂移区的STI；
B、在LDPMOS区进行离子注入形成N型阱；
C、在所述N型阱内离子注入形成位于栅极结构两侧对称设置的P-漂移区；
D、在P-漂移区之间的基底表面形成栅极结构；
E、在P-漂移区中进行P+掺杂形成源极和漏极；
该方法还包括：在步骤D形成栅极结构之后，在基底表面形成图案化的光阻胶层，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个P-漂移区进行预定深度的离子注入形成N反型离子漂浮区，所述N反型离子漂浮区位于P-漂移区中，与STI具有预定间隔。
所述在步骤D形成栅极结构之后，形成N反型离子漂浮区，包括：在步骤D和E之间，或者在步骤E之后，形成N反型离子漂浮区。
所述N反型离子漂浮区为一整体部分，或者为多个隔离开的部分。
所述N反型离子漂浮区的离子注入剂量为1013-1015原子每平方厘米。
本发明还提供了一种横向扩散金属氧化物半导体晶体管LDMOS，所述LDMOS为LDPMOS，包括基底表面的栅极结构，以及位于N型阱内，且在栅极结构两侧对称设置的P-漂移区，所述N型阱和P-漂移区之间设置有STI，所述P-漂移区中设置有源极和漏极；在所述对称设置的两个P-漂移区中设置有N反型离子漂浮区，所述N反型离子漂浮区与STI具有预定间隔。
由上述的技术方案可见，本发明的LDNMOS，在对称设置的两个N-漂移区进行预定深度的离子注入形成P反型离子漂浮区，P反型离子漂浮区与N-漂移区的交界处会产生耗尽层，耗尽层里没有可导电离子，形成空间电荷区，从而达到提高击穿电压的目的。同理，本发明的LDPMOS，在对称设置的两个P-漂移区中设置有N反型离子漂浮区，N反型离子漂浮区与P-漂移区的交界处会产生耗尽层，耗尽层里没有可导电离子，形成空间电荷区，从而达到提高击穿电压的目的。与现有技术相比，在不需要扩大漂移区面积的情况下，就可以有效提高击穿电压。
附图说明
图1为现有技术LDNMOS结构示意图。
图2为本发明一优选实施例LDNMOS制作方法的流程示意图。
图2a至图2f为本发明LDNMOS制作过程的剖面示意图。
图3为本发明实施例LDNMOS剖面示意图。
图4为本发明另一优选实施例LDPMOS制作方法的流程示意图。
图5为本发明实施例LDPMOS剖面示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
本发明的方法适用于LDNMOS和LDPMOS。
本发明一优选实施例LDNMOS制作方法的流程示意图如图2所示，其包括以下步骤，下面结合图2a至图2f进行详细说明。
步骤21、请参阅图2a，在基底1上形成LDNMOS区内用于隔离P型阱8和N-漂移区4的STI5；
其中，基底1一般为单晶硅。
步骤22、请参阅图2b，在LDNMOS区进行离子注入形成P型阱8；
P型阱8可通过诸如硼的任何P型元素的离子注入来形成，离子浓度1013-1014原子每平方厘米，中等剂量，中等能量垂直晶片离子注入。
步骤23、请参阅图2c，在所述P型阱8内离子注入形成位于栅极结构两侧对称设置的N-漂移区4（N-Drift1和N-Drift2），离子浓度1012-1013原子每平方厘米，中等剂量，高等能量，垂直晶片离子注入；
步骤24、请参阅图2d，在N-漂移区4之间的基底1表面形成栅极结构；
其中，栅极结构包括栅氧化层2和多晶硅栅极3。具体地说，首先，在基底1上依次生长栅氧化层和沉积多晶硅层，随后在多晶硅层的表面涂布光刻胶层（图中未显示），曝光显影图案化光刻胶层，定义出栅极的位置，以光刻胶图形为掩膜，依次刻蚀多晶硅层和栅氧化层，形成栅氧化层2和多晶硅栅极3。
步骤25、请参阅图2e，在N-漂移区4中进行N+掺杂形成源极6和漏极7；
步骤26、请参阅图2f，在基底1表面形成图案化的光阻胶层10，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个N-漂移区4进行预定深度的离子注入形成P反型离子漂浮区9，所述P反型离子漂浮区9位于N-漂移区4中，与STI5具有预定间隔。
其中，源极6和漏极7的深度一定比STI5浅，所以离子注入形成P反型离子漂浮区9时，控制将其注入到STI5的下方即可。本发明实施例P反型离子漂浮区9的离子注入剂量为1013-1015原子每平方厘米。另外，图中P反型离子漂浮区9为一个整体部分。当然，P反型离子漂浮区9也可以是多个隔离开的部分，形成方法可以为：在光栅方式的光阻胶层的遮挡下，离子注入形成的P反型离子漂浮区9就是由多个隔离开的部分构成的。P反型离子漂浮区9为多个隔离开的部分，相比于P反型离子漂浮区9为一整体部分的优点在于，增加了P反型离子漂浮区9与N-漂移区4之间的接触面积，从而增加了耗尽层面积，进而进一步增加了击穿电压。
至此，本发明实施例LDNMOS形成结束。
上述本发明实施例P反型离子漂浮区9是在形成源漏极之后形成的。需要说明的是，本发明P反型离子漂浮区9的形成只要在栅极结构形成之后即可。也就是说，P反型离子漂浮区9还可以在步骤24和步骤25之间形成。从图2f可以看出，图案化的光阻胶层的开口显露出栅极结构、源极和漏极，开口尺寸比较大。由于通常将晶圆划分为多个具有重复结构的芯片，每个芯片上多个LDMOS规则排列，所以，多个LDMOS同时形成，因此每个LDMOS上都会形成图案化的光阻胶层的开口，这样图案化的光阻胶层构成的光栅图案间隔可以达到2微米，如此大尺寸的光栅间隔使得对准精度不需要那么高，对机台的要求也比较低，可以高效地完成LDMOS的制作。
图3为根据上述方法形成的LDNMOS剖面示意图。
LDNMOS具有基底1，在基底1表面依次形成栅氧化层2和多晶硅栅极3，栅氧化层2和多晶硅栅极3称为栅极结构。在基底1中形成P型阱8，P型阱8内具有在栅极结构两侧对称设置的N-漂移区4（N-Drift1和N-Drift2），P型阱8和N-漂移区4之间设置有浅沟槽隔离STI5，N-漂移区4中设置有源极6和漏极7。在所述对称设置的两个N-漂移区4（N-Drift1和N-Drift2）中设置具有预定深度的P反型离子漂浮区9，所述P反型离子漂浮区9与STI5具有预定间隔。
其中，P型阱8可通过诸如硼的任何P型元素的离子注入形成；N-漂移区4是通过类似砷元素的离子注入来形成；源极6和漏极7也是通过类似砷元素的离子注入来形成，只是两者离子注入浓度不同。P反型离子漂浮区9通过诸如硼的任何P型元素的离子注入形成。
由于P反型离子漂浮区9位于N-漂移区4中，与STI5具有预定间隔，所以P反型离子漂浮区9与N-漂移区4的交界处会产生耗尽层，耗尽层里没有可导电离子，形成空间电荷区，从而导致击穿电压升高。
同样，提高击穿电压的方法同样适用于LDPMOS。
本发明另一优选实施例LDPMOS制作方法的流程示意图如图4所示，其包括以下步骤：
步骤41、在基底1’上形成LDPMOS区内用于隔离N型阱8’和P-漂移区4’的STI5’；
其中，基底1’一般为单晶硅。
步骤42、在LDPMOS区进行离子注入形成N型阱8’；
N型阱8’可通过类似砷元素的离子注入来形成，离子浓度1013-1014原子每平方厘米，中等剂量，中等能量垂直晶片离子注入。
步骤43、在所述N型阱8’内离子注入形成位于栅极结构两侧对称设置的P-漂移区4’，离子浓度1012-1013原子每平方厘米，中等剂量，高等能量，垂直晶片离子注入；
步骤44、在P-漂移区4’之间的基底1’表面形成栅极结构；
其中，栅极结构包括栅氧化层2’和多晶硅栅极3’。具体地说，首先，在基底1’上依次生长栅氧化层和沉积多晶硅层，随后在多晶硅层的表面涂布光刻胶层（图中未显示），曝光显影图案化光刻胶层，定义出栅极的位置，以光刻胶图形为掩膜，依次刻蚀多晶硅层和栅氧化层，形成栅氧化层2’和多晶硅栅极3’。
步骤45、在P-漂移区4’中进行P+掺杂形成源极6’和漏极7’；
步骤46、在基底1表面形成图案化的光阻胶层，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个N-漂移区4’进行预定深度的离子注入形成N反型离子漂浮区9’，所述N反型离子漂浮区9’位于N-漂移区4’中，与STI5’具有预定间隔。
其中，源极6’和漏极7’的深度一定比STI5浅，所以离子注入形成N反型离子漂浮区9’时，控制将其注入到STI5’的下方即可。本发明实施例N反型离子漂浮区9’的离子注入剂量为1013-1015原子每平方厘米。另外，图中N反型离子漂浮区9’为一个整体部分。当然，N反型离子漂浮区9’也可以是多个隔离开的部分，形成方法可以为：在光栅方式的光阻胶层的遮挡下，离子注入形成的N反型离子漂浮区9’就是由多个隔离开的部分构成的。N反型离子漂浮区9’为多个隔离开的部分，相比于N反型离子漂浮区9’为一整体部分的优点在于，增加了N反型离子漂浮区9’与P-漂移区4’之间的接触面积，从而增加了耗尽层面积，进而进一步增加了击穿电压。
至此，本发明实施例LDPMOS形成结束。
上述本发明实施例N反型离子漂浮区9’是在形成源漏极之后形成的。需要说明的是，本发明N反型离子漂浮区9’的形成只要在栅极结构形成之后即可。也就是说，P反型离子漂浮区9还可以在步骤44和步骤45之间形成。
图5为根据上述方法形成的LDPMOS剖面示意图。
LDPMOS具有基底1’，在基底1’表面依次形成栅氧化层2’和多晶硅栅极3’，栅氧化层2’和多晶硅栅极3’称为栅极结构。在基底1’中形成N型阱8’，N型阱8’内具有在栅极结构两侧对称设置的P-漂移区4’（P-Drift1和P-Drift2），N型阱8’和P-漂移区4’之间设置有浅沟槽隔离STI5’，P-漂移区4’中设置有源极6’和漏极7’。在所述对称设置的两个P-漂移区4’（P-Drift1和P-Drift2）中设置具有预定深度的N反型离子漂浮区9’，所述N反型离子漂浮区9’与STI5’具有预定间隔。
其中，N型阱8’可通过类似砷元素的离子注入形成；P-漂移区4’是通过诸如硼的任何P型元素的离子注入来形成；源极6’和漏极7’也是通过诸如硼的任何P型元素的离子注入来形成，只是两者离子注入浓度不同。N反型离子漂浮区9’通过类似砷元素的离子注入形成。
由于N反型离子漂浮区9’位于P-漂移区4’中，与STI5’具有预定间隔，所以N反型离子漂浮区9’与P-漂移区4’的交界处会产生耗尽层，耗尽层里没有可导电离子，形成空间电荷区，从而导致击穿电压升高。
采用本发明的方法制作的LDNMOS或LDPMOS，通过在对称设置的两个漂移区中形成反型离子漂浮区，在反型离子漂浮区和漂移区的交界处产生空间电荷区，从而达到提高击穿电压的目的。另一方面，由于本发明在栅极结构形成之后进行反型离子漂浮区的离子注入，这样栅极下面的沟道位置有了栅极的遮挡，就不需要担心被反型离子注入，因此图2f中，进行反型离子注入时，图案化的光阻胶层的开口可以做得更大一些，显露出栅极结构、源极和漏极。这样，在同时形成多个LDMOS的情况下，可以使图案化的光阻胶层构成的光栅图案间隔达到2微米，如此大尺寸的光栅间隔使得对准精度不需要那么高，对机台的要求也比较低，可以高效地完成LDMOS的制作。进一步地，由于图案化的光阻胶层的开口显露出栅极结构、源极和漏极，所以本发明实施例可以在两个漂移区中都形成反型离子漂浮区，与只在一个漂移区中形成反型离子漂浮区相比，能够进一步提高击穿电压。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种横向扩散金属氧化物半导体晶体管LDMOS的制造方法，所述LDMOS为LDNMOS，该方法包括以下步骤：
A、在基底上形成LDNMOS区内用于隔离P型阱和N-漂移区的STI；
B、在LDNMOS区进行离子注入形成P型阱；
C、在所述P型阱内离子注入形成位于栅极结构两侧对称设置的N-漂移区；
D、在N-漂移区之间的基底表面形成栅极结构；
E、在N-漂移区中进行N+掺杂形成源极和漏极；
其特征在于，该方法还包括：在步骤D形成栅极结构之后，在基底表面形成图案化的光阻胶层，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个N-漂移区进行预定深度的离子注入形成P反型离子漂浮区，所述P反型离子漂浮区位于N-漂移区中，与STI具有预定间隔。
2.如权利要求1所述的方法，其特征在于，所述在步骤D形成栅极结构之后，形成P反型离子漂浮区，包括：在步骤D和E之间，或者在步骤E之后，形成P反型离子漂浮区。
3.如权利要求1所述的方法，其特征在于，所述P反型离子漂浮区为一整体部分，或者为多个隔离开的部分。
4.如权利要求3所述的方法，其特征在于，所述P反型离子漂浮区的离子注入剂量为1013-1015原子每平方厘米。
5.一种横向扩散金属氧化物半导体晶体管LDMOS，所述LDMOS为LDNMOS，包括基底表面的栅极结构，以及位于P型阱内，且在栅极结构两侧对称设置的N-漂移区，所述P型阱和N-漂移区之间设置有STI，所述N-漂移区中设置有源极和漏极；其特征在于，在所述对称设置的两个N-漂移区中设置具有预定深度的P反型离子漂浮区，所述P反型离子漂浮区与STI具有预定间隔。
6.一种横向扩散金属氧化物半导体晶体管LDMOS的制造方法，所述LDMOS为LDPMOS，该方法包括以下步骤：
A、在基底上形成LDPMOS区内用于隔离N型阱和P-漂移区的STI；
B、在LDPMOS区进行离子注入形成N型阱；
C、在所述N型阱内离子注入形成位于栅极结构两侧对称设置的P-漂移区；
D、在P-漂移区之间的基底表面形成栅极结构；
E、在P-漂移区中进行P+掺杂形成源极和漏极；
其特征在于，该方法还包括：在步骤D形成栅极结构之后，在基底表面形成图案化的光阻胶层，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个P-漂移区进行预定深度的离子注入形成N反型离子漂浮区，所述N反型离子漂浮区位于P-漂移区中，与STI具有预定间隔。
7.如权利要求6所述的方法，其特征在于，所述在步骤D形成栅极结构之后，形成N反型离子漂浮区，包括：在步骤D和E之间，或者在步骤E之后，形成N反型离子漂浮区。
8.如权利要求6所述的方法，其特征在于，所述N反型离子漂浮区为一整体部分，或者为多个隔离开的部分。
9.如权利要求8所述的方法，其特征在于，所述N反型离子漂浮区的离子注入剂量为1013-1015原子每平方厘米。
10.一种横向扩散金属氧化物半导体晶体管LDMOS，所述LDMOS为LDPMOS，包括基底表面的栅极结构，以及位于N型阱内，且在栅极结构两侧对称设置的P-漂移区，所述N型阱和P-漂移区之间设置有STI，所述P-漂移区中设置有源极和漏极；其特征在于，在所述对称设置的两个P-漂移区中设置有N反型离子漂浮区，所述N反型离子漂浮区与STI具有预定间隔。
CN201310473815.7A 2013-10-12 2013-10-12 Ldmos及其制造方法 Active CN104576375B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310473815.7A CN104576375B (zh) 2013-10-12 2013-10-12 Ldmos及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310473815.7A CN104576375B (zh) 2013-10-12 2013-10-12 Ldmos及其制造方法

Publications (2)

Publication Number Publication Date
CN104576375A CN104576375A (zh) 2015-04-29
CN104576375B true CN104576375B (zh) 2018-01-05

Family

ID=53092150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310473815.7A Active CN104576375B (zh) 2013-10-12 2013-10-12 Ldmos及其制造方法

Country Status (1)

Country Link
CN (1) CN104576375B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285780B (zh) * 2017-07-20 2022-02-01 中芯国际集成电路制造（天津）有限公司 Ldmos晶体管及其形成方法
CN116344623B (zh) * 2023-05-30 2023-08-22 粤芯半导体技术股份有限公司 高压mos器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514608A (en) * 1991-05-06 1996-05-07 Siliconix Incorporated Method of making lightly-doped drain DMOS with improved breakdown characteristics
CN101312211A (zh) * 2007-05-25 2008-11-26 东部高科股份有限公司 半导体器件及其制造方法
CN101562195A (zh) * 2008-04-15 2009-10-21 台湾积体电路制造股份有限公司 半导体结构
CN101800247A (zh) * 2010-03-12 2010-08-11 上海宏力半导体制造有限公司 一种可提高击穿电压的ldmos器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639277B2 (en) * 1996-11-05 2003-10-28 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US7851857B2 (en) * 2008-07-30 2010-12-14 Freescale Semiconductor, Inc. Dual current path LDMOSFET with graded PBL for ultra high voltage smart power applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514608A (en) * 1991-05-06 1996-05-07 Siliconix Incorporated Method of making lightly-doped drain DMOS with improved breakdown characteristics
CN101312211A (zh) * 2007-05-25 2008-11-26 东部高科股份有限公司 半导体器件及其制造方法
CN101562195A (zh) * 2008-04-15 2009-10-21 台湾积体电路制造股份有限公司 半导体结构
CN101800247A (zh) * 2010-03-12 2010-08-11 上海宏力半导体制造有限公司 一种可提高击穿电压的ldmos器件及其制造方法

Also Published As

Publication number Publication date
CN104576375A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
US10529849B2 (en) High-voltage semiconductor device including a super-junction doped structure
CN104332494B (zh) 一种绝缘栅双极晶体管及其制造方法
US20100140700A1 (en) Semiconductor device and method for manufacturing the same
US8004051B2 (en) Lateral trench MOSFET having a field plate
JP2017527110A (ja) カスケードされたリサーフ注入及び二重バッファを備えるｌｄｍｏｓデバイスのための方法及び装置
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
US8836067B2 (en) Transistor device and manufacturing method thereof
CN104992977A (zh) Nldmos器件及其制造方法
CN110137249A (zh) Igbt功率器件及其制造方法
CN109860300A (zh) 半导体器件及其制造方法
CN103178087B (zh) 超高压ldmos器件结构及制备方法
US9105712B1 (en) Double RESURF LDMOS with separately patterned P+ and N+ buried layers formed by shared mask
CN102891180A (zh) 一种包含mosfet器件的半导体器件和制作方法
CN103035722B (zh) 射频ldmos器件及制造方法
CN104576375B (zh) Ldmos及其制造方法
CN104576732B (zh) 一种寄生FinFET的横向双扩散半导体器件
CN103035731A (zh) 射频横向双扩散场效应晶体管及其制造方法
CN104576374A (zh) Ldmos及其制造方法
CN104282763B (zh) 射频横向双扩散场效应晶体管制作方法
CN104701373A (zh) Ldmos晶体管及其形成方法
CN104538441B (zh) 射频ldmos器件及其制造方法
KR20170114703A (ko) 게이트 전극 구조물 및 이를 포함하는 고전압 반도체 소자
CN110416079A (zh) 沟槽栅igbt芯片的制作方法
CN104241381A (zh) 一种射频ldmos器件及其制备方法
CN103035532A (zh) 射频横向双扩散场效应晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant