CN104575581A - 一种存储单元、存储器及存储单元控制方法 - Google Patents

Abstract

本发明实施例提供一种存储单元、存储器及存储单元控制方法，用于提高存储密度和降低功耗。其中，一种存储单元包括：U型磁性轨道，第一驱动电路，第二驱动电路，第一驱动端口和第二驱动端口；U型磁性轨道包括第一端口，第二端口，第一存储区域和第二存储区域；第一驱动电路用于驱动第一存储区域，第二驱动电路用于驱动第二存储区域；通过对第一端口、第二端口、第一驱动端口和第二驱动端口的输入电压的控制以及第一驱动电路的驱动，第一存储区域内产生电流脉冲，并驱动第一存储区域内的磁畴移动；通过对第一端口、第二端口、第一驱动端口和第二驱动端口的输入电压的控制以及第二驱动电路的驱动，第二存储区域内产生电流脉冲，并驱动第二存储区域内的磁畴移动。

Description

一种存储单元、存储器及存储单元控制方法

技术领域

本发明涉及数据存储技术领域，尤其是涉及一种存储单元、存储器及存储单元控制方法。

背景技术

通常，数据存储有两种方式：闪存与硬盘存储。其中，闪存读取速度快，容量小，价格高。硬盘存储读写速度慢，容量大，但是价钱便宜。基于此，目前出现了纳米轨道Racetrack的新型存储方式，具备闪存高性能、硬盘低成本高容量的特性。

现有的纳米级轨道由磁性材料构成，包含多个磁性区域，即磁畴，相邻的磁畴由磁畴壁分开，所述多个磁性区域与磁畴壁组成U型存储轨道；轨道顶部两端设有高压驱动电路产生驱动磁畴壁移动的电流脉冲，磁畴壁在该电流脉冲作用下沿轨道移动，从而使磁畴移动。

若U型纳米级轨道包含的2N个磁畴中（N为大于或等于1的正整数），当磁畴壁移动时，右边的轨道需要容纳左边轨道的数据信息，因此2N个磁畴只能存储N位数据，存储密度低；而且，磁性轨道为驱动2N个磁畴壁运动，轨道顶部两端的高压驱动电路施加的电压高，存储器功耗大。

发明内容

本发明实施例提供了一种存储单元、存储器及存储单元控制方法，用于提高存储密度和降低功耗。

本发明第一方面提供一种存储单元，其中，可包括：

U型磁性轨道，第一驱动电路，第二驱动电路，与所述第一驱动电路连接的第一驱动端口，以及与所述第二驱动电路连接的第二驱动端口；

所述U型磁性轨道包括设置于所述U型磁性轨道顶部的一端且与阴极线相连的第一端口，设置于所述U型磁性轨道顶部的另一端且与阳极线相连的第二端口，第一存储区域和第二存储区域；

其中，所述第一驱动电路用于驱动所述第一存储区域，所述第二驱动电路用于驱动所述第二存储区域；

通过对所述第一端口、所述第二端口以及所述第一驱动端口和所述第二驱动端口的输入电压的控制以及所述第一驱动电路的驱动，所述第一存储区域内产生电流脉冲，并驱动所述第一存储区域内的磁畴移动；

通过对所述第一端口、所述第二端口以及所述第一驱动端口和所述第二驱动端口的输入电压的控制以及所述第二驱动电路的驱动，所述第二存储区域内产生电流脉冲，并驱动所述第二存储区域内的磁畴移动。

在第一方面的第一种可能的实现方式中：

所述第一驱动电路包括第一栅极端口，所述第二驱动电路包括第二栅极端口，所述第一栅极端口用于根据在所述第一栅极端口施加的电压大小，控制接通或关闭所述第一驱动电路，所述第二栅极端口用于根据在所述第二栅极端口施加的电压大小，控制接通或关闭所述第二驱动电路。

在第一方面的第二种可能的实现方式中：

所述第一存储区域设置于所述第一端口与所述第二驱动电路之间，所述第二存储区域设置于所述第二端口与所述第一驱动电路之间。

结合第一方面或第一方面第一种的实现方式或第二种可能的实现方式，在第三种可能的实现方式中：

所述存储单元还包括设置于所述U型磁性轨道底部的写入电路和读取电路，所述写入电路用于对所述第一存储区域和所述第二存储区域进行写操作，所述读取电路用于对所述第一存储区域和所述第二存储区域进行读操作。

结合第一方面的第三种可能的实现方式，在第四种可能的实现方式中：

所述存储单元还包括与所述读取电路连接的存储模块，所述存储模块用于当所述第一存储区域或所述第二存储区域内的磁畴移动时，存储从所述U型磁性轨道移出的数据。

本发明第二方面提供一种存储器，其中，可包括存储单元；

其中，所述存储单元，可包括：

U型磁性轨道，第一驱动电路，第二驱动电路，与所述第一驱动电路连接的第一驱动端口，以及与所述第二驱动电路连接的第二驱动端口；

所述U型磁性轨道包括设置于所述U型磁性轨道顶部的一端且与阴极线相连的第一端口，设置于所述U型磁性轨道顶部的另一端且与阳极线相连的第二端口，第一存储区域和第二存储区域；

其中，所述第一驱动电路用于驱动所述第一存储区域，所述第二驱动电路用于驱动所述第二存储区域；

通过对所述第一端口、所述第二端口以及所述第一驱动端口和所述第二驱动端口的输入电压的控制以及所述第一驱动电路的驱动，所述第一存储区域内产生电流脉冲，并驱动所述第一存储区域内的磁畴移动；

通过对所述第一端口、所述第二端口以及所述第一驱动端口和所述第二驱动端口的输入电压的控制以及所述第二驱动电路的驱动，所述第二存储区域内产生电流脉冲，并驱动所述第二存储区域内的磁畴移动。

结合第二方面，在第一种可能的实现方式中：

所述第一驱动电路包括第一栅极端口，所述第二驱动电路包括第二栅极端口，所述第一栅极端口用于根据在所述第一栅极端口施加的电压大小，控制接通或关闭所述第一驱动电路，所述第二栅极端口用于根据在所述第二栅极端口施加的电压大小，控制接通或关闭所述第二驱动电路。

在第二方面的第二种可能的实现方式中：

所述第一存储区域设置于所述第一端口与所述第二驱动电路之间，所述第二存储区域设置于所述第二端口与所述第一驱动电路之间。

结合第二方面或第二方面第一种的实现方式或第二种可能的实现方式，在第三种可能的实现方式中：

所述存储单元还包括设置于所述U型磁性轨道底部的写入电路和读取电路，所述写入电路用于对所述第一存储区域和所述第二存储区域进行写操作，所述读取电路用于对所述第一存储区域和所述第二存储区域进行读操作。

结合第二方面的第三种可能的实现方式，在第四种可能的实现方式中：

所述存储单元还包括与所述读取电路连接的存储模块，所述存储模块用于当所述第一存储区域或所述第二存储区域内的磁畴移动时，存储从所述U型磁性轨道移出的数据。

本发明第三方面提供一种存储单元控制方法，其中，应用于如上所述的存储单元，所述方法可包括：

通过对所述存储单元的第一端口、第二端口以及第一驱动端口和第二驱动端口的输入电压的控制以及第一驱动电路的驱动，控制所述存储单元的第一存储区域内产生电流脉冲，并驱动所述第一存储区域内的磁畴移动；

通过对所述第一端口、所述第二端口以及所述第一驱动端口和所述第二驱动端口的输入电压的控制以及第二驱动电路的驱动，控制所述存储单元的第二存储区域内产生电流脉冲，并驱动所述第二存储区域内的磁畴移动。

结合第三方面，在第一种可能的实现方式中，所述方法还包括：

根据所述存储单元的第一栅极端口以及第二栅极端口的输入电压大小，接通所述第一驱动电路，或者接通所述第二驱动电路。

从以上技术方案可以看出，本发明实施例提供的存储单元、存储器及存储单元控制方法具有以下优点：所述存储单元中的两个存储区域均用于存储数据，提高了存储密度；并且，所述存储单元中驱动电路所提供的电流脉冲仅需驱动轨道一边存储区域的磁畴壁移动，因此减少了驱动电压，也降低了功耗。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种存储单元的结构示意图；

图2为本发明实施例提供的一种存储器的结构示意图；

图3为本发明实施例提供的一种存储单元控制方法的流程示意图。

具体实施方式

本发明实施例提供了一种存储单元、存储器及存储单元控制方法，用于提高存储密度和降低功耗。

为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面通过具体实施例，分别进行详细的说明。

请参考图1，图1为本发明实施例提供的一种存储单元100的结构示意图，其中，所述存储单元100可以呈X-bar型设置，可包括：

U型磁性轨道110，位于所述U型磁性轨道110底部的第一驱动电路20和第二驱动电路30，与所述第一驱动电路20连接的第一驱动端口40，以及与所述第二驱动电路30连接的第二驱动端口50；

所述U型磁性轨道110包括设置于所述U型磁性轨道110顶部的一端且与阴极线相连的第一端口11，设置于所述U型磁性轨道110顶部的另一端且与阳极线相连的第二端口12，第一存储区域111和第二存储区域112；

其中，所述第一驱动电路20用于驱动所述第一存储区域111，所述第二驱动电路30用于驱动所述第二存储区域112；

优选地，所述第一存储区域111设置于所述第一端口11与所述第二驱动电路30之间，所述第二存储区域112设置于所述第二端口12与所述第一驱动电路20之间。以图1所示的存储单元为例，假设，所述第一存储区域111和第二存储区域112均包括N（N为大于或等于1的正整数）个存储块，其中，图示111-1为第一存储区域111的首磁性存储区域块，图示112-1为第二存储区域112的首磁性存储区域块，图示111-N为第一存储区域111的末磁性存储区域块，图示112-N为第二存储区域112的末磁性存储区域块；另容易想到的是，本发明实施例仅以图1所示的存储单元结构示意进行分析说明，但不构成对本发明的限定。

可以理解的是，所述第一驱动电路20和第二驱动电路30可以均设计为金属-氧化物-半导体（MOS，Metal Oxide Semiconductor）结构的晶体管或者CMOS结构的晶体管或者由其组成的驱动电路，此处不作具体限定。

通过对所述第一端口11、所述第二端口12以及所述第一驱动端口40和所述第二驱动端口50的输入电压的控制以及所述第一驱动电路20的驱动，所述第一存储区域111内产生电流脉冲，并驱动所述第一存储区域111内的磁畴移动；

当所述第一驱动电路20驱动，所述第一存储区域111内产生电流脉冲时，驱动所述第一存储区域111内的磁畴壁移动，从而带动所述第一存储区域111内的磁畴移动；同时，为了节省能源和保证所述第一存储区域111正常工作，关断所述第二驱动电路30，即所述第二驱动电路30不工作。

通过对所述第一端口11、所述第二端口12以及所述第一驱动端口40和所述第二驱动端口50的输入电压的控制以及所述第二驱动电路30的驱动，所述第二存储区域112内产生电流脉冲，并驱动所述第二存储区域112内的磁畴移动。

当所述第一驱动电路30驱动，所述第一存储区域112内产生电流脉冲时，驱动所述第二存储区域112内的磁畴壁移动，从而带动所述第二存储区域112内的磁畴移动；同时，为了节省能源和保证所述第二存储区域112正常工作，关断所述第二驱动电路20，即所述第二驱动电路20不工作。

由上述可知，由于现有的磁性轨道中2N个磁畴只能存储N位数据；并且，为驱动2N个磁畴壁运动，轨道顶部两端的高压驱动电路所加电压较高，导致存储器功耗大，相对于此，本发明实施例提供的存储单元100中的两个存储区域均用于存储数据，即2N个磁畴能存储2N位数据，因此提高了存储密度；并且，所述存储单元100中驱动电路所提供的电流脉冲仅需驱动轨道一边存储区域的磁畴壁移动，因此可以减少驱动电压，也降低功耗。

进一步地，如图1所示，所述第一驱动电路20包括第一栅极端口201，所述第二驱动电路30包括第二栅极端口301，所述第一栅极端口201用于根据在所述第一栅极端口201施加的电压大小，控制接通或关闭所述第一驱动电路20，所述第二栅极端口301用于根据在所述第二栅极端口301施加的电压大小，控制接通或关闭所述第二驱动电路30。

需要说明的是，针对所述第一存储区域111，若通过对所述第一端口11、所述第二端口12以及所述第一驱动端口40和所述第二驱动端口50输入电压的控制，使得第一存储区域111两端（即所述第一端口11和所述第一驱动端口40）之间的电压差大于或等于磁畴移动的临界电压，第二存储区域112两端（即所述第二端口12和所述第一驱动端口50）之间的电压差小于磁畴移动的临界电压；并且，控制所述第一栅极端口201的电压大小以接通第一驱动电路20，控制所述第二栅极端口301的电压大小以关闭第二驱动电路30；从而在所述第一驱动电路20驱动下，所述第一存储区域111内产生电流脉冲，并驱动所述第一存储区域111内的磁畴移动，从而对所述第一存储区域111完成读操作或写操作；另外，容易想到的是，所述存储单元100中存储区域两端的电压跟磁畴的移动距离成正比，也就是说当移动距离变长时，若保持相同的磁畴速度移动，则需要加大对应的存储区域两端的电压。

本发明实施例中，通过对存储单元100各端口电压的控制，使得所述第一存储区域111和所述第二存储区域112不会同时工作，也就是每次只控制一个存储区域进行读操作或写操作。

可以理解的是，所述第二存储区域112的控制操作可以参考上述第一存储区域111的控制过程，此处不再赘述。

更进一步地，所述存储单元100还包括设置于所述U型磁性轨道110底部的写入电路60和读取电路70，所述写入电路60用于对所述第一存储区域111和所述第二存储区域112进行写操作，所述读取电路70用于对所述第一存储区域111和所述第二存储区域112进行读操作。

需要说明的是，所述U型磁性轨道110中存储区域存储的原理就是利用磁畴的移动来存储信息；优选地，将所述第一驱动电路20和所述第二驱动电路30设置于所述U型磁性轨道110的底部，分别驱动第一存储区域111和第二存储区域112中的磁畴移动，因此2N个磁畴可存储2N位数据；

可以理解的是，若将所述第一驱动电路20和所述第二驱动电路30、写入电路60和读取电路70的整体平移到U型磁性轨道110的其他位置也可以实现，但是考虑到集成电路工艺，对于由驱动电路和读写电路组成的这样一个三维结构，将第一驱动电路20和所述第二驱动电路30、写入电路60和读取电路70放在轨道底部，容易实现且节省面积。

所述存储单元100还包括与所述读取电路70连接的存储模块，所述存储模块用于当所述第一存储区域111或所述第二存储区域112内的磁畴移动时，存储从所述U型磁性轨道110移出的数据。

本发明实施例中，为了更好的理解本发明技术方案，以下提供一具体应用场景对所述存储单元100的工作原理进行分析说明：

在该应用场景下，通过对阴极线端口（即第一端口11）、阳极线端口（即第二端口12）、所述第一驱动端口40和所述第二驱动端口50的输入电压的控制以及MOS驱动电路（第一驱动电路20或第二驱动电路30）的驱动，可在所述U型磁性轨道110内（第一存储区域111或第二存储区域112）产生电流脉冲，驱动磁畴壁移动。通过底部的写入电路60进行数据写入，通过底部的读取电路70进行数据读取。

具体地，请参考如图1所示的存储单元100的结构示意，并可一并参考表一，表一为存储单元100的端口电压控制示意：

首先，在阴极线端口（即第一端口11）加电压-Vpp，在阳极线端口（即第二端口12）不加电压，在第二存储区域112一侧的MOS驱动电路端口（即第一驱动端口40）加电压+Vpp，在第一存储区域111一侧的MOS驱动电路端口（即第二驱动端口50）不加电压，当位于U型磁性轨道110底端的第一栅极端口201的电压大小以接通第一驱动电路20（同时控制所述第二栅极端口301的电压大小以关闭第二驱动电路30），则在所述第一驱动电路20的驱动下，所述第一存储区域111内产生电流脉冲，第一存储区域111中的磁畴移动，由于因为磁畴移动的方向与电流方向相反，因此第一存储区域111中的磁畴从阴极线向写入电路60和读取电路70移动。

可以理解的是，若在第二端口11加电压+Vpp，在第一驱动端口40加电压-Vpp，第二端口12和第二驱动端口50不加电压，在第一驱动电路20的驱动下，所述第一存储区域111磁畴移动的方向就是从写入电路60和读取电路70向阴极线移动。

若在第二端口12加电压+Vpp，在第二驱动端口50加电压-Vpp，第一端口11和第一驱动端口40不加电压，当与位于U型磁性轨道110底端的第二栅极端口301电压大小以接通第二驱动电路30（同时控制所述第一栅极端口201的电压大小以关闭第一驱动电路20），则在所述第二驱动电路30的驱动下，所述第二存储区域112内产生电流脉冲，第二存储区域112中的磁畴移动，由于因为磁畴移动的方向与电流方向相反，因此第二存储区域112中的磁畴由写入电路60和读取电路70向阳极线方向移动。

表一

需要说明的是，电压|±Vpp|的大小不足以产生电流脉冲使得磁性区域移动，电压2|±Vpp|大于或等于磁畴移动的临界电压，因此通过对存储单元100各端口电压的控制，使得所述第一存储区域111和所述第二存储区域112不会同时工作，也就是每次只控制一个存储区域进行读操作或写操作。

可以理解的是，本发明实施例提供的存储单元100的写入电路60和读取电路70与现有的磁性轨道的读写装置的工作原理相同，此处不作具体阐述。

另容易想到的是，本发明实施例仅以图1所示的存储单元结构及其读写操作控制过程进行分析说明，但不构成对本发明的限定。

由上述可知，由于现有的磁性轨道中2N个磁畴只能存储N位数据；并且，为驱动2N个磁畴壁运动，轨道顶部两端的高压驱动电路所加电压较高，导致存储器功耗大，相对于此，本发明实施例提供的存储单元100中的两个存储区域均用于存储数据，即2N个磁畴能存储2N位数据，因此提高了存储密度；并且，所述存储单元100中驱动电路所提供的电流脉冲仅需驱动轨道一边存储区域的磁畴壁移动，因此可以减少驱动电压，也降低功耗。

为便于更好的实施本发明实施例提供的存储单元100，本发明实施例还提供一种基于上述存储单元100的存储器及所述存储单元100的控制方法。其中名词的含义与上述存储单元100中相同，具体实现细节可以参考上述实施例中的说明。

本发明实施例还提供一种存储器200，可参考图2，图2为所述存储器200的结构示意图，所述存储器200包括至少一个如上实施例所述的存储单元100。

可以理解的是，所述存储单元100的具体结构设置和工作原理可以根据上述实施例相关内容进行具体实现，此处不再具体阐述。

由上述可知，由于现有的磁性轨道中2N个磁畴只能存储N位数据；并且，为驱动2N个磁畴壁运动，轨道顶部两端的高压驱动电路所加电压较高，导致存储器功耗大，相对于此，本发明实施例提供的存储器200，包括两个以上存储单元100，所述存储单元100的两个存储区域均用于存储数据，即2N个磁畴能存储2N位数据，因此提高了存储密度；并且，所述存储单元100中驱动电路所提供的电流脉冲仅需驱动轨道一边存储区域的磁畴壁移动，因此可以减少驱动电压，也降低功耗。

请参考图3，图3为本发明实施例提供的一种存储单元100控制方法的流程示意图，其中，所述方法应用于上述实施例提供的存储单元100，可一并参考如图1所示的存储单元100的结构示意图；所述方法包括：

步骤101、通过对所述存储单元100的第一端口11、第二端口12以及第一驱动端口40和第二驱动端口50的输入电压的控制以及第一驱动电路20的驱动，控制所述存储单元100的第一存储区域111内产生电流脉冲，并驱动所述第一存储区域111内的磁畴移动；

步骤102、通过对所述存储单元100的第一端口11、第二端口12以及第一驱动端口40和第二驱动端口50的输入电压的控制以及第二驱动电路30的驱动，控制所述存储单元100的第二存储区域112内产生电流脉冲，并驱动所述第二存储区域112内的磁畴移动。

可以理解的是，所述存储单元100可以呈X-bar型设置，可包括：U型磁性轨道110，第一驱动电路20，第二驱动电路30，与所述第一驱动电路20连接的第一驱动端口40，以及与所述第二驱动电路30连接的第二驱动端口50；所述U型磁性轨道110包括设置于所述U型磁性轨道110顶部的一端且与阴极线相连的第一端口11，设置于所述U型磁性轨道110顶部的另一端且与阳极线相连的第二端口12，第一存储区域111和第二存储区域112，所述第一存储区域111设置于所述第一端口11与所述第二驱动电路30之间，所述第二存储区域112设置于所述第二端口12与所述第一驱动电路20之间，具体结构设置可以参考图1及上述实施例相关内容。

进一步地，所述存储单元100中的第一驱动电路20包括第一栅极端口201，所述第二驱动电路30包括第二栅极端口301，所述控制方法还可以包括：

根据所述存储单元100的第一栅极端口201以及第二栅极端口301的输入电压大小，接通所述第一驱动电路20，或者，接通所述第二驱动电路30。

以图1所示存储单元100为例，针对所述第一存储区域111，若通过对所述第一端口11、所述第二端口12以及所述第一驱动端口40和所述第二驱动端口50输入电压的控制，使得第一存储区域111两端（即所述第一端口11和所述第一驱动端口40）之间的电压差大于或等于磁畴移动的临界电压，第二存储区域112两端（即所述第二端口12和所述第一驱动端口50）之间的电压差小于磁畴移动的临界电压；并且，控制所述第一栅极端口201的电压大小以接通第一驱动电路20，控制所述第二栅极端口301的电压大小以关闭第二驱动电路30；从而在所述第一驱动电路20驱动下，所述第一存储区域111内产生电流脉冲，并驱动所述第一存储区域111内的磁畴移动，从而对所述第一存储区域111完成读操作或写操作；

本发明实施例中，通过对存储单元100各端口电压的控制，使得所述第一存储区域111和所述第二存储区域112不会同时工作，也就是每次只控制一个存储区域进行读操作或写操作。

可以理解的是，所述第二存储区域112的控制操作可以参考上述第一存储区域111的控制过程，此处不再赘述。

更进一步地，所述存储单元100还包括设置于所述U型磁性轨道110底部的写入电路60和读取电路70，以及与所述读取电路70连接的存储模块，因此所述方法还可以包括：所述写入电路60对所述第一存储区域111和所述第二存储区域112进行写操作，所述读取电路70对所述第一存储区域111和所述第二存储区域112进行读操作；当所述第一存储区域111或所述第二存储区域112内的磁畴移动时，存储模块存储从所述U型磁性轨道110移出的数据。

可以理解的是，所述存储单元100的的具体工作原理可以参考表一及上述应用场景进行具体实现，此处不再具体阐述。

由上述可知，本发明实施例提供的存储单元100控制方法，应用于如上实施例所述的存储单元100，所述方法控制所述存储单元100的两个存储区域均用于存储数据，即实现2N个磁畴能存储2N位数据，相比于现有存储轨道的数据存储，不仅提高了存储密度，并且，所述方法控制所述存储单元100中驱动电路所提供的电流脉冲仅需驱动轨道一边存储区域的磁畴壁移动，可以减少驱动电压，也降低功耗。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的***，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-OnlyMemory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

以上对本发明所提供的一种存储单元、存储器及存储单元控制方法进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种存储单元，其特征在于，包括：

U型磁性轨道，第一驱动电路，第二驱动电路，与所述第一驱动电路连接的第一驱动端口，以及与所述第二驱动电路连接的第二驱动端口；

所述U型磁性轨道包括设置于所述U型磁性轨道顶部的一端且与阴极线相连的第一端口，设置于所述U型磁性轨道顶部的另一端且与阳极线相连的第二端口，第一存储区域和第二存储区域；

其中，所述第一驱动电路用于驱动所述第一存储区域，所述第二驱动电路用于驱动所述第二存储区域；

通过对所述第一端口、所述第二端口以及所述第一驱动端口和所述第二驱动端口的输入电压的控制以及所述第一驱动电路的驱动，所述第一存储区域内产生电流脉冲，并驱动所述第一存储区域内的磁畴移动；

通过对所述第一端口、所述第二端口以及所述第一驱动端口和所述第二驱动端口的输入电压的控制以及所述第二驱动电路的驱动，所述第二存储区域内产生电流脉冲，并驱动所述第二存储区域内的磁畴移动。

2.根据权利要求1所述的存储单元，其特征在于：

所述第一驱动电路包括第一栅极端口，所述第二驱动电路包括第二栅极端口，所述第一栅极端口用于根据在所述第一栅极端口施加的电压大小，控制接通或关闭所述第一驱动电路，所述第二栅极端口用于根据在所述第二栅极端口施加的电压大小，控制接通或关闭所述第二驱动电路。

3.根据权利要求1所述的存储单元，其特征在于：

所述第一存储区域设置于所述第一端口与所述第二驱动电路之间，所述第二存储区域设置于所述第二端口与所述第一驱动电路之间。

4.根据权利要求1至3任一项所述的存储单元，其特征在于：

所述存储单元还包括设置于所述U型磁性轨道底部的写入电路和读取电路，所述写入电路用于对所述第一存储区域和所述第二存储区域进行写操作，所述读取电路用于对所述第一存储区域和所述第二存储区域进行读操作。

5.根据权利要求4所述的存储单元，其特征在于：

所述存储单元还包括与所述读取电路连接的存储模块，所述存储模块用于当所述第一存储区域或所述第二存储区域内的磁畴移动时，存储从所述U型磁性轨道移出的数据。

6.一种存储器，其特征在于，包括如至少一个权利要求1至5任一项所述的存储单元。

7.一种存储单元控制方法，其特征在于，应用于如权利要求1至5任一项所述的存储单元，所述方法包括：

通过对所述存储单元的第一端口、第二端口以及第一驱动端口和第二驱动端口的输入电压的控制以及第一驱动电路的驱动，控制所述存储单元的第一存储区域内产生电流脉冲，并驱动所述第一存储区域内的磁畴移动；

通过对所述第一端口、所述第二端口以及所述第一驱动端口和所述第二驱动端口的输入电压的控制以及第二驱动电路的驱动，控制所述存储单元的第二存储区域内产生电流脉冲，并驱动所述第二存储区域内的磁畴移动。

8.根据权利要求7所述的控制方法，其特征在于，所述方法还包括：

根据所述存储单元的第一栅极端口以及第二栅极端口的输入电压大小，接通所述第一驱动电路，或者接通所述第二驱动电路。