一种改善电流扩展的半导体器件
技术领域
本发明属于半导体器件技术领域,特别是涉及一种改善电流扩展的半导体器件。
背景技术
现有的半导体器件越来越多地采用异质外延,尤其是采用绝缘或高阻的衬底,在这些衬底材料上生长的器件结构多采用正装或者倒装结构。由于电极在同一边,电流的扩展特别是靠近衬底的极性层的电流扩展需要通过通过该极性层的半导体材料完成。在一些器件中,受半导体材料掺杂特性的影响,该层的电流扩展能够扩展的距离有限,在制造大面积大功率的器件时,需要特别设计电流扩展电极,如叉指状电极,占用芯片有效面积,并且电流扩展均匀性受设计影响较大。例如,在蓝宝石衬底上生长GaN基LED器件,目前普遍采用的正装或倒装结构芯片,其n电极接触需要刻蚀去掉有源层,占用较大面积,并且受芯片与外界二级互连要求的限制,其电极位置受局限,扩展效果不能达到最优。
又如,在在蓝宝石或SiC衬底上生长GaN基LED器件,采用倒装结构时,受互连影响,其p焊盘宽度和p-n电极间距较小。如Cree的DA芯片(参考公开号为US20130141920的美国专利)中,受限制于电流扩展的要求,芯片的n电极采用多个分立的圆形接触区域,通过再布线并联起来,在表面形成长方形的 p极和n极焊盘区域。n-GaN一端电流扩展要求各分立的n区圆形欧姆接触尽量均匀分布在整个芯片区域,再布线则要求表面的n焊盘能够直接与各分立n接触区域垂直相连,从而使n焊盘区域面积较大,从而使p焊盘区域以及p-n焊盘之间的间距较小。P焊盘宽度偏小和p-n焊盘间距偏小,将大大提高了后续芯片与基板焊接的对准精度等要求,将增加工艺难度,降低良率。又如,CN 201310443689.0等专利提出了在衬底层上依次生长第一型电流扩展层、第一型限制层、有源层、第二型限制层及第二型电流扩展层的方案,但形成的电流扩展层除非厚度很大,否则导电能力依然非常有限,但厚度太大,又会导致出现器件性能下降、成本过高等诸多问题。以GaN基LED为例,即使n-GaN厚度达到4μm,其面电阻也高达约12Ω/□(Solid-State Electronics, 2002,46(8), 1235-1239),导致对于大于14mil的芯片,如果不采用叉指状n电极或多个n电极,由于电流密集,电压将会增加并影响光效。
发明内容
本发明的目的在于提供一种改善电流扩展的半导体器件,以克服现有技术中的不足。
为实现上述目的,本发明提供如下技术方案:
本发明实施例公开了一种改善电流扩展的半导体器件,包括衬底、以及形成于所述衬底上的电流扩展层和外延层,所述电流扩展层的材质为导电材料,该导电材料的电导率大于所述外延层材料的电导率。
优选的,在上述的改善电流扩展的半导体器件中,所述导电材料包括金属或非金属材料,所述金属为钨或钨合金等高熔点高导电金属,所述非金属材料包括石墨烯或碳纳米管等耐高温高导电材料。
优选的,在上述的改善电流扩展的半导体器件中,所述电流扩展层为图形化的导电层,该图形包括网状栅格。
其中,采用图形化导电层可以在保证电流扩展的同时,裸露的衬底区域上的外延机理不会发生变化;同时导电层覆盖区域因为选择生长,通过横向外延实现外延晶体覆盖,其缺陷密度会降低。
上述的改善电流扩展的半导体器件中,在所述衬底上制备电流扩展层,再通过二次外延方法制备其上的外延层。
或者,在上述的改善电流扩展的半导体器件中,所述衬底和电流扩展层之间还形成有外延缓冲层。更具体的,所述衬底上生长有外延缓冲层,然后于外延缓冲层上制备电流扩展层,再通过二次外延方法在电流扩展层上制备外延层。
优选的,在上述的改善电流扩展的半导体器件中,所述电流扩展层为网状栅格,其厚度为10nm~200nm,线宽为5~10μm,相邻线之间的间距为100~200μm。
优选的,在上述的改善电流扩展的半导体器件中,所述外延层包括依次形成的第一极性层、有源层和第二极性层,所述第一极性层和第二极性层分别电性连接有第一电极和第二电极。
优选的,在上述的改善电流扩展的半导体器件中,所述第一极性层和第二极性层的材质为GaN,所述有源层为InGaN/GaN多量子阱层。
优选的,在上述的改善电流扩展的半导体器件中,所述半导体器件为倒装结构,其表面设有与第二极性层电性接触的第二电极层,所述第二电极层局部区域向第一极性层方向形成有接触孔,该接触孔通到所述第一极性层,所述第一极性层的接触电极通过接触孔与表面的第一极性层焊区金属层相连,第一极性层的接触电极以及相连的焊区金属与其下的第二极性层电极以及接触孔侧壁中间设有绝缘层。
进一步优选的,第一极性层的接触孔仅有一个且直径小于30um,第一电极和第二电极对称分布于所述器件两侧部。
优选的,在上述的改善电流扩展的半导体器件中,所述衬底为绝缘衬底,所述衬底上下贯穿开有通孔,衬底表面的电极通过通孔与电流扩展层相连。
与现有技术相比,本发明的优点在于:
(1)改善电流扩展的长度,使靠近衬底的半导体极性层的电流能够更加均匀地扩展;
(2)减少了大尺寸芯片电流扩展需要的电极设计占用的面积,同时使芯片结构设计和电极分布更加灵活;
(3)图形化的导电层覆盖区域的外延生长由于横向外延,具有缺陷降低的优势。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a~图1d所示为本发明实施例1中LED器件的制作流程图;
图2是本发明具体实施例1中金属钨网状栅格的立体示意图;
图3a是图1d中芯片的倒置示意图;
图3b为Cree 的DA或类似芯片的剖面结构示意图;
图4a所示为实施例1中芯片的背部电极示意图;
图4b为Cree的DA芯片背面电极图;
图5所示实施例1中的芯片倒装在基板或衬底上的结构示意图;
图6所示为本发明具体实施例3中的LED器件的结构示意图;
图7a所示为实施例3中LED器件的平面示意图;
图7b是作为对比的不***电流扩展层的器件平面示意图;
图8a和图8b为本发明实施例4中LED器件的制作流程图。
具体实施方式
本发明提供了一种改善电流扩展的器件及其制造方法,使电流扩展更加均匀;同时,在正装或者倒装结构器件中,电极的分布更加灵活,以降低对基板和电极互联的工艺要求。进一步,结合在衬底上刻蚀通孔,可以实现垂直结构或者背电极器件。
具体地,本发明实施例公开了一种改善电流扩展的半导体器件,包括衬底、以及依次形成于所述衬底上的电流扩展层和外延层,所述电流扩展层的材质为导电材料,且所述导电材料与形成所述外延层的半导体材料不相同,该导电材料的电导率大于所述外延层材料的电导率。
优选的,在上述的半导体器件中,电流扩展层和衬底之间可以分别或同时设有外延缓冲层、或其他介质层;电流扩展层为金属、石墨烯或氧化物透明电极等高导电材料。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行详细的描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
以下以GaN基LED器件为例对本发明的技术进行介绍,但是应当说明的是,本案的技术同样适用于其他半导体器件。
实施例1:
请参阅图1a,其是本发明改善电流扩展LED的实施例1的外延片剖面结构示意图。
该器件包括一衬底101,衬底101上设有金属钨网状栅格102,钨金属层厚度优选值为约10纳米到200纳米,钨金属的线宽约5~10微米,间距约100~300微米,然后在约550度温度条件下生长GaN 缓冲层,厚度约30nm,之后再在其上生长n-GaN层103,InGaN/GaN多量子阱层104,p-GaN层105等结构。其中各层之间还可能插有AlGaN层等。图2是该器件在外延生长前在衬底101上形成的金属钨网状栅格102的立体示意图。
参图1b所示,通过光刻胶或者SiO2保护干法刻蚀形成p-GaN台面,露出n-GaN接触孔206和划片道207,然后在p-GaN台面区域制备p-GaN欧姆接触208。
参图1c所示,进一步在晶圆表面沉积一层绝缘的钝化层309,并在n接触孔206、划片道207、p电极表面的局部310开口。
参图1d所示,进一步在晶圆表面沉积多层金属层411并通过微电子工艺形成图形,使其在n-GaN接触孔形成良好欧姆接触,并通过钝化层310与接触孔之外区域绝缘。进一步在p-GaN与n-GaN欧姆接触金属层表面沉积焊盘金属层并图形化,形成p-GaN焊盘层412和n-GaN焊盘层413,焊盘金属层412、413本身可以为凸点下金属层,或同时包含凸点金属层。
该晶圆切割后形成单个倒装芯片,如图3a所示,将图1d的芯片电极面朝下放置。其背部电极如图4a所示。如图5所示,该倒装芯片可通过焊料金属用倒装方式直接与基板或衬底结合,结合时焊盘金属层412和413与基板414上的布线415相连。
本实施例通过在n-GaN外延层中加入电流扩展导电层,且该导电层和其上生长的n-GaN区域形成较好欧姆接触,大大提高了n-GaN一端的电流扩展能力,使即使单个较小面积的n-GaN电极也可以直接通过垂直方向将电流导入到电流扩展层,通过电子从电流扩展层到表面p-GaN层垂直注入,实现电流的均匀分布,并无须像Cree 的DA芯片那样需要多个分立的n接触电极(请对比图3a和图3b。图3b为Cree 的DA或类似芯片的剖面结构示意图,其中包含多个n接触电极。请对比参阅图4a和图4b,图4b为Cree的DA芯片背面电极图,可以看到Cree的DA芯片电极一大一小(上方细的是阳极,下方宽的为阴极),间距很窄,相比较而言本实施例芯片更易使用),减少n-GaN电极对有源区的占用,n-GaN电极安放位置也比较灵活,从而能够安排较大面积用于p-GaN的表面焊区,以及灵活安排p-GaN与n-GaN表面焊区的间距。根据计算,钨的电阻率为5.5×10-8Ω·m,如采用宽5um厚度为200nm的钨网状栅格,间距为250μm,则其等效面电阻为6.9Ω/□,优于n-GaN本身,其电流的扩展效果已相当或优于现有的叉指状电极或者分立点电极。如采用该种电流扩展层,相比于Cree DA芯片类似的结构,n-GaN开孔可减少到原来的1/16以下,可以增加p-GaN台面区域面积8%左右。
本实施例中的电流扩展层亦可为单层或多层石墨烯等透明导电材料。石墨烯可以为整层或者网状结构。
实施例2: 与实施例1类似,其差别仅在于在生长一定厚度的外延层后,取出外延片,用沉积或者转移方法***该电流扩展层,然后进行再外延生长。
实施例3:其外延结构同样如图1a所示。
如图6所示,通过光刻、刻蚀形成p-GaN台面,露出n-GaN接触孔507,然后在p-GaN台面区域制备p-GaN透明欧姆接触导电层514。
进一步,在n-GaN和p-GaN表面依次沉积并图形化金属层515及焊盘金属层516。金属层515在n-GaN表面形成欧姆接触,在p-GaN表面协助电流扩展。
透明欧姆接触导电层的材质优选为ITO,NiAu等;焊盘金属层的材质优选为TiAlTiAu, CrAu等。
图7a是该器件的平面示意图,图7b是作为对比的不***电流扩展层的器件平面示意图。其中617是p-GaN台面区域。对比图7a和图7b可以看出,***电流扩展层可以改善n-GaN层电流的扩展的均匀性之外,还无需采用叉指电极结构,从而可以大幅节省用于n-GaN电流扩展的电极叉指所占芯片面积,从而大幅提高出光效率。以本实施例所示的图形为例,同样芯片尺寸下,可以增加8%的p-GaN台面面积。
实施例4:其外延结构如图1a类似。
如图8a所示,其衬底为绝缘衬底,优选为蓝宝石。将衬底减薄后刻蚀形成通孔818,通孔到达或穿过***的电流扩展层。
如图8b所示在通孔内填入金属形成第一电极919,在外延表面形成第二电极920,从而形成通常绝缘衬底无法形成的垂直结构的LED。
其中,通孔也可以仅仅为一个,且经测试表明,此时器件的性能亦优于现有垂直结构LED芯片。
本实施例中的外延结构不限于LED结构,也可以为场效应器件结构。外延表面的电极也可以为场效应器件的源极和漏极,以及表面栅极,而衬底表面通孔连接导电层作为背栅极,从而改善器件性能。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。