CN104536330A - 用于ssi接口绝对值编码器数据通信的装置 - Google Patents

用于ssi接口绝对值编码器数据通信的装置 Download PDF

Info

Publication number
CN104536330A
CN104536330A CN201410637666.8A CN201410637666A CN104536330A CN 104536330 A CN104536330 A CN 104536330A CN 201410637666 A CN201410637666 A CN 201410637666A CN 104536330 A CN104536330 A CN 104536330A
Authority
CN
China
Prior art keywords
data
absolute value
register
value encoder
ssi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410637666.8A
Other languages
English (en)
Inventor
孙鹤旭
董砚
荆锴
郑易
赵思锋
李洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hebei University of Technology
Original Assignee
Hebei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hebei University of Technology filed Critical Hebei University of Technology
Priority to CN201410637666.8A priority Critical patent/CN104536330A/zh
Publication of CN104536330A publication Critical patent/CN104536330A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Communication Control (AREA)

Abstract

本发明用于SSI接口绝对值编码器数据通信的装置，涉及程序控制***使用的数字处理装置，包括DSP控制器、程序处理模块、PA口、4X4矩阵键盘、SPI模块、电平转换芯片、RS422差分电平标准的收发器和SSI接口绝对值编码器；采用在内嵌SPI模块的TMS320LF2407型DSP控制器基础上外加一个电平转换芯74ALVC164245、RS422差分电平标准的收发器MAX490CPA和4X4矩阵键盘实现与SSI接口编码器数据通信，克服了现有技术的SSI接口通信模块存在价格昂贵和在端口电平跳变时易出现震荡和毛刺，实现相对较为复杂，并且通信速率不易控制的缺陷。

Description

用于SSI接口绝对值编码器数据通信的装置
技术领域
本发明的技术方案涉及程序控制***使用的数字处理装置，具体地说是用于SSI接口绝对值编码器数据通信的装置。
背景技术
近年来，自动化控制***不断向前发展，要求有更高精度的绝对值编码器作为角度和直线位移的测量仪器。为了满足此需要，需要提高编码器的分辨率，这样就增加了编码器的位数和电缆芯数，从而增加安装成本且易出现错误，为了有效地解决这一矛盾，SSI接口应运而生。SSI接口是绝对值编码器进行数据传输的理想通信接口，具有安装成本少，线路简化的优点，它只需通过两路信号线，即时钟信号线和数据信号线，采用串行通信方式来传输绝对值编码器的角度和直线位移信号，线缆数与编码器的精度位数无关。目前市场上现有的SSI接口通信模块存在以下缺陷：一是，价格昂贵，例如西门子公司的SM338的价格昂贵；二是，有学者采用DSP的I/O口电平翻转来模拟产生SSI接口的通信时序，该方案在端口电平跳变时易出现震荡和毛刺，实现相对较为复杂，并且通信速率不易控制。
发明内容
本发明所要解决的技术问题是：提供用于SSI接口绝对值编码器数据通信的装置，采用在内嵌SPI模块的TMS320LF2407型DSP控制器基础上外加一个电平转换芯74ALVC164245、RS422差分电平标准的收发器MAX490CPA和4X4矩阵键盘实现与SSI接口编码器数据通信，克服了现有技术的SSI接口通信模块存在价格昂贵和在端口电平跳变时易出现震荡和毛刺，实现相对较为复杂，并且通信速率不易控制的缺陷。
本发明解决该技术问题所采用的技术方案是：用于SSI接口绝对值编码器数据通信的装置，包括DSP控制器、程序处理模块、PA口、4X4矩阵键盘、SPI模块、电平转换芯片、RS422差分电平标准的收发器和SSI接口绝对值编码器；其中，DSP控制器、电平转换芯片、4X4矩阵键盘、RS422差分电平标准的收发器和SSI接口绝对值编码器五个模块之间的电路连接方式是：4X4矩阵键盘设定的键值信息经过PA口进入DSP控制器，SPI模块向电平转换芯片发送高电平为3.3V的时钟脉冲信号SPICLK和宽度为2ms的低电平脉冲信号，电平转换芯片向SPI模块输入高电平为3.3V的位置数据信号，电平转换芯片向RS422差分电平标准的收发器发送高电平为5V的时钟脉冲信号SPICLK，RS422差分电平标准的收发器则向电平转换芯片输入高电平为5V的位置数据信号，两路互补的时钟脉冲信号SPICLK+和SPICLK-由RS422差分电平标准的收发器输入SSI接口绝对值编码器，SSI接口绝对值编码器内的差分形式的位置数据DATA+和DATA-被RS422差分电平标准的收发器接收；另外，SPI模块、程序处理模块和PA口内嵌在DSP控制器内。
上述用于SSI接口绝对值编码器数据通信的装置，所述DSP控制器为TMS320LF2407型，所述电平转换芯片为74ALVC164245型，所述RS422差分电平标准的收发器是标准的差分收发器芯片MAX490CPA，所述4X4矩阵键盘中的0-9共计10个数字代表10种不同的通信速率，依次代表从100KHZ开始每间隔100KHZ直到1MHZ。
上述用于SSI接口绝对值编码器数据通信的装置，所述内嵌在DSP控制器内的PA口的IOPA0至IOPA7设置为一般I/O端口。
上述用于SSI接口绝对值编码器数据通信的装置，所述SPI模块为十六位寄存器，该SPI模块包括主从工作方式选择寄存器、数据寄存器、数据长度控制寄存器、接收缓冲寄存器、通信速率控制寄存器、时钟极性寄存器和时钟相位寄存器；其中，DSP控制器的***时钟频率CLKOUT信号，经过通信速率控制寄存器分频达到编码器所需的工作频率，令通信速率控制寄存器的SPIBRR＝79即满足要求，并且通过设置时钟极性寄存器和时钟相位寄存器得到有延时下降沿的时钟脉冲，设定主从工作方式选择寄存器为主动模式，令SPICTL寄存器第二位SPICTL.2＝1满足要求，在主动工作模式下，位置数据经过SPISOMI引脚进入SPI模块，由于编码器为单圈绝对值十二位精度，需传送十二位数据，时钟脉冲需要十三个下降沿和上升沿：第一个下降沿用于激活单稳电路，后十二个下降沿供SPI总线读取十二位位置数据，前十二个上升沿编码器向外送出数据，最后一个上升沿使得数据信号线变为低电平，因此，需设置数据长度控制寄存器传送十三位字符，令SPICCR寄存器第三位到第零位SPICCR.3～SPICCR.0＝1100满足要求，经过上述设定后，在SPI模块时钟脉冲信号SPICLK的作用下，位置编码器送出的位置数据经SPISOMI引脚进入到数据寄存器中，当位置数据的所有位数均传送完毕，该位置数据便进入到接收缓冲寄存器中，供DSP控制器进行后续的数据处理。
上述用于SSI接口绝对值编码器数据通信的装置，所述SPI模块内具有SPI总线时序，该SPI总线由时钟信号线即SPICLK和从动输出/主动输入信号线即SPISOMI组成。
上述用于SSI接口绝对值编码器数据通信的装置，所述SPI模块嵌在DSP控制器内的方式是使用DSP控制器的30脚的一般I/O口功能作为SSI绝对值编码器的置零信号ZERO，DSP控制器的***时钟频率通过内部CLKOUT引脚送到SPI模块，并且DSP控制器通过SPI模块内部的接收缓冲寄存器和发送缓冲寄存器实现与SPI模块的数据交互。
上述用于SSI接口绝对值编码器数据通信的装置，其中涉及的部件和元器件均通过商购获得。
本发明的有益效果是：与现有技术相比，本发明的突出的实质性特点如下：
(1)本发明用于SSI接口绝对值编码器数据通信的装置采用SPI模块实现SSI接口编码器数据通信，这是全新的技术，需要对SPI模块进行严格的配置，有许多寄存器也需要配置，有一点偏差都是无法实现数据采集(即通信)的；
(2)本发明用于SSI接口绝对值编码器数据通信的装置采用DSP控制器内嵌SPI模块，经过相应的寄存器软件配置模拟产生SPI总线接口的通信时序，通过简洁硬件配置实现SSI接口绝对值编码器数据采集通信；通过DSP控制器的I/O接口对SSI接口绝对值编码器位置数据进行置零操作；并且以简洁的程序完成格雷码到二进制码制转换；通过4X4矩阵键盘中的按键设置不同的通信速率，准确可靠地实现SSI接口绝对值编码器位置数据采集通信。
(3)本发明用于SSI接口绝对值编码器数据通信的装置的SPI模块内具有SPI总线时序为：1)空闲状态时，时钟信号线可以为高电平也可以为低电平；2)当进行数据传输时，在第一个时钟脉冲的上升沿或下降沿即开始数据信号的传送，不存在单稳电路被激活的情况；3)当数据最低位传送完毕时，不需要维持时钟信号线的电平时间大于单稳时间来完成一次信号的传输。因而SPI通信协议较SSI协议设置灵活，可以通过对SPI总线接口相应寄存器设置来模拟产生SSI接口编码器通信时序。
(4)时钟信号线即SPICLK用于提供SSI绝对值编码器工作时所需的时钟脉冲信号，从动输出/主动输入即SPISOMI信号线用于该SSI绝对值编码器向外送出位置数据，并且使工作在主动模式下SPI模块内的SPI总线读取该SSI绝对值编码器的位置信号数据。
(5)本发明用于SSI接口绝对值编码器数据通信的装置的DSP控制器内嵌SPI模块以主动模式产生时钟脉冲信号，该信号通过差分电平芯片得到一路具有长传输距离和强抗干扰能力的差分时钟脉冲信号，将其注入到SSI绝对值编码器工作时所需的差分时钟引脚上，SSI绝对值编码器与电机转子同轴相连，便将差分式的位置数据经过电平差分芯片合成为单端位置数据信号后送到SPI模块的从动输出/主动输入引脚，供DSP控制器读取和后续处理。
(6)本发明用于SSI接口绝对值编码器数据通信的装置通过4X4矩阵键盘中的按键实现包括从100KHZ开始每间隔100KHZ到1MHZ共计10种通信速率。
(7)本发明用于SSI接口绝对值编码器数据通信的装置采用DSP控制器的I/O口通过高-低-高的电平形式，给SSI绝对值编码器一个持续时间为2ms的脉冲信号，将SSI绝对值编码器当前的位置数据设置为零，从而实现置零操作。
(8)本发明用于SSI接口绝对值编码器数据通信的装置将SSI绝对值编码器固有输出的格雷码数制形式转换为用于数值计算和控制的二进制数制形式实现码制转换。
与现有技术相比，本发明的显著进步如下：
(1)本发明用于SSI接口绝对值编码器数据通信的装置的成本低廉，与现有技术比较如下表：
(2)本发明用于SSI接口绝对值编码器数据通信的装置采用DSP控制器内嵌的SPI模块经相应配置实现SSI接口编码器数据采集，与DSP控制器并行处理，节省了处理时间，提高了处理能力，增加了数据采集的灵活性。
(3)本发明用于SSI接口绝对值编码器数据通信的装置的通信速率范围广，且通信速率高，满足工业控制实时性的要求，并且通过4X4矩阵键盘可以方便实现在线设定通信速率，与采用I/O口翻转方法实现通信的现有技术相比，更改通信速率时，操作极为简便，数据采集更加灵活，并且由于本发明用于SSI接口绝对值编码器数据通信的装置采用的是集成模块SPI实现，高低电平跳变时，震荡毛刺较少，其通信稳定性高于I/O翻转方式。
(4)本发明用于SSI接口绝对值编码器数据通信的装置能够实现编码器在任意位置下的置零操作，无需进行机械上的拆装来实现校准操作，降低了工程的繁琐程度，可有效的提高工作效率。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1为本发明用于SSI接口编码器数据通信的构成示意框图。
图2为本发明用于SSI接口绝对值编码器数据通信的装置的SPI模块的内部简化结构示意框图。
图3为本发明用于SSI接口绝对值编码器数据通信的装置的整体连接电路图。
图4为本发明用于SSI接口绝对值编码器数据通信的装置的整个***运行流程示意图。
图5为本发明用于SSI接口绝对值编码器数据通信的装置的SPI总线接口通信时序示意图。
图6为本发明用于SSI接口绝对值编码器数据通信的装置的SSI接口通信时序示意图。
图7为本发明用于SSI接口绝对值编码器数据通信的装置采集的编码器位置数据波形图。
图8为本发明用于SSI接口绝对值编码器数据通信的装置中的SSI接口绝对值编码器采取置零操作后的位置数据波形图。
图9为用于SSI接口绝对值编码器数据通信的装置采集的位置数据波形与现有技术采用I/O口翻转方法采集的位置数据波形的对比图。
图中，1.DSP控制器，2.程序处理模块，3.PA口，4.4X4矩阵键盘，5.SPI模块，6.电平转换芯片，7.RS422差分电平标准的收发器，8.SSI接口绝对值编码器，9.键值信息，10.PA口3的数据，11.初始化配置，12.码制转换，13.高电平为3.3V的时钟脉冲信号SPICLK，14.高电平为3.3V的位置数据信号，15.宽度为2ms的低电平脉冲信号，16.高电平为5V的时钟脉冲信号SPICLK，17.高电平为5V的位置数据信号，18.5V的电平信号，19.差分形式的位置数据DATA+和DATA-，20.两路互补的时钟脉冲信号SPICLK+和SPICLK-，21.主从工作方式选择寄存器，22.数据寄存器，23.数据长度控制寄存器，24.接收缓冲寄存器，25.通信速率控制寄存器，26.时钟极性寄存器，27.时钟相位寄存器。
具体实施方式
图1所示实施例表明，用于SSI接口绝对值编码器数据通信的装置，包括DSP控制器1、程序处理模块2、PA口3、4X4矩阵键盘4、SPI模块5、电平转换芯片6、RS422差分电平标准的收发器7和SSI接口绝对值编码器8；其中，DSP控制器1、电平转换芯片6、4X4矩阵键盘4、RS422差分电平标准的收发器7和SSI接口绝对值编码器8五个模块之间的电路连接方式是：4X4矩阵键盘4设定的键值信息9经过PA口3进入DSP控制器1，SPI模块5向电平转换芯片6发送高电平为3.3V的时钟脉冲信号SPICLK13和宽度为2ms的低电平脉冲信号15，电平转换芯片6向SPI模块5输入高电平为3.3V的位置数据信号14，电平转换芯片6向RS422差分电平标准的收发器7发送高电平为5V的时钟脉冲信号SPICLK16，RS422差分电平标准的收发器7则向电平转换芯片6输入高电平为5V的位置数据信号17，电平转换芯片6向SSI接口绝对值编码器8注入5V的电平信号18，两路互补的时钟脉冲信号SPICLK+和SPICLK-20由RS422差分电平标准的收发器7输入SSI接口绝对值编码器8，SSI接口绝对值编码器8内的差分形式的位置数据DATA+和DATA-19被RS422差分电平标准的收发器7接收；另外，SPI模块5、程序处理模块2和PA口3内嵌在DSP控制器1内。
进一步说明如下：将DSP控制器1中的PA口3的IOPA0至IOPA7设置为一般I/O端口，4X4矩阵键盘4中的0-9共计十个数字代表十种不同的通信速率，依次代表从100KHZ开始每间隔100KHZ到1MHZ，通过4X4矩阵键盘4设定的键值信息9经过PA口3进入DSP控制器1，其内部的程序处理模块2共完成以下三个主要任务：(a)读取PA口3的数据10，并据此确定设定的通信速率，(b)根据设定的通信速率和SPI模块5的配置信息对SPI模块5进行初始化配置11，(c)SPI模块5从电平转换芯片6采集到的高电平为3.3V的位置数据信号14将被存入图2的接收缓冲寄存器24中，通过多次采集后进行程序滤波得到正确的位置数据信号，其位置数据为十二位，首先屏蔽掉接收缓冲寄存器24的最高四位，低十二位数据即为正确的位置数据，该位置数据为格雷码形式的数据，其在数值上没有大小含义，不利于数值计算，因此需将其进行SPI模块5的格雷码到二进制码的码制转换12进入程序处理模块2，具体方法是：编写的如下三句简洁的C语言程序即可实现该功能：For(i＝0；i<11；i++){C＝Gray&(0X0800>>i)；Gray＝Gray^(C>>1)；}Binary＝Gray，本实施例采用的十二位绝对值编码器，经过十一次for循环语句即可实现，修改循环次数可以满足不同位数的码制转换12，Gray为编码器送出的十二位位置数据，Binary为码制转换12后得到的二进制位置数据。当配置完SPI模块5后，即可启动高电平为3.3V的位置数据信号14的采集过程，SPI模块5发送的高电平为3.3V的时钟脉冲信号SPICLK 13，通过电平转换芯片6将其转换成高电平为5V的时钟脉冲信号SPICLK 16，高电平为5V的时钟脉冲信号SPICLK 16经过RS422差分电平标准的收发器7的发送端后被差分成两路互补的时钟脉冲信号SPICLK+和SPICLK-20,该信号最终输入到SSI接口绝对值编码器8中，在两路互补的时钟脉冲信号SPICLK+和SPICLK-20的作用下，SSI接口绝对值编码器8内的差分形式的位置数据DATA+和DATA-经过RS422差分电平标准的收发器7的接收端后得到一路高电平为5V的位置数据信号17，高电平为5V的位置数据信号17经过电平转换芯片6后被转换成高电平为3.3V的位置数据信号14，高电平为3.3V的位置数据信号14进入SPI模块5，继而进行上述程序处理模块2的第三步所述位置数据处理。另外，通过对SSI接口绝对值编码器8的置零操作可以方便地实现工程应用中所要得到的零位，而无需进行机械上的拆卸等繁琐操作，在此采用DSP控制器1的一个基本I/O口，通过程序使其产生一个宽度为2ms的低电平脉冲信号15，宽度为2ms的低电平脉冲信号15同样为3.3V的电平模式，经过电平转换芯片6将其转换成5V的电平信号18，继而注入到SSI接口绝对值编码器8中完成置零操作。
图2所示实施例表明，本发明用于SSI接口绝对值编码器数据通信的装置的SPI模块包括包括主从工作方式选择寄存器21、数据寄存器22、数据长度控制寄存器23、接收缓冲寄存器24、通信速率控制寄存器25、时钟极性寄存器26和时钟相位寄存器27；其中，DSP控制器的***时钟频率CLKOUT信号，经过通信速率控制寄存器25分频达到编码器所需的工作频率，令通信速率控制寄存器25的SPIBRR＝79即满足要求，并且通过设置时钟极性寄存器26和时钟相位寄存器27得到有延时下降沿的时钟脉冲，设定主从工作方式选择寄存器21为主动模式，令SPICTL寄存器第二位SPICTL.2＝1满足要求，在主动工作模式下，位置数据经过图中SPISOMI引脚进入SPI模块，由于编码器为单圈绝对值十二位精度，需传送十二位数据，时钟脉冲需要十三个下降沿和上升沿：第一个下降沿用于激活单稳电路，后十二个下降沿供SPI总线读取十二位位置数据，前十二个上升沿编码器向外送出数据，最后一个上升沿使得数据信号线变为低电平，因此，需设置数据长度控制寄存器23传送十三位字符，令SPICCR寄存器第三位到第零位SPICCR.3～SPICCR.0＝1100满足要求，经过上述设定后，在SPI模块时钟脉冲信号SPICLK的作用下，位置编码器送出的位置数据经SPISOMI引脚进入到数据寄存器22中，当位置数据的所有位数均传送完毕，该位置数据便进入到接收缓冲寄存器24中，供DSP控制器进行后续的数据处理。所述SPI模块为十六位寄存器，上述编码器为德国堡盟，BMSH-58S1G24C12。
进一步说明如下：图中CLKOUT为DSP控制器1的时钟频率，为40MHZ，在此SSI接口绝对值编码器8的通信速率为500KHZ，将CLKOUT信号经过通信速率控制寄存器25分频达到SSI接口绝对值编码器8所需的工作频率，令通信速率控制寄存器25的SPIBRR＝79满足要求，并且通过设置时钟极性寄存器26和时钟相位寄存器27得到有延时下降沿的时钟脉冲，令时钟极性寄存器26的第六位SPICCR.6＝1，时钟相位寄存器27的第三位SPICTL.3＝1满足要求。SPI模块5工作于主动模式，作为DSP控制器向SSI接口绝对值编码器8发送时钟脉冲，设定主从工作方式选择寄存器21为主动模式，令主从工作方式选择寄存器的第二位SPICTL.2＝1满足要求，在主动工作模式下，高电平为3.3V的位置数据信号14经过图中SPISOMI引脚进入SPI模块5，本实施例中的SSI接口绝对值编码器8为德国堡盟，BMSH-58S1G24C12，是单圈绝对值十二位精度，需传送十二位数据，时钟脉冲需要十三个下降沿和上升沿：第一个下降沿用于激活单稳电路，后十二个下降沿供SPI总线读取十二位位置数据，前十二个上升沿SSI接口绝对值编码器8向外送出数据，最后一个上升沿使得数据信号线变为低电平，因此，需设置数据长度控制寄存器23传送十三位字符，令数据长度控制寄存器23的第三位到第0位SPICCR.3～SPICCR.0＝1100满足要求，经过上述设定后，在SPI模块5在时钟脉冲信号SPICLK的作用下，SSI接口绝对值编码器8送出的位置数据经SPISOMI引脚进入到数据寄存器22中，当位置数据的所有位数均传送到数据寄存器22后，该位置数据便进入到接收缓冲寄存器24中，供DSP控制器1进行后续的数据处理。
对同一位置信号进行多次采集来降低测量误差时，在两次采集所需的时钟脉冲串间需加入一个延时，延时时间必须大于单稳时间即tm，此处单位时间设置为(α为SPI总线的通信速率),即延时时间必须大于20+1＝21us，即以便使数据信号线电平回高，从而实现本次位置信号采集，并准备进行下次信号采集。
图3所示实施例表明，本发明用于SSI接口绝对值编码器数据通信的装置的整体连接电路中包括DSP控制器1模块U1，电平转换芯片6模块U2，4X4矩阵键盘4模块U3，RS422差分电平标准的收发器7模块U4和SSI绝对值编码器8模块U5；其中，DSP控制器1模块U1使用TI公司的TMS320LF207A，***时钟频率为40MHZ,使用PA口3的IOPA0到IOPA7共计8个I/O口作为4X4矩阵键盘4输入口X1，X2，X3，X4.Y1，Y2，Y3，Y4，使用DSP控制器1的35脚的基本功能SPICLK和32脚的基本功能SPISOMI作为SPI模块5的时钟脉冲发送端和位置数据接收端，使用DSP控制器1的30脚的一般I/O口功能作为SSI绝对值编码器8的置零信号ZERO。电平转换芯片6模块U2为TI公司的74ALVC164245，将DSP控制器1模块U1中的3.3V电压信号和外设中的5V电压信号进行双向的电平转换，其中7，8脚VCC(5V)与31，42脚VCC(3.3V)为该芯片工作时所需电压，分别供5V与3.3V，该芯片具有两组转换通道，分别受1OE，1DIR和2OE，2DIR控制，通道1用于实现3.3V向5V转换，即A向B方向转换，将1OE置低电平，使能1通道操作，并将方向位1DIR置高电平实现A向B方向转换，此时DSP控制器1模块U1中的35脚SPICLK和30脚ZERO通过该电平转换芯片6的1A1和1A2向1B1和1B2转换后为5V电平标准，通道2用于实现5V向3.3V转换，将2OE置低电平，使该通道能操作，并将方向位2DIR置低电平实现B向A方向转换，经过RS422差分电平标准的收发器7接收的位置信号XSPISOMI通过通道2的2B1向2A1转换得到3.3V的电平信号SPISOMI供DSP控制器1模块U1的32脚作为输入。4X4矩阵键盘4模块U3包括8个引脚X1，X2，X3，X4.Y1，Y2，Y3，Y4,X1到X4作为4X4矩阵键盘4的行输入，Y1到Y4作为4X4矩阵键盘4的列输入.RS422差分电平标准的收发器7模块U4为MAXIM公司的MAX490CPA芯片，最大支持2.5MHZ的通信速率，将经过电平转换芯片后的一路时钟脉冲信号XSPICLK差分为两路互补的时钟脉冲信号CLOCK+和CLOCK-20后输入到SSI绝对值编码器8中,同时将SSI绝对值编码器8送出的两路差分形式的位置数据DATA+和DATA-19合成为一路位置数据信号XSPISOMI,另外在供电电源+5V与GND之间并上一个容值为100uf的电解电容，以达到稳压滤波的作用。SSI绝对值编码器8模块U5为德国堡盟公司的BMSH-58S1G24C12，该SSI绝对值编码器8为单圈绝对值式，十二位精度的SSI接口编码器，共有7根信号线，其中两根电源线(+24V，SGND)，24V供电，两根差分形式的时钟信号线CLOCK+和CLOCK-，两根差分形式的位置数据信号线DATA+和DATA-，该SSI绝对值编码器8频率响应范围为100KHZ到1MHZ。
图4所示实施例表明，本发明用于SSI接口绝对值编码器数据通信的装置的整个***运行流程是：
开始→DSP控制其初始化，按键设置通信速率→配置SPI模块相应寄存器→启用SPI模块，与SSI接口编码器通信，采集位置数据→达到采集次数？——是→DSP控制器内进行程序滤波与码制转换→结束；——否→间隔时间大于单稳时间？——是→则返回启用SPI模块，与SSI接口编码器通信，采集位置数据；——否→等待→间隔时间大于单稳时间？
上述的“等待”是指直到满足条件，然后进入启用SPI模块，与SSI接口编码器通信，采集位置数据，直到达到了采集次数，DSP控制器内进行程序滤波与码制转换，至全部结束。
图5显示了本发明用于SSI接口绝对值编码器数据通信的装置的SPI总线接口通信时序，图中SPICLK周期数为SPI模块5发出的连续时钟脉冲，图中，A,B,C,D为SPI模块5提供的可供用户配置的四种不同的工作模式，说明如下：
(a)A为无延时上升沿时钟方式，表示SPI模块5在时钟脉冲SPICLK的上升沿发送数据，在时钟脉冲SPICLK的下降沿接收数据；
(b)B为有延时上升沿时钟方式表示，SPI模块5在时钟脉冲SPICLK的上升沿之前的半个周期发送数据，在时钟脉冲SPICLK的上升沿接收数据；
(c)C为无延时下降沿时钟方式，表示SPI模块5在时钟脉冲SPICLK的下降沿发送数据，在时钟脉冲SPICLK的上升沿接收数据；
(d)D为有延时下降沿时钟方式，SPI模块5在时钟脉冲SPICLK的下降沿之前的半个周期发送数据，在时钟脉冲SPICLK的下降沿接收数据；
(e)SPISIMO为SPI总线从动输入/主动输出引脚，相反，SOMI为SPI总线主动输入/从动输出引脚，也就是说，当SPI模块5工作于主动方式时，SPISIMO为数据输出引脚，SPISOMI为数据输入引脚，当SPI模块5工作于从动方式时，SPISOMI为数据输出引脚，SPISIMO为数据输入引脚。
根据SSI接口的通讯时序，要求通信空闲时时钟信号线为高电平，通信时在时钟脉冲的上升沿送出位置数据，而此时数据并未稳定，因此SPI模块5时钟脉冲信号应当延时半个周期，在下降沿时读入位置数据，据此应当要求SPI模块5工作于有延时下降沿，从而产生SSI绝对值编码器8所需的正确的通信时序。本实施例中，SPI模块5工作于主动模式，则使用SPISOMI引脚作为采集到的位置数据接收引脚。
图6显示了本发明用于SSI接口绝对值编码器数据通信的装置的SSI接口通信时序，图中CLOCK为SSI接口通信所需时钟信号，DATA为SSI绝对值编码器8送出的位置数据(bit n...bit 1)，T为脉冲的周期，tm为单稳态时间，它决定了前后两次位置数据采集所应具备的最小间隔时间，在连续时钟脉冲CLOCK的作用下，位置数据DATA在每个时钟脉冲CLOCK的上升沿被送出，由高位bit n开始依次送出，直到送出最低位bit1，然后数据线自动回高电平，完成一次位置数据采集。
图7显示了本发明用于SSI接口绝对值编码器数据通信的装置采集的编码器位置数据波形，上部为时钟脉冲信号波形，共计十三个上升沿和十三个下降沿，下部为随机位置采到的十二位位置数据，可以看到该位置数据为：010111001101：将该位置进行置零操作时，DSP控制器1通过其PA0口3输出一个持续时间为2ms的低电平脉冲信号，实现将当前位置进行置零的操作。
图8显示了本发明用于SSI接口绝对值编码器数据通信的装置中的SSI接口绝对值编码器采取置零操作后的位置数据波形图，置零操作后十二位位置数据全部为零。
采用DSP控制器1的一个基本I/O口，使其产生一个宽度为2ms的低电平脉冲信号15，宽度为2ms的低电平脉冲信号15，其为3.3V的电平模式，经过电平转换芯片6将其转换成5V的电平信号18，继而注入到SSI接口绝对值编码器8中完成置零操作，置零操作后，高电平为3.3V的位置数据信号14中的十二位位置数据均为0，在时钟脉冲的作用下，该位置数据从高位到低位依次向外送出。
图9显示了用于SSI接口绝对值编码器数据通信的装置采集的位置数据波形与现有技术采用I/O口翻转方法采集的位置数据波形的对比图，图中A为本发明用于SSI接口绝对值编码器数据通信的装置采集的位置数据的波形图，B为现有技术采用I/O口电平翻转模拟SSI通信时序方法波形图，本发明用于SSI接口绝对值编码器数据通信的装置采集的位置数据的波形显示在电平跳变的时候震荡小，毛刺少，更有利于位置数据的稳定和位置误差的抑制。另外相较于现有技术采用I/O口翻转方法采集的位置数据波形，采用本发明用于SSI接口绝对值编码器数据通信的装置采集的位置数据的通信速率通过配置寄存器值可以很方便准确地实现调节。
实施例1
按照图1、图2和图3所示实施例组成本实施例的用于SSI接口绝对值编码器数据通信的装置，包括DSP控制器1、程序处理模块2、PA口3、4X4矩阵键盘4、SPI模块5、电平转换芯片6、RS422差分电平标准的收发器7和SSI接口绝对值编码器8。其中DSP控制器1为TMS320LF2407型，电平转换芯片6为74ALVC164245型，RS422差分电平标准的收发器7是标准的差分收发器芯片MAX490CPA，4X4矩阵键盘4中的0-9共计10个数字代表10种不同的通信速率，依次代表从100KHZ开始每间隔100KHZ直到1MHZ，内嵌在DSP控制器1内的PA口3的IOPA0至IOPA7设置为一般I/O端口，SPI模块5包括主从工作方式选择寄存器21、数据寄存器22、数据长度控制寄存器23、接收缓冲寄存器24、通信速率控制寄存器25、时钟极性寄存器26和时钟相位寄存器27，SPI模块5内具有SPI总线时序，该SPI总线由时钟信号线即SPICLK和从动输出/主动输入信号线即SPISOMI组成，SPI模块5嵌在DSP控制器1内的方式是使用DSP控制器1的30脚的一般I/O口功能作为SSI绝对值编码器8的置零信号ZERO，DSP控制器1的***时钟频率通过CLKOUT引脚送到SPI模块5，并且DSP控制器1通过SPI模块5内部的接收缓冲寄存器24和发送缓冲寄存器25实现与SPI模块5的数据交互。
上述实施例中涉及的部件和元器件均通过商购获得。

Claims (6)

1.用于SSI接口绝对值编码器数据通信的装置，其特征在于：包括DSP控制器、程序处理模块、PA口、4X4矩阵键盘、SPI模块、电平转换芯片、RS422差分电平标准的收发器和SSI接口绝对值编码器；其中，DSP控制器、电平转换芯片、4X4矩阵键盘、RS422差分电平标准的收发器和SSI接口绝对值编码器五个模块之间的电路连接方式是：4X4矩阵键盘设定的键值信息经过PA口进入DSP控制器，SPI模块向电平转换芯片发送高电平为3.3V的时钟脉冲信号SPICLK和宽度为2ms的低电平脉冲信号，电平转换芯片向SPI模块输入高电平为3.3V的位置数据信号，电平转换芯片向RS422差分电平标准的收发器发送高电平为5V的时钟脉冲信号SPICLK，RS422差分电平标准的收发器则向电平转换芯片输入高电平为5V的位置数据信号，两路互补的时钟脉冲信号SPICLK+和SPICLK-由RS422差分电平标准的收发器输入SSI接口绝对值编码器，SSI接口绝对值编码器内的差分形式的位置数据DATA+和DATA-被RS422差分电平标准的收发器接收；另外，SPI模块、程序处理模块和PA口内嵌在DSP控制器内。
2.根据权利要求1所述用于SSI接口绝对值编码器数据通信的装置，其特征在于：所述DSP控制器为TMS320LF2407型，所述电平转换芯片为74ALVC164245型，所述RS422差分电平标准的收发器是标准的差分收发器芯片MAX490CPA，所述4X4矩阵键盘中的0-9共计10个数字代表10种不同的通信速率，依次代表从100KHZ开始每间隔100KHZ直到1MHZ。
3.根据权利要求1所述用于SSI接口绝对值编码器数据通信的装置，其特征在于：所述内嵌在DSP控制器内的PA口的IOPA0至IOPA7设置为一般I/O端口。
4.根据权利要求1所述用于SSI接口绝对值编码器数据通信的装置，其特征在于：所述SPI模块为十六位寄存器，该SPI模块包括主从工作方式选择寄存器、数据寄存器、数据长度控制寄存器、接收缓冲寄存器、通信速率控制寄存器、时钟极性寄存器和时钟相位寄存器；其中，DSP控制器的***时钟频率CLKOUT信号，经过通信速率控制寄存器分频达到编码器所需的工作频率，令通信速率控制寄存器的SPIBRR=79即满足要求，并且通过设置时钟极性寄存器和时钟相位寄存器得到有延时下降沿的时钟脉冲，设定主从工作方式选择寄存器为主动模式，令SPICTL寄存器第二位SPICTL.2=1满足要求，在主动工作模式下，位置数据经过图中SPISOMI引脚进入SPI模块，由于编码器为单圈绝对值十二位精度，需传送十二位数据，时钟脉冲需要十三个下降沿和上升沿：第一个下降沿用于激活单稳电路，后十二个下降沿供SPI总线读取十二位位置数据，前十二个上升沿编码器向外送出数据，最后一个上升沿使得数据信号线变为低电平，因此，需设置数据长度控制寄存器传送十三位字符，令SPICCR寄存器第三位到第零位SPICCR.3～SPICCR.0=1100满足要求，经过上述设定后，在SPI模块时钟脉冲信号SPICLK的作用下，位置编码器送出的位置数据经SPISOMI引脚进入到数据寄存器中，当位置数据的所有位数均传送完毕，该位置数据便进入到接收缓冲寄存器中，供DSP控制器进行后续的数据处理。
5.根据权利要求1所述用于SSI接口绝对值编码器数据通信的装置，其特征在于：所述SPI模块内具有SPI总线时序，该SPI总线由时钟信号线即SPICLK和从动输出/主动输入信号线即SPISOMI组成。
6.根据权利要求1所述用于SSI接口绝对值编码器数据通信的装置，其特征在于：所述SPI模块嵌在DSP控制器内的方式是使用DSP控制器的30脚的一般I/O口功能作为SSI绝对值编码器的置零信号ZERO，DSP控制器的***时钟频率通过CLKOUT引脚送到SPI模块，并且DSP控制器通过SPI模块内部的接收缓冲寄存器和发送缓冲寄存器实现与SPI模块的数据交互。
CN201410637666.8A 2014-11-13 2014-11-13 用于ssi接口绝对值编码器数据通信的装置 Pending CN104536330A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410637666.8A CN104536330A (zh) 2014-11-13 2014-11-13 用于ssi接口绝对值编码器数据通信的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410637666.8A CN104536330A (zh) 2014-11-13 2014-11-13 用于ssi接口绝对值编码器数据通信的装置

Publications (1)

Publication Number Publication Date
CN104536330A true CN104536330A (zh) 2015-04-22

Family

ID=52851874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410637666.8A Pending CN104536330A (zh) 2014-11-13 2014-11-13 用于ssi接口绝对值编码器数据通信的装置

Country Status (1)

Country Link
CN (1) CN104536330A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107562662A (zh) * 2017-09-13 2018-01-09 中国航天科技集团公司烽火机械厂 一种将spi信号转换为ssi信号的转换方法及电路
CN108919974A (zh) * 2016-01-05 2018-11-30 湖南工业大学 一种矩阵式键盘状态识别及编码方法
CN109814441A (zh) * 2018-12-30 2019-05-28 芜湖哈特机器人产业技术研究院有限公司 一种stm32微控制器接收绝对编码器数据的方法
CN109976489A (zh) * 2019-03-28 2019-07-05 烽火通信科技股份有限公司 一种iic总线异常情况下自动复位实现方法及***
CN114527691A (zh) * 2022-01-20 2022-05-24 湖南力行动力科技有限公司 一种绝对式编码器解码***实现方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200983099Y (zh) * 2006-06-24 2007-11-28 李兵 闸门荷重开度测控仪
WO2011030628A1 (ja) * 2009-09-09 2011-03-17 株式会社安川電機 インターフェース回路、インバータ装置、インバータシステム及び送受信方法
CN102436262A (zh) * 2011-09-26 2012-05-02 北京航空航天大学 高精度大负载航空遥感三轴惯性稳定平台控制***及方法
CN102494599A (zh) * 2011-11-01 2012-06-13 中国科学院国家天文台南京天文光学技术研究所 大口径毫米波/亚毫米波望远镜控制***位置检测方法
CN203084482U (zh) * 2013-02-06 2013-07-24 焦作市明株自动化工程有限责任公司 同步串行输出轴编码器的信号采集装置
CN103530266A (zh) * 2013-10-30 2014-01-22 陕西高新实业有限公司 基于spi总线技术的同步422接口
CN103792939A (zh) * 2014-01-28 2014-05-14 合肥三立自动化工程有限公司 绝对值编码器信号测控仪及其检测方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200983099Y (zh) * 2006-06-24 2007-11-28 李兵 闸门荷重开度测控仪
WO2011030628A1 (ja) * 2009-09-09 2011-03-17 株式会社安川電機 インターフェース回路、インバータ装置、インバータシステム及び送受信方法
CN102436262A (zh) * 2011-09-26 2012-05-02 北京航空航天大学 高精度大负载航空遥感三轴惯性稳定平台控制***及方法
CN102494599A (zh) * 2011-11-01 2012-06-13 中国科学院国家天文台南京天文光学技术研究所 大口径毫米波/亚毫米波望远镜控制***位置检测方法
CN203084482U (zh) * 2013-02-06 2013-07-24 焦作市明株自动化工程有限责任公司 同步串行输出轴编码器的信号采集装置
CN103530266A (zh) * 2013-10-30 2014-01-22 陕西高新实业有限公司 基于spi总线技术的同步422接口
CN103792939A (zh) * 2014-01-28 2014-05-14 合肥三立自动化工程有限公司 绝对值编码器信号测控仪及其检测方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
张琴琴，等: "基于DSP的绝对式光电编码器串行接口设计", 《现代电子技术》 *
礼冰冰, 等: "基于TMS320F2808的高精度绝对式光电编码器串行接口设计", 《微电机》 *
谢俊聃，等: "基于SPI总线技术的同步422接口设计", 《电子技术应用》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108919974A (zh) * 2016-01-05 2018-11-30 湖南工业大学 一种矩阵式键盘状态识别及编码方法
CN107562662A (zh) * 2017-09-13 2018-01-09 中国航天科技集团公司烽火机械厂 一种将spi信号转换为ssi信号的转换方法及电路
CN107562662B (zh) * 2017-09-13 2020-07-24 四川航天烽火伺服控制技术有限公司 一种将spi信号转换为ssi信号的转换方法及电路
CN109814441A (zh) * 2018-12-30 2019-05-28 芜湖哈特机器人产业技术研究院有限公司 一种stm32微控制器接收绝对编码器数据的方法
CN109976489A (zh) * 2019-03-28 2019-07-05 烽火通信科技股份有限公司 一种iic总线异常情况下自动复位实现方法及***
CN109976489B (zh) * 2019-03-28 2021-04-27 烽火通信科技股份有限公司 一种iic总线异常情况下自动复位实现方法及***
CN114527691A (zh) * 2022-01-20 2022-05-24 湖南力行动力科技有限公司 一种绝对式编码器解码***实现方法

Similar Documents

Publication Publication Date Title
CN104536330A (zh) 用于ssi接口绝对值编码器数据通信的装置
CN102109836B (zh) 一种可扩展可裁减多轴运动控制***及方法
CN103117732B (zh) 多路视频脉冲信号发生装置及方法
CN208985151U (zh) 一种基于移位寄存器级联的ssi数据采集电路
CN105262490A (zh) 基于曼彻斯特编解码自适应***及其方法
CN102619501A (zh) 一种石油测井仪中的数据传输***
CN106289256A (zh) 基于双dsp与fpga架构的计算信号处理***
CN206224181U (zh) 一种基于fpga的多轴伺服驱动***位置反馈数据接口卡
CN201163363Y (zh) 数控机床上的通用多轴运动控制***
CN201689325U (zh) 一种可扩展可裁减多轴运动控制***
CN202205069U (zh) 一种plc控制器使用的模拟量采集模块
CN103699051A (zh) 无线遥控***
CN213363816U (zh) 一种多协议兼容的角度采集***
CN101047447B (zh) 基于光纤的点对点工业串行实时通信***及其控制方法
CN202004710U (zh) 采用电子传动比的交流伺服控制器
CN103163825A (zh) 四通道的数控***endat2.2接口
CN217718457U (zh) 一种基于fpga的多类型传感器信息采集通用电路
CN201674483U (zh) 一种irig_b码解码接口电路
CN101109638B (zh) 具有调零功能的光纤陀螺模拟量角速度输出电路
CN103324116A (zh) 一种基于三通方式的Endat信号采集卡
CN202500555U (zh) 一种石油测井仪中的数据传输***
CN102736549A (zh) 24位采集模块
CN202632782U (zh) 一种基于MicroBlaze软核的多路SSI数据采集模块
CN201319135Y (zh) 基于fpga的工业混合信号采集设备的***架构
CN210719211U (zh) 基于多路增量型编码器信号采集处理的检测***

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150422

WD01 Invention patent application deemed withdrawn after publication