CN104535919B - 一种正常工作模式下芯片调试方法及调试电路 - Google Patents
一种正常工作模式下芯片调试方法及调试电路 Download PDFInfo
- Publication number
- CN104535919B CN104535919B CN201510027607.3A CN201510027607A CN104535919B CN 104535919 B CN104535919 B CN 104535919B CN 201510027607 A CN201510027607 A CN 201510027607A CN 104535919 B CN104535919 B CN 104535919B
- Authority
- CN
- China
- Prior art keywords
- chip
- signal
- pin
- output signal
- mux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000012360 testing method Methods 0.000 claims abstract description 16
- 238000005516 engineering process Methods 0.000 claims abstract description 11
- 238000013461 design Methods 0.000 claims description 11
- 238000000605 extraction Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 23
- 238000004458 analytical method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012731 temporal analysis Methods 0.000 description 1
- 238000000700 time series analysis Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种正常工作模式下芯片调试方法，是在芯片引脚功能定义时，采用引脚复用技术，将芯片正常功能输出信号与需要引出的内部信号做复用后输出到芯片引脚上，即通过多路选择器控制引脚当前的输出信号，从而在正常工作调测模式时可以控制多路选择器将内部信号作为输出值输出到引脚上。本发明还公开了一种正常工作模式下芯片调试电路，本发明能够使芯片在正常工作模式下开启调测功能，在芯片正常工作时能够获得预定测试的组合逻辑电路（端口或内部）的信号状态，定位故障，确认问题。
Description
技术领域
本发明涉及集成电路测试领域，尤其涉及一种正常工作模式下芯片调试方法及调试电路。
背景技术
现有芯片调试时，芯片调试端口的访问需要预先启动调测功能，将芯片置为调测模式，然后进行数据通讯，但此状态下芯片无法实现预期设计功能，因此这种办法仅可以***件级问题，对逻辑问题的处理无能为力。
在芯片生产后，需要对芯片电路的功能是否与设计的一致性进行测试，方法就是将电路中的各个寄存器串联起来，形成若干条扫描寄存器链，在每条扫描链的输入端输入测试序列（即“0”“1”序列），然后根据寄存器工作原理，可以在另一端得到这一序列，对这一序列与输入序列进行对比确认寄存器链工作是否正确，具体连接方式如图1所示。将芯片每个组合逻辑电路2与前一组合逻辑电路2寄存器1的输出通过多路选择器3连接至下一组合逻辑电路2的输入端口，其中多路选择器3的切换由普通调测使能信号控制。
更换不同测试序列，将需要测试的组合逻辑输入端置为预定值，将普通调测使能信号关闭，经过一个时钟周期后，经过组合逻辑电路产生的运算值将作为下一级寄存器的输入被存入其中。然后开启普通调测使能信号，将当前的寄存器值在扫描链末端输出。对得到的测试序列进行分析可确定带测试组合逻辑是否功能正确。
上述是对普通扫描电路工作的简单描述，其复杂在于测试序列的生成算法和对输出测试序列的快速分析。
发明内容
为了克服现有技术中存在的不足，本发明提供一种正常工作模式下芯片调试方法及调试电路，使芯片在正常工作模式下开启调测功能，在芯片正常工作时能够获得预定测试的组合逻辑电路（端口或内部）的信号状态，定位故障，确认问题。
为实现上述目的，本发明采取如下技术方案：
一种正常工作模式下芯片调试方法，在芯片设计时采用引脚复用技术，将芯片正常功能输出信号与需要引出的内部信号做复用后输出到芯片引脚上。
优选的，在芯片设计时采用引脚复用技术，将芯片正常功能输出信号与需要引出的内部信号通过多路选择器输出到芯片引脚上，并通过多路选择器控制引脚当前的输出信号。
更进一步的，在芯片后端设计***扫描链时，将预定测试的组合逻辑电路正常功能输出信号与需要引出的内部信号引出，并与前一组合逻辑电路寄存器的输出信号分别通过多路选择器输送至下一组合逻辑电路的输入端。
更进一步的，将正常工作调测模式使能信号经反相器取反后与普通调测使能信号作与运算，将这一结果作为扫描链的选择信号，控制多路选择器的输出信号。
本发明还提供一种正常工作模式下芯片调试电路，采用引脚复用技术将芯片正常功能输出信号与需要引出的内部信号做复用后连接到芯片引脚上，通过这些功能改变的引脚观测到芯片内部的模块的接口信号和其他非输出信号。
优选的，采用引脚复用技术，将芯片正常功能输出信号与需要引出的内部信号通过多路选择器输出到芯片引脚上，并通过多路选择器控制引脚当前的输出信号。
更进一步的，在芯片后端设计***扫描链时，将预定测试的组合逻辑电路正常功能输出信号与需要引出的内部信号引出，并与前一组合逻辑电路寄存器的输出信号分别通过多路选择器输送至下一组合逻辑电路的输入端。
更进一步的，将正常工作调测模式使能信号经反相器取反后与普通调测使能信号作与运算，将这一结果作为扫描链的选择信号，控制多路选择器的输出信号。
有益效果：本发明在未增加电路复杂度的前提下，增加了正常模式下芯片内部信号的引出功能，在芯片调试阶段，我们可以将关键控制信号、时钟、复位、总线状态等重要信号输出到引脚上，当芯片在调试过程中遇到问题时，这些信号的输出将是调试工作事倍功半。特别在芯片不能正常工作时，我们不能通过正常方式访问芯片状态，更无从得知当前芯片是否工作，通过该方法就可以帮助获得更多芯片内部信息，为故障定位和分析提供依据。
将正常模式测试使能信号置于管脚，使该功能的启动最低程度受限与芯片内部结构，这样该功能成功几率将进一步提高，同时简化操作，进一步降低对芯片功能的依赖程度。
附图说明
图1为现有扫描链选择电路。
图2为本发明管脚实现原理图。
图3为本发明提供的扫描链选择电路。
具体实施方式
下面结合附图对本发明作更进一步的说明。
通常芯片包括很多引脚，但这些引脚不会在每个芯片工作状态中都会被同时用到，将当前工作状态可以不用的引脚进行新的功能定义不会影响到芯片的正常工作。因此如图1所示，本发明提供的一种正常工作模式下芯片调试方法，是在芯片引脚功能定义时，采用引脚复用技术，将芯片正常功能输出信号与需要引出的内部信号做复用后输出到芯片引脚上，即通过多路选择器控制引脚当前的输出信号，从而在正常工作调测模式时可以控制多路选择器将内部信号作为输出值输出到引脚上。
然后在芯片后端设计（集成电路设计的一个阶段，通常分为前端设计和后端设计，前端设计主要是逻辑功能实现，后端设计是将前端设计转化为具体器件后进行布局布线，并进行时序分析等工作）***扫描链时，将正常工作调测模式使能信号经反相器4取反后与普通调测使能信号作与（与门5）运算，将这一结果作为扫描链的选择信号，如图3所示。在图1的基础上，将预定测试的组合逻辑电路2正常功能输出信号与需要引出的内部信号分别引出与前一组合逻辑电路寄存器1的输出通过多路选择器3连接至下一组合逻辑电路6的输入端口。
这样在正常工作调测模式下，前述改变当前芯片工作状态未使用的一些引脚功能的操作，不会影响到当前芯片的工作状态，因此能够通过这些功能改变的引脚观测到芯片内部的模块的接口信号和其他非输出信号，利于调试工作，又同时保证芯片正常工作；而处于普通调测模式时，扫描链可以正常建立，普通调测功能可以正常进行。
以USB3.0主控芯片为例：
通常芯片引脚可分为闪存接口部分、通用输入输出部分、USB接口部分、串口和其他引脚。而这些引脚不会在每个状态中都会被同时用到，因此，将当先可以不用的引脚进行新的功能定义不会影响到芯片的正常工作。
将上述引脚输入利用多路选择器切换到需要输出的芯片内部信号（如时钟、数据总线、复位信号、控制信号等），在芯片工作时这些引脚就可以将内部信号输出到引脚上，通过示波器、指示灯等方式便可以观测到内部信号在正常工作中的状态，以利于调试工作进行。当完成调试后，只需将上述引脚的输入信号利用多路选择器切换为正常功能即可，此时芯片引脚不再具有调试输出功能。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (4)
1.一种正常工作模式下芯片调试方法，其特征在于：在芯片设计时采用引脚复用技术，将芯片正常功能输出信号与需要引出的内部信号做复用后输出到芯片引脚上；
在芯片后端设计***扫描链时，将预定测试的组合逻辑电路正常功能输出信号与需要引出的内部信号引出，并与前一组合逻辑电路寄存器的输出信号分别通过多路选择器输送至下一组合逻辑电路的输入端；将正常工作调测模式使能信号经反相器取反后与普通调测使能信号作与运算，将这一结果作为扫描链的选择信号，控制多路选择器的输出信号。
2.根据权利要求1所述的一种正常工作模式下芯片调试方法，其特征在于：在芯片设计时采用引脚复用技术，将芯片正常功能输出信号与需要引出的内部信号通过多路选择器输出到芯片引脚上，并通过多路选择器控制引脚当前的输出信号。
3.一种正常工作模式下芯片调试电路，其特征在于：采用引脚复用技术将芯片正常功能输出信号与需要引出的内部信号做复用后连接到芯片引脚上；
在芯片后端设计***扫描链时，将预定测试的组合逻辑电路正常功能输出信号与需要引出的内部信号引出，并与前一组合逻辑电路寄存器的输出信号分别通过多路选择器输送至下一组合逻辑电路的输入端；
将正常工作调测模式使能信号经反相器取反后与普通调测使能信号作与运算，将这一结果作为扫描链的选择信号，控制多路选择器的输出信号。
4.根据权利要求3所述的一种正常工作模式下芯片调试电路，其特征在于：采用引脚复用技术，将芯片正常功能输出信号与需要引出的内部信号通过多路选择器输出到芯片引脚上，并通过多路选择器控制引脚当前的输出信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510027607.3A CN104535919B (zh) | 2015-01-20 | 2015-01-20 | 一种正常工作模式下芯片调试方法及调试电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510027607.3A CN104535919B (zh) | 2015-01-20 | 2015-01-20 | 一种正常工作模式下芯片调试方法及调试电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104535919A CN104535919A (zh) | 2015-04-22 |
| CN104535919B true CN104535919B (zh) | 2018-04-03 |
Family
ID=52851481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510027607.3A Expired - Fee Related CN104535919B (zh) | 2015-01-20 | 2015-01-20 | 一种正常工作模式下芯片调试方法及调试电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104535919B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI603104B (zh) * | 2015-09-14 | 2017-10-21 | Integrated circuit with scan test and test method | |
| CN108564921B (zh) * | 2018-04-26 | 2020-06-16 | 深圳市爱协生科技有限公司 | 显示驱动芯片端口复用方法、装置和计算机设备 |
| CN108414924B (zh) * | 2018-05-14 | 2023-07-07 | 珠海一微半导体股份有限公司 | 一种进入芯片测试模式的电路及其控制方法 |
| CN111289885B (zh) * | 2020-03-06 | 2022-06-03 | 湖南国科微电子股份有限公司 | 一种芯片上电死机的调试***及方法 |
| CN111679173A (zh) * | 2020-06-11 | 2020-09-18 | 江苏华创微***有限公司 | 一种芯片内部信号实时观测结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0273821A2 (en) * | 1986-12-17 | 1988-07-06 | Fujitsu Limited | Semiconductor integrated circuit with a test function |
| CN101063700A (zh) * | 2007-05-29 | 2007-10-31 | 北京中星微电子有限公司 | 一种实现芯片测试的方法及装置 |
| CN102236065A (zh) * | 2010-04-22 | 2011-11-09 | 上海华虹集成电路有限责任公司 | 芯片功能故障快速调试定位的方法及调试电路 |
| CN103376400A (zh) * | 2012-04-27 | 2013-10-30 | 华为技术有限公司 | 芯片测试方法及芯片 |
-
2015
- 2015-01-20 CN CN201510027607.3A patent/CN104535919B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0273821A2 (en) * | 1986-12-17 | 1988-07-06 | Fujitsu Limited | Semiconductor integrated circuit with a test function |
| CN101063700A (zh) * | 2007-05-29 | 2007-10-31 | 北京中星微电子有限公司 | 一种实现芯片测试的方法及装置 |
| CN102236065A (zh) * | 2010-04-22 | 2011-11-09 | 上海华虹集成电路有限责任公司 | 芯片功能故障快速调试定位的方法及调试电路 |
| CN103376400A (zh) * | 2012-04-27 | 2013-10-30 | 华为技术有限公司 | 芯片测试方法及芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104535919A (zh) | 2015-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104535919B (zh) | 一种正常工作模式下芯片调试方法及调试电路 | |
| US9097762B2 (en) | Method and apparatus for diagnosing an integrated circuit | |
| CN103149529B (zh) | 多核处理器及其测试方法和装置 | |
| US20120124437A1 (en) | Integrated circuit having a scan chain and testing method for a chip | |
| US20200064405A1 (en) | Combinatorial serial and parallel test access port selection in a jtag interface | |
| CN112115664B (zh) | 一种多模式多时钟域的芯片集成控制*** | |
| US11680981B2 (en) | Test access port with address and command capability | |
| JP3996055B2 (ja) | 内部中間スキャンテスト故障をデバッグするテストアクセスポート（ｔａｐ）コントローラシステムおよび方法 | |
| CN103645435B (zh) | 多信号模型可编程逻辑器件的软件模块可测性设计方法 | |
| CN115856590A (zh) | 测试电路、零周期同沿采样电路、测试方法及电子设备 | |
| WO2020038571A1 (en) | Extended jtag controller and method for functional debugging using the extended jtag controller | |
| CN102034556B (zh) | 一种基于扫描链的存储器测试方法 | |
| US8145963B2 (en) | Semiconductor integrated circuit device and delay fault testing method thereof | |
| CN105068950A (zh) | 一种管脚复用的***和方法 | |
| CN102200565B (zh) | 一种芯片测试装置 | |
| US20100146349A1 (en) | Semiconductor integrated circuit including logic circuit having scan path and test circuit for conducting scan path test | |
| US7930606B2 (en) | Selectively debugging processor cores through instruction codes | |
| US10288682B2 (en) | Integrated electronic device having a test architecture, and test method thereof | |
| US11789073B2 (en) | Scan test device and scan test method | |
| US20230184831A1 (en) | Server jtag component adaptive interconnection system and method | |
| CN201903876U (zh) | 支持外部自动测试设备的电路板 | |
| EP2141597B1 (en) | Semiconductor integrated circuit | |
| CN102043695A (zh) | 支持外部自动测试设备的电路板及外部控制该板的方法 | |
| CN102760497A (zh) | 含有jtag接口的芯片 | |
| EP3367113A1 (en) | Extended jtag controller and method for functional debugging using the extended jtag controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180403 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |