CN104517563B - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN104517563B
CN104517563B CN201410509403.9A CN201410509403A CN104517563B CN 104517563 B CN104517563 B CN 104517563B CN 201410509403 A CN201410509403 A CN 201410509403A CN 104517563 B CN104517563 B CN 104517563B
Authority
CN
China
Prior art keywords
sub
pixel
transistor
display panel
pixel group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410509403.9A
Other languages
English (en)
Other versions
CN104517563A (zh
Inventor
李素荣
曺永直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104517563A publication Critical patent/CN104517563A/zh
Application granted granted Critical
Publication of CN104517563B publication Critical patent/CN104517563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种显示设备，包括：显示面板；在所述显示面板的显示区域中形成的子像素；相对于所述显示区域的中心部分而分离的上部和下部数据线；以及静电放电电路，所述静电放电电路在所述显示区域的中心部分中形成，并且分别连接到所述上部和下部数据线末端。

Description

显示设备
本申请要求享有2013年10月01日提交的韩国专利申请10-2013-0117374的权益，该申请在这里全部引入以作为参考。
技术领域
本文涉及一种显示设备。
背景技术
随着信息技术的发展，显示设备(即连接用户和信息的媒体)市场不断增长。伴随着这种趋势，对于有机发光显示器(OLED)、液晶显示器(LCD)设备以及等离子显示面板(PDP)之类的显示设备的使用也在不断增多。
显示设备包括：包含以矩阵形式布置的子像素的显示面板，用于驱动显示面板的驱动器，以及用于控制驱动器的时序控制器。驱动器包括向显示面板提供栅极信号的栅极驱动器以及向显示面板提供数据信号的数据驱动器。
如前所述的一些显示设备是作为高分辨率型号实施的。对于高分辨率型号，提出了一种结构，其中数据线相对于显示面板的中心部分而垂直分离，以确保提供给子像素的数据信号具有足够的充电时间。
这种结构是一种“数据线输出浮置”结构，由于数据线在显示面板的中心位置是垂直分离的，因此，该结构允许数据线末端是电浮置的。因而，这种传统提出的结构在数据线末端处无法有效地使显示面板放电，并且容易受到静电损害，由此有必要解决这个问题。
发明内容
本文的一个方面提供一种显示设备，包括：显示面板；在所述显示面板的显示区域中形成的子像素；相对于所述显示区域的中心部分而分离的上部和下部数据线；以及静电放电电路，所述静电放电电路在所述显示区域的中心部分中形成，并且分别连接到所述上部和下部数据线的末端。
附图说明
所包含的附图提供了对于本发明的进一步理解，这些附图被引入并构成了本申请的一部分，其示出了本发明的实施例，并且与说明书一起用于说明本发明的原理。在附图中：
图1是示意性地示出显示设备的框图；
图2是示意性地示出图1中的子像素的配置图；
图3是显示根据本发明第一例示实施例的显示面板的配置的俯视图；
图4是根据本发明第一例示实施例的图3中的中心部分的放大视图；
图5是图3中的ESD电路的放大视图；
图6是示出上部和下部ESD电路的俯视图；
图7是沿着图6中的区域A1-A2获取的截面图；
图8-10是示出了ESD电路配置的视图；
图11(a)和11(b)是示出本发明第一实施例及其变型例的视图；
图12是根据本发明第二例示实施例的图3中的中心部分的放大视图；
图13是图12中的ESD电路的放大视图；
图14是沿着图13的区域B1-B2获取的截面图；以及
图15-17是示出ESD电路配置的视图。
具体实施方式
现在将详细参考本发明的实施例，附图中示出了这些实施例的示例。
在下文中将参考附图来描述本发明的具体实施例。
<第一例示实施例>
图1是示意性地示出显示设备的框图。图2是示意性地示出图1中的子像素的配置图。
如图1所示，该显示设备包括图像供应部件110，时序控制器120，栅极驱动器130，数据驱动器140U和140L，以及显示面板150。
图像供应部件110向时序控制器120供应垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE、时钟信号CLK以及数据信号DATA。图像供应部件110采用集成电路(IC)的形式，并且安装在电路基板上，例如***板或主板。
响应于图像供应部件110提供的多种信号，时序控制器120输出用于控制栅极驱动器130的操作时序的栅极时序控制信号GDC，以及用于控制数据驱动器140U和140L的操作时序的数据时序控制信号DDC。时序控制器120将数据信号DATA连同数据时序控制信号DDC一起提供给数据驱动器140U和140L。
响应于时序控制器120提供的栅极时序控制信号，栅极驱动器130输出栅极信号，同时将栅极电压的电平移位。栅极驱动器130经由栅极线GL1-GLm向显示面板150中包含的子像素SP提供栅极信号。栅极驱动器30采用集成电路的形式并且安装在柔性电路板上，或者是以板内栅极(GIP)的形式形成在显示面板150的非显示区域中。
响应于时序控制器120提供的数据时序控制信号DDC，数据驱动器140U和140L采样并锁存数据信号DATA。数据驱动器140U和140L将锁存的数据信号DATA转换成伽马参考电压，并且输出所述伽马参考电压。数据驱动器140U和140L包括用于在显示面板150的上部输出数据信号的上部数据驱动器140U，以及用于在显示面板150的下部输出数据信号的下部数据驱动器140L。上部数据驱动器140U和下部数据驱动器140L经由上部数据线DLU-DLUn和下部数据线DLL1-DDLn将数据信号DATA提供给显示面板150中包含的子像素SP，其中所述上部数据线和下部数据线被划分到显示面板的上部和下部中。数据驱动器140采用集成电路的形式，并且安装在柔性电路板等等之上。
响应于栅极驱动器130提供的栅极信号以及数据驱动器140U和140L提供的数据信号DATA，显示面板150显示图像。显示面板150包括位于下基板与上基板之间并且通过发光或控制光线来显示图像的子像素SP。
如图2所示，单个子像素包括连接到栅极线GL1以及数据线DL1的薄膜晶体管TFT，以及响应于通过薄膜晶体管提供的数据信号DATA来驱动的像素电路PC。基于像素电路PC的配置，显示面板被配置成包含液晶元件的液晶显示面板或是包含有机发光元件的有机发光显示面板。
如果将显示面板150配置成液晶显示面板，那么该面板是用扭曲向列(TN)模式、垂直配向(VA)模式、共面转换(IPS)模式、边缘场开关(FFS)模式或是电控双折射(ECB)模式实施的。如果将显示面板150配置成有机发光显示面板，那么该面板是用顶部发光类型、底部发光类型或是双发光类型实施的。
以下将详细描述本发明的第一例示实施例。应该注意的是，以下描述是用其中使用液晶显示面板作为显示面板150的示例给出的。
图3是显示根据本发明第一例示实施例的显示面板配置的俯视图。图4是根据本发明第一例示实施例的图3中的中心部分的放大视图。图5是图3中的ESD电路的放大视图。
如图3所示，上部数据驱动器140U位于显示面板150的上部，下部数据驱动器140L位于显示面板150的下部。以下描述是用其中上部数据驱动器140U和下部数据驱动器140L在被安装在柔性电路板上的同时与显示面板电连接的示例给出的。然而，由于上部数据驱动器140U和下部数据驱动器140L也可以采用玻璃上芯片(CoG)的形式安装在显示面板上，或者还可以采用其他的形式，因此，本发明并不局限于这个示例。
上部数据驱动器140U和下部数据驱动器140L被安装在上部柔性电路板145U和下部柔性电路板145L上。上部柔性电路板145U和下部柔性电路板145L通过各向异性导电膜等等而附着到显示面板150的上部和下部。上部数据驱动器140U和下部数据驱动器140L通过附着到显示面板150的上部柔性电路板145U和下部柔性电路板145L而以电气分离的方式连接到显示面板150的上部数据线DLU和下部数据线DLL。
上部数据线DLU和下部数据线DLL被设计成具有“数据线输出浮置”结构，其中上部数据线DLU和下部数据线DLL是电气分离的，并且相对于显示面板150的显示区域AA或中心部分CA而处于浮置。上部数据线DLU和下部数据线DLL在垂直方向(y)上被划分和布置，由此位于子像素SP之间。
在显示面板150的与上部数据线DLU和下部数据线DLL相对应的显示区域AA或中心部分CA中形成静电放电电路ESD(以下将其缩写成ESD电路)。
ESD电路ESD形成一条有助于在上部数据线DLU和下部数据线DLL(与中心部分相对应)的末端处对显示面板进行放电或静电放电的静电路径。ESD电路沿水平方向(x)布置在上部数据线DLU和下部数据线DLL(与中心部分相对应)的末端处。
由于上部数据线DLU和下部数据线DLL由此分离开，因此，与显示面板150的上部数据线DLU相连的子像素被定义成上部子像素群组SPUG，而与下部数据线DLL相连的子像素被定义成下部子像素群组SPLG。换言之，位于显示区域AA的中心部分CA上方的子像素被包含在上部子像素群组SPUG中的，而位于显示区域AA的中心部分CA下方的子像素被包含在下部子像素群组SPLG中。
如图4所示，对于上部子像素群组SPUG和下部子像素群组SPLG的每一个，相对于显示区域AA的中心部分CA以镜像方式布置开口区域PEN和晶体管区域TFTA。
换句话说，上部子像素群组SPUG中包含的子像素或是下部子像素群组SPLG中包含的子像素会被倒置，以使开口区域OPEN面对显示区域AA的中心部分CA。上部子像素群组SPUG中包含的子像素或是下部子像素群组SPLG中包含的子像素是以镜像方式横向倒置的。因而，无论子像素SP属于上部子像素群组SPUG还是下部子像素区域SPLG，其薄膜晶体管TFT是沿着一侧(图中的左侧)并排布置的。
用于向公共电极传送公共电压的公共电压线Vcom是与上部数据线DLU和下部数据线DLL相邻形成的。与上部数据线DLU和下部数据线DLL不同，公共电压线Vcom可以采用类似网格的图案垂直(y)和水平(x)布置，然而本发明并不局限于此。公共电压线Vcom可以与上部数据线DLU和下部数据线DLL类似地相互分离开，或者是彼此电连接。
根据附图，上部子像素群组SPUG中包含的子像素是沿着反向来设置方向的，以使开口区域OPN面对显示区域AA的中心部分CA。因而，对于上部子像素群组SPUG中包含的子像素来说，晶体管区域TFTA位于开口区域OPN的上方。
另一方面，包含在下部子像素群组SPLG中的子像素是沿着正向来设置方向的，以使开口区域OPN面对显示区域AA的中心部分CA。因而，对于下部子像素群组SPLG中包含的子像素来说，开口区域OPN位于晶体管区域TFTA的上方。
在以上描述中，开口区域OPN对应于发光区域，晶体管区域TFTA对应于不发光区域。像素电极和公共电极被包含在开口区域OPN中，晶体管TFT等等被包含在晶体管区域TFTA中。
与发光区域不同，不发光区域是被黑矩阵遮挡的区域。通常，黑矩阵是在液晶显示面板的上基板的内表面或外表面上形成的。黑矩阵是用于防止不发光区域漏光的结构，并且是用黑色颜料和树脂制成的。黑矩阵被放置在位于垂直方向上的、或是位于垂直和横向方向上的子像素SP之间。
如上所述，如果子像素SP是相对于显示区域AA的中心部分CA以镜像方式布置的，那么ESD电路ESD可被布置成与黑矩阵形成区域相对应。由此，即使ESD电路ESD是在显示区域AA的中心部分CA中布置和形成的，ESD电路ESD也会被黑矩阵遮挡。即，如果采用上述方式布置子像素SP，则即使是其中上部数据线DLU和下部数据线DLL电气分离并且相对于显示面板150的中心部分CA处于浮置的“数据线输出浮置”结构，也可容易地形成ESD电路ESD。
如图5所示，ESD电路ESD包括上部ESD电路ESDU和下部ESD电路ESDL。上部ESD电路ESDU形成一条有助于对上部子像素群组SPUG中包含的子像素SP进行放电或静电放电的静电路径，下部ESD电路ESDL形成一条有助于对下部子像素群组SPLG中包含的子像素SP进行放电或静电放电的静电路径。
以下将详细描述上部ESD电路ESDU和下部ESD电路ESDL的配置和结构。
图6是示出上部和下部ESD电路的俯视图。图7是沿着图6的区域A1-A2获取的截面图。图8-10是示出了ESD电路的配置的视图。
如图6所示，上部ESD电路ESDU和下部ESD电路ESDL中的每一个都包括第一到第三晶体管M1-M3。上部和下部ESD电路中的第一到第三晶体管M1-M3被配置成具有分离的区域。上部ESD电路ESDU和下部ESD电路ESDL形成一条有助于通过与第一到第三晶体管M1-M3相连的公共电压线Vcom而对子像素SP进行放电或静电放电的静电路径。
上部ESD电路ESDU电连接到与上部子像素群组SPUG的子像素SP以及公共电压线Vcom相连的上部数据线DLU。上部ESD电路ESDU通过公共电压线Vcom而将在上部数据线DLU上形成的电荷或静电释放或放电。下部ESD电路ESDL电连接到与下部子像素群组SPLG的子像素SP以及公共电压线Vcom相连的下部数据线DLL。下部ESD电路ESDL通过公共电压线Vcom而将在下部数据线DLL上形成的电荷或静电释放或放电。
上部ESD电路ESDU和下部ESD电路ESDL的第一到第三晶体管M1-M3可以采用与子像素SP的薄膜晶体管相同的工艺制成。为了更好地理解，以下将会参考其中上部ESD电路ESDU中的第二晶体管M2和第三晶体管M3电连接的区域的截面来对此进行描述。
如图7所示，在由显示区域的中心部分限定的下基板150上形成第三晶体管M3的栅极电极151。在第三晶体管M3的栅极电极151上形成第一绝缘膜152。
在第一绝缘膜152的一侧(图中的左侧)上形成充当第二晶体管M2的源极或漏极电极的第一电极153。而在第一绝缘膜152的另一侧(图中的右侧)上形成第三晶体管M3的半导体层154。在第一电极153和第三晶体管M3的半导体层154上形成第二绝缘膜155。
在第二绝缘膜155上形成连接电极156。连接电极156是将第二晶体管M2的第一电极153与第三晶体管M3的栅极电极151电连接的电极。连接电极156经由第一接触孔CH1和第二接触孔CH2而将第一电极153与第三晶体管M3的栅极电极151电连接，其中第一接触孔CH1暴露出第二绝缘薄膜155的下侧，而第二接触孔CH2暴露出第一绝缘薄膜152和第二绝缘薄膜155的下侧。
从以上描述中可以看出，很明显，上部ESD电路ESDU和下部ESD电路ESDL的第一到第三晶体管M1-M3也是采用与子像素SP的薄膜晶体管相同的工艺制成的。
虽然以上描述是以其中ESD电路ESD可包括三个晶体管的示例给出的，但是ESD电路ESD也可以包括四个、五个或M个晶体管(M是大于5的整数)。为了更好地理解，以下将对ESD电路ESD的配置进行描述。
如图8所示，ESD电路ESD可以包括第一到第三晶体管M1-M3。第一晶体管M1的栅极电极和第一电极共同连接到与数据线DL相连的第一节点NET1，并且第一晶体管M1的第二电极连接到与第二晶体管M2的栅极电极以及第三晶体管M3的第一电极相连的第二节点NET2。第二晶体管M2的第一电极连接到第一节点NET1，第二晶体管M2的栅极电极连接到第二节点NET2，并且第二晶体管M2的第二电极连接到与公共电压线Vcom相连的第三节点NET3。第三晶体管M3的第一节点连接到第二节点NET2，并且第三晶体管M3的栅极电极和第二电极共同连接到第三节点NET3。
如果ESD电路ESD包括三个晶体管，则流过数据线DL的静电会由于导通的第二晶体管M2而通过路径“I_M2”传递，并且通过公共电压线Vcom放电。
如图9所示，ESD电路ESD可以包括第一到第四晶体管M1-M4。第一晶体管M1的栅极电极和第一电极共同连接到与数据线DL相连的第一节点NET1，并且第一晶体管M1的第二电极连接到与第二和第四晶体管M2和M4的栅极电极以及第三晶体管M3的第一电极相连的第二节点NET2。第二晶体管M2的第一电极连接到第一节点NET1，并且第二晶体管M2的栅极电极和第二电极共同连接到第二节点NET2。第三晶体管M3的第一电极连接到第二节点NET2，并且第三晶体管M3的栅极电极和第二电极共同连接到与公共电压线Vcom相连的第三节点NET3。第四晶体管M4的栅极电极和第一电极共同连接到第二节点NET2，并且第四晶体管M4的第二电极连接到第三节点NET3。
如果ESD电路ESD包括四个晶体管，则流过数据线DL的静电会由于导通的第一和第四晶体管M1和M4而通过路径“I_M4”传递，并且通过公共电压线Vcom放电。
如图10所示，ESD电路ESD可以包括第一到第五晶体管M1-M5。第一晶体管M1的栅极电极和第一电极共同连接到与数据线DL相连的第一节点NET1，并且第一晶体管M1的第二电极连接到与第三晶体管M3的栅极电极以及第四晶体管M4的第一电极相连的第二节点NET2。第二晶体管M2的第一电极连接到第一节点NET1，并且第二晶体管M2的栅极电极和第二电极共同连接到第三节点NET3。第三晶体管M3的栅极电极连接到第二节点NET2，并且第三晶体管M3的第一和第二电极分别连接到第三节点NET3和第二节点NET2。第四晶体管M4的第一电极连接到第二节点NET2，并且第四晶体管M4的栅极电极和第二电极共同连接到与公共电压线Vcom相连的第四节点NET4。第五晶体管M5的栅极电极和第一电极共同连接到第三节点NET3，并且第五晶体管M5的第二电极连接到与公共电压线Vcom相连的第四节点NET4。
如果ESD电路ESD包括五个晶体管，则流过数据线DL的静电会由于导通的第一、第三和第五晶体管M1、M3和M5而通过路径“I_M5”传递，并且通过公共电压线Vcom放电。
以下将会描述本发明第一例示实施例所做的变型例。
图11(a)和11(b)是示出本发明第一实施例及其变型例的视图。
图11(a)描绘的是根据本发明第一例示实施例的结构。如图11(a)所示，对于上部子像素群组SPUG和下部子像素群组SPLG的每一个，开口区域OPN和晶体管区域TFTA是相对于显示区域AA的中心部分CA以镜像方式布置的。
图11(b)描绘的是根据本发明第一例示实施例的变型例的结构。如图11(b)所示，对于上部子像素群组SPUG和下部子像素群组SPLG的每一个，只有开口区域OPN是相对于显示区域AA的中心部分CA以镜像方式布置的。换言之，晶体管区域TFTA未必需要以镜像方式布置。
依照这些附图，上部子像素群组SPUG中包含的子像素SP是沿着反向来设置方向的，以使开口区域OPN面对显示区域AA的中心部分CA。因而，对于上部子像素群组SPUG中包含的子像素来说，晶体管区域TFTA处于开口区域OPN的上方。
另一方面，包含在下部子像素群组SPLG中的子像素SP是沿着正向来设置方向的，以使开口区域OPN面对显示区域AA的中心部分CA。因而，对于包含在下部子像素群组SPLG中的子像素来说，开口区域OPEN位于晶体管区域TFTA的上方。
附带地，在上部子像素群组SPUG的子像素SP中包含的薄膜晶体管TFT被布置成与一侧(图中的左侧)邻近，而在下部子像素群组SPLG的子像素SP中包含的薄膜晶体管TFT被布置成与另一侧(图中的右侧)邻近。也就是说，在上部子像素群组SPUG的子像素SP中包含的薄膜晶体管TFT以及在下部子像素群组SPLG的子像素SP中包含的薄膜晶体管TFT具有不同的设置方向。因而，上部数据线DLU以及与之相邻的公共电压线Vcom与下部数据线DLL以及与之相邻的公共电压线Vcom具有不同的设置方向。
上部子像素群组SPUG和下部子像素群组SPLG的子像素可划分成两部分：相对于显示区域的中心部分的上部和下部，并且以不同的结构布置。然而，这些结构仅仅是示例，只要ESD电路ESD在显示区域的中心部分被黑矩阵遮挡，则可以采用各种形式来修改不与中心部分相邻的子像素的布置结构。
<第二例示实施例>
图12是根据本发明第二例示实施例的图3中的中心部分的放大视图。图13是图12的ESD电路的放大视图。图14是沿着图13中的区域B1-B2获取的截面图。
如在第一例示实施例中参考图3描述的那样，本发明第二例示实施例中的上部数据线DLU和下部数据线DLL同样被设计成具有“数据线输出浮置”结构，其中上部数据线DLU和下部数据线DLL是电气分离的，并且相对于显示面板150的中心部分CA而处于浮置。上部数据线DLU和下部数据线DLL在垂直方向(y)上被划分和布置，由此位于子像素SP之间。
在显示面板150中的与上部数据线DLU和下部数据线DLL之间的间隔相对应的中心部分CA中形成静电放电电路ESD(以下将其缩写成ESD电路)。ESD电路ESD形成一条有助于在上部数据线DLU和下部数据线DLL的末端(与中心部分相对应)处对显示面板进行放电或静电放电的静电路径。ESD电路ESD是沿着水平方向(x)而在上部数据线DLU和下部数据线DLL的末端(与中心部分相对应)处布置的。
由于上部数据线DLU和下部数据线DLL由此分离开，因此，与显示面板150的上部数据线DLU相连的子像素被定义成上部子像素群组SPUG，而与下部数据线DLL相连的子像素被定义成下部子像素群组SPLG。
以下将对本发明的第二例示实施例进行详细描述。应该注意的是，以下的描述是以其中使用有机发光显示面板作为显示面板150的示例给出的。
如图12所示，对于上部子像素群组SPUG和下部子像素群组SPLG的每一个，相对于显示区域AA的中心部分CA以镜像方式布置开口区域OPN和晶体管区域TFTA。
换句话说，包含在上部子像素群组SPUG中的子像素或是包含在下部子像素群组SPLG中的子像素会被倒置，以使开口区域OPN面对显示区域AA的中心部分CA。上部子像素群组SPUG中包含的子像素或是下部子像素群组SPLG中包含的子像素是以镜像方式横向倒置的。
根据附图，包含在上部子像素群组SPUG中的子像素SP是沿着正向来设置方向的，以使开口区域OPN面对显示区域AA的中心部分CA。因而，对于上部子像素群组SPUG中包含的子像素来说，开口区域OPN位于晶体管区域TFTA的上方。
另一方面，包含在下部子像素群组SPLG中的子像素SP是沿着反向来设置方向的，以使开口区域OPN面对显示区域AA的中心部分CA。因而，对于下部子像素群组SPLG中包含的子像素来说，晶体管区域TFTA位于开口区域OPN的上方。
在以上描述中，开口区域OPN对应于发光区域，晶体管区域对应于不发光区域。在开口区域OPN中包含有机发光二极管OLED，其中每一个有机发光二极管OLED包括阳极、有机发光层以及阴极，而在晶体管区域TFTA中包含薄膜晶体管TFT等等。
与发光区域不同，不发光区域是一个不发光的区域。通常，有机发光显示面板使用从开口区域OPN中的有机发光二极管发出的光，而不是像液晶显示面板那样使用从背光单元发出的光。因而，有机发光显示面板不需要黑矩阵这种用于遮挡不发光区域的结构。然而，有机发光显示面板必须被设计成不会增加与不发光区域相对应的晶体管区域TFTA。
如上所述，如果子像素SP是相对于显示区域AA的中心部分CA以镜像方式布置的，那么可以在显示区域AA的中心部分CA中布置和形成ESD电路ESD，同时避免增加与不发光区域相对应的晶体管区域TFTA。也就是说，通过以上述方式来布置子像素SP，即使是其中上部数据线DLU和下部数据线DDL电气分离且相对于显示面板150的中心部分CA而处于浮置的“数据线输出浮置”结构，也可以很容易地形成ESD电路ESD，。
上部子像素群组SPUG和下部子像素群组SPLG的子像素可划分成两部分：相对于显示区域的中心部分的上部和下部，并且以不同的结构布置。然而，这些结构仅仅是示例，只要能在避免增加与不发光区域相对应的晶体管区域TFTA的同时布置ESD电路ESD，则可以采用多种形式来修改子像素的布置结构。
如图13所示，ESD电路ESD包括上部ESD电路ESDU和下部ESD电路ESDL。上部ESD电路ESDU形成一条有助于对上部子像素群组SPUG中包含的子像素SP进行放电或静电放电的静电路径，而下部ESD电路ESDL形成一条有助于对下部子像素群组SPLG中包含的子像素SP进行放电或静电放电的静电路径。
上部ESD电路ESDU和下部ESD电路ESDL中的每一个都包括第一到第三晶体管M1-M3。上部ESD电路ESDU和下部ESD电路ESDL中的第一到第三晶体管M1-M3被配置成具有分离的区域。上部ESD电路ESDU和下部ESD电路ESDL形成一条有助于通过与第一到第三晶体管M1-M3相连的公共电压线Vcom来对子像素SP进行放电或静电放电的静电路径。
上部ESD电路ESDU电连接到与上部子像素群组SPUG中的子像素SP相连的上部数据线DLU以及公共电压线Vcom。上部ESD电路ESDU通过公共电压线Vcom而将在上部数据线DLU中形成的电荷或静电释放或放电。下部ESD电路ESDL电连接到与下部子像素群组SPLG的子像素SP相连的下部数据线DLL以及公共电压线Vcom。下部ESD电路ESDL通过公共电压线Vcom而将在下部数据线DLL中形成的电荷或静电释放或放电。
上部ESD电路ESD和下部ESD电路ESDL的第一到第三晶体管M1-M3可以采用与子像素SP中的薄膜晶体管相同的工艺制成。为了更好地理解，以下将会参考其中上部ESD电路ESDU中的第二晶体管M2和第三晶体管M3电连接的区域的截面来对此进行描述。
如图14所示，在由显示区域的中心部分限定的下基板150上形成第三晶体管M3的栅极电极151。在第三晶体管M3的栅极电极151上形成第一绝缘膜152。
在第一绝缘膜152的一侧(图中的左侧)形成充当第二晶体管M2的源极或漏极电极的第一电极153。而在第一绝缘膜152的另一侧(图中的右侧)形成第三晶体管M3的半导体层154。在第一电极153和第三晶体管M3的半导体层154上形成第二绝缘膜155。
在第二绝缘膜155上形成连接电极156。连接电极156是将第二晶体管M2的第一电极153与第三晶体管M3的栅极电极151电连接的电极。连接电极156经由第一接触孔CH1和第二接触孔CH2而将第一电极153和第三晶体管M3的栅极电极151电连接，其中第一接触孔CH1暴露出第二绝缘膜155的下侧，第二接触孔CH2暴露出第一绝缘膜152和第二绝缘膜155的下侧。
从以上描述中可以看出，很明显，上部ESD电路ESDU和下部ESD电路ESDL的第一到第三晶体管M1-M3也是采用与子像素SP中的薄膜晶体管相同的工艺制成的。
虽然以上描述是以其中ESD电路ESD包括三个晶体管的示例给出的，但是ESD电路ESD也可以包括四个、五个或M个晶体管(M是大于5的整数)。为了更好地理解，以下将对ESD电路ESD的配置进行描述。
图15-17是示出了ESD电路的配置的视图。
如图15所示，ESD电路ESD可以包括第一到第三晶体管M1-M3。第一晶体管M1的栅极电极和第一电极共同连接到与数据线DL相连的第一节点NET1，并且第一晶体管M1的第二电极连接到与第二晶体管M2的栅极电极以及第三晶体管M3的第一电极相连的第二节点NET2。第二晶体管M2的第一电极连接到第一节点NET1，第二晶体管M2的栅极电极连接到第二节点NET2，并且第二晶体管M2的第二电极连接到与接地线VSS相连的第三电极NET3。第三晶体管M3的第一电极与第二节点NET2相连，并且第三晶体管M3的栅极电极和第二电极共同连接到第三节点NET3。
如果ESD电路ESD包括三个晶体管，则流过数据线DL的静电会由于导通的第二晶体管M2而通过路径“I_M2”传递，并且通过接地线VSS放电。
如图16所示，ESD电路ESD可以包括第一到第四晶体管M1-M4。第一晶体管M1的栅极电极和第一电极共同连接到与数据线DL相连的第一节点NET1，并且第一晶体管M1的第二电极连接到与第二和第四晶体管M2和M4的栅极电极以及第三晶体管M3的第一电极相连的第二节点NET2。第二晶体管M2的第一电极连接到第一节点NET1，并且第二晶体管M2的栅极电极和第二电极共同连接到第二节点NET2。第三晶体管M3的第一电极连接到第二节点NET2，并且第三晶体管M3的栅极电极和第二电极共同连接到与接地线VSS相连的第三节点NET3。第四晶体管M4的栅极电极和第一电极共同连接到第二节点NET2，并且第四晶体管M4的第二电极连接到第三节点NET3。
如果ESD电路ESD包括四个晶体管，则流过数据线DL的静电会由于导通的第一和第四晶体管M1和M4而通过路径I_M4传递，并且通过接地线VSS放电。
如图17所示，ESD电路ESD可以包括第一到第五晶体管M1-M5。第一晶体管M1的栅极电极和第一电极共同连接到与数据线DL相连的第一节点NET1，并且第一晶体管M1的第二电极连接到与第三晶体管M3的栅极电极以及第四晶体管M4的第一电极相连的第二节点NET2。第二晶体管M2的第一电极连接到第一节点NET1，并且第二晶体管M2的栅极电极和第二电极共同连接到第三节点NET3。第三晶体管M3的栅极电极连接到第二节点NET2，并且第三晶体管M3的第一和第二电极分别连接到第三节点NET3和第二节点NET2。第四晶体管M4的第一电极连接到第二节点NET2，并且第四晶体管M4的栅极电极和第二电极共同连接到与接地线VSS相连的第四节点NET4。第五晶体管M5的栅极电极和第一电极共同连接到第三节点NET3，并且第五晶体管M5的第二电极连接到与接地线VSS相连的第四节点NET4。
如果ESD电路包括五个晶体管，则流过数据线DL的静电会由于导通的第一、第三和第五晶体管M1、M3和M5而通过路径“I_M5”传递，并且通过接地线VSS放电。
到目前为止，在这里已经以液晶显示面板和有机发光显示面板为例对本发明进行了描述，其中所述面板被设计成具有其中上部和下部数据线电气分离且相对于显示面板的中心部分而处于浮置的“数据线输出浮置”结构。然而，本发明并不局限于这些示例，而是适用于包括电泳显示面板在内的不同类型的显示面板。虽然已经针对分别通过公共电压线和接地线对静电等等进行放电来描述本发明的第一和第二例示实施例，但其同样可被设计成通过其他线路来对静电等等进行放电。
从上文中可以看出，本发明具有以下优点：通过在具有垂直分离结构的显示面板的中心部分***ESD电路，改善了显示面板的放电效果，并降低了显示设备对静电的敏感度。

Claims (10)

1.一种显示设备，包括：
显示面板；
在所述显示面板的显示区域中形成的子像素；
相对于所述显示区域的中心部分而分离的上部和下部数据线；以及
静电放电电路，所述静电放电电路在所述显示区域的中心部分中形成，并且分别连接到所述上部和下部数据线的末端。
2.根据权利要求1所述的显示设备，其中所述子像素包括：
上部子像素群组，位于所述显示区域的中心部分的上方，并且连接到所述上部数据线；以及
下部子像素群组，位于所述显示区域的中心部分的下方，并且连接到所述下部数据线。
3.根据权利要求2所述的显示设备，其中所述上部子像素群组和下部子像素群组是相对于所述显示区域的中心部分以镜像方式布置的。
4.根据权利要求2所述的显示设备，其中所述显示面板是液晶显示面板，并且所述上部和下部子像素群组的子像素被布置为使得发光开口区域面对所述显示区域的中心部分。
5.根据权利要求4所述的显示设备，其中在所述上部和下部子像素群组中包含的子像素的薄膜晶体管是沿着一侧并排布置的。
6.根据权利要求4所述的显示设备，其中在所述上部子像素群组中包含的子像素的薄膜晶体管是沿着一侧并排布置的，而在所述下部子像素群组中包含的子像素的薄膜晶体管是沿着另一侧并排布置的。
7.根据权利要求4所述的显示设备，其中所述静电放电电路包括：
在所述上部数据线的末端与公共电压线之间连接的上部放电电路；以及
在所述下部数据线的末端与所述公共电压线之间连接的下部放电电路。
8.根据权利要求4所述的显示设备，其中所述静电放电电路被黑矩阵遮挡，所述黑矩阵用于防止所述液晶显示面板漏光。
9.根据权利要求2所述的显示设备，其中所述显示面板是有机发光显示面板，并且所述上部和下部子像素群组中的像素被布置成使得发光开口区域面对所述显示区域的中心部分。
10.根据权利要求9所述的显示设备，其中所述静电放电电路包括：
在所述上部数据线与公共电压线之间连接的上部静电放电电路；以及
在所述下部数据线与公共电压线之间连接的下部静电放电电路。
CN201410509403.9A 2013-10-01 2014-09-28 显示设备 Active CN104517563B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0117374 2013-10-01
KR1020130117374A KR102089326B1 (ko) 2013-10-01 2013-10-01 표시장치

Publications (2)

Publication Number Publication Date
CN104517563A CN104517563A (zh) 2015-04-15
CN104517563B true CN104517563B (zh) 2017-11-17

Family

ID=52739821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410509403.9A Active CN104517563B (zh) 2013-10-01 2014-09-28 显示设备

Country Status (3)

Country Link
US (1) US9626901B2 (zh)
KR (1) KR102089326B1 (zh)
CN (1) CN104517563B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102329809B1 (ko) * 2014-10-08 2021-11-22 삼성디스플레이 주식회사 유기 발광 표시 장치
US10957755B2 (en) * 2016-11-15 2021-03-23 Lg Display Co., Ltd. Display panel having a gate driving circuit arranged distributively in a display region of the display panel and organic light-emitting diode display device using the same
CN108735158B (zh) * 2017-04-25 2022-02-11 昆山国显光电有限公司 一种图像展示方法、装置及电子设备
CN110310950A (zh) * 2018-03-27 2019-10-08 三星电子株式会社 显示模块和显示面板
TWI669816B (zh) * 2018-04-18 2019-08-21 友達光電股份有限公司 拼接用顯示面板及其製造方法
CN108732839B (zh) * 2018-05-30 2021-09-24 南京京东方显示技术有限公司 静电防护电路、静电防护模块以及液晶显示装置
CN109920935B (zh) * 2019-03-18 2021-08-10 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN110782839B (zh) * 2019-11-13 2021-03-23 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
US11616052B2 (en) * 2020-04-23 2023-03-28 Innolux Corporation Method for manufacturing electronic device with ESD protection unit
KR20220026172A (ko) * 2020-08-25 2022-03-04 엘지디스플레이 주식회사 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1363921A (zh) * 2000-12-30 2002-08-14 Lg.菲利浦Lcd株式会社 液晶显示器
CN101000753A (zh) * 2007-01-10 2007-07-18 友达光电股份有限公司 具有静电防护的数据传输电路及液晶显示器
KR20120048283A (ko) * 2010-11-05 2012-05-15 엘지디스플레이 주식회사 유기전계발광표시장치
CN103208250A (zh) * 2013-03-26 2013-07-17 京东方科技集团股份有限公司 一种驱动电路、驱动方法及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100312760B1 (ko) * 1999-02-24 2001-11-03 윤종용 액정 표시 패널과 액정 표시 장치 및 그의 구동 방법
US7297979B2 (en) 2003-12-18 2007-11-20 Samsung Electronics Co., Ltd. Thin film transistor array panel for a display
KR100945354B1 (ko) 2004-06-29 2010-03-08 엘지디스플레이 주식회사 화소영역외곽부에 블랙매트릭스가 형성된 ｃｏｔ구조액정표시장치
KR20070119344A (ko) * 2006-06-15 2007-12-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
KR102462239B1 (ko) 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101255289B1 (ko) * 2009-12-31 2013-04-15 엘지디스플레이 주식회사 액정표시장치
US8471468B2 (en) * 2010-01-11 2013-06-25 Lg Electronics Inc. Plasma display panel and multi plasma display panel
JP5685923B2 (ja) 2010-12-20 2015-03-18 大日本印刷株式会社 トランジスタアレイの連結方法
KR102060788B1 (ko) * 2012-12-31 2019-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1363921A (zh) * 2000-12-30 2002-08-14 Lg.菲利浦Lcd株式会社 液晶显示器
CN101000753A (zh) * 2007-01-10 2007-07-18 友达光电股份有限公司 具有静电防护的数据传输电路及液晶显示器
KR20120048283A (ko) * 2010-11-05 2012-05-15 엘지디스플레이 주식회사 유기전계발광표시장치
CN103208250A (zh) * 2013-03-26 2013-07-17 京东方科技集团股份有限公司 一种驱动电路、驱动方法及显示装置

Also Published As

Publication number Publication date
US9626901B2 (en) 2017-04-18
CN104517563A (zh) 2015-04-15
KR20150039253A (ko) 2015-04-10
US20150092128A1 (en) 2015-04-02
KR102089326B1 (ko) 2020-03-17

Similar Documents

Publication Publication Date Title
CN104517563B (zh) 显示设备
CN103869564B (zh) 液晶显示设备
KR102505899B1 (ko) 표시장치와 이의 제조방법
CN105321474B (zh) 有机发光二极管显示装置
CN105304015B (zh) 有机发光二极管显示装置
CN101566771B (zh) 显示装置及其制造方法
CN106165005B (zh) 有源矩阵基板和显示装置
CN205405027U (zh) 显示装置
CN101706637B (zh) 高显示质量的画素电极结构
US8786814B2 (en) Liquid crystal display apparatus
CN108074532A (zh) 显示面板以及使用显示面板的有机发光二极管显示装置
CN104536632A (zh) 一种内嵌式触摸屏及显示装置
CN103854568B (zh) 具有窄边框的平板显示板
CN106847200A (zh) 显示装置及其驱动方法
CN110349524A (zh) 显示装置
CN106293195B (zh) 具有触摸传感器的显示装置
CN106486045B (zh) 包括具有桥接图案的显示面板的显示装置
CN104777950B (zh) 触控屏幕与相关触控感测控制电路
CN101592810A (zh) 液晶显示设备
CN109521609A (zh) 阵列基板、显示面板和显示装置
CN106405909A (zh) 柔性显示装置、柔性显示面板及其驱动方法
CN106847148A (zh) 显示装置
CN109062428A (zh) 驱动器集成电路及包括该驱动器集成电路的显示设备
CN103107183A (zh) 面板内栅极型有机发光二极管显示装置的阵列基板
CN106486058A (zh) 显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant