CN104513632A - 各向异性导电膜和使用其的半导体装置 - Google Patents

各向异性导电膜和使用其的半导体装置 Download PDF

Info

Publication number
CN104513632A
CN104513632A CN201410521172.3A CN201410521172A CN104513632A CN 104513632 A CN104513632 A CN 104513632A CN 201410521172 A CN201410521172 A CN 201410521172A CN 104513632 A CN104513632 A CN 104513632A
Authority
CN
China
Prior art keywords
conductive film
anisotropic conductive
weight
layer
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410521172.3A
Other languages
English (en)
Other versions
CN104513632B (zh
Inventor
申颍株
姜炅求
金智软
朴憬修
申遇汀
郑光珍
黄慈英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guo Dujianduansucai
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN104513632A publication Critical patent/CN104513632A/zh
Application granted granted Critical
Publication of CN104513632B publication Critical patent/CN104513632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Non-Insulated Conductors (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种各向异性导电膜和一种使用所述各向异性导电膜的半导体装置。所述各向异性导电膜具有三层结构，包含第一绝缘层、导电层和第二绝缘层，所述三层以此顺序依序堆叠。所述各向异性导电膜可通过调整所述各别层的流动性使得终端之间的空间可由所述绝缘层充分填充且可抑制导电粒子向所述空间中流出来防止终端之间短路并具有提高的连接可靠性。

Description

各向异性导电膜和使用其的半导体装置
技术领域
本发明涉及一种各向异性导电膜和一种使用所述各向异性导电膜的半导体装置。
背景技术
一般来说，各向异性导电膜(anisotropic conductive film，ACF)是指通过将导电粒子分散于例如环氧树脂等树脂中所制备的膜形胶粘剂。各向异性导电膜为具有电各向异性和胶粘性的聚合物层，并展现在膜厚度方向的导电特性以及在其表面方向的绝缘特性。
当将各向异性导电膜置于电路板之间并在特定条件下进行加热和压缩时，电路板的电路终端通过导电粒子彼此电连接，且绝缘层填充相邻电路终端之间的空间，从而将导电粒子彼此隔离，由此在电路终端之间提供高度绝缘。
为了满足现有技术中近来在集成电路(integrated circuit，IC)中细节距和减小凸点面积的趋势，日益需要减小各向异性导电膜中导电粒子的平均粒径(particle size)或增加导电粒子的量来提高导电性。但是，减小导电粒子的平均粒径可能由于导电粒子的二次聚集而引起图案之间不稳定的连接或短路，且增加导电粒子的量可能引起图案之间短路。
因此，尽管已做出一些尝试来通过用绝缘层涂布导电粒子表面或通过在多个层中形成各向异性导电膜来抑制导电粒子向空间中流出(日本专利公开案第2000-178511号)，但由于各个层之间的低熔融粘度差异，所以存在凸点上的导电粒子捕获率低的问题。此外，当形成具有极低流动性的导电层来防止连接电阻增加和由导电粒子流出引起的短路时，由于与衬底的胶粘力减小，故预压缩的可加工性存在退化的问题。
发明内容
本发明的一个目的为提供一种各向异性导电膜，其展现适合的绝缘特性和导电性，并具有提高的连接可靠性。
具体来说，本发明旨在提供一种各向异性导电膜，其可通过调整导电层和绝缘层的流动性来提高导电粒子捕获率，从而确保适合的绝缘特性和导电性并具有提高的连接可靠性。
本发明的另一目的为提供一种半导体装置，其由具有改良的绝缘特性、导电性和连接可靠性的各向异性导电膜连接，并可在高温和高湿度条件下长期使用。
根据本发明的一个方面，提供一种各向异性导电膜，其包含一层一层往上依序堆叠的第一绝缘层、导电层和第二绝缘层，其中如在将玻璃衬底分别置于各向异性导电膜的上侧与下侧上且接着在110℃到200℃(各向异性导电膜的检测温度)下在1兆帕到7兆帕(每一样品单位面积)负载下压缩3秒到7秒后所测量且由等式1所计算，所述导电层在其宽度方向具有20％或小于20％的扩展长度增加比率，且所述第二绝缘层在其宽度方向具有50％或大于50％的扩展长度增加比率。
[等式1]
扩展长度增加比率(％)＝[(压缩后宽度方向的相应层长度-压缩前宽度方向的相应层长度)/压缩前宽度方向的相应层长度]×100
根据本发明的另一方面，提供一种各向异性导电膜，其包含一层一层往上依序堆叠的第一绝缘层、导电层和第二绝缘层，其中所述第二绝缘层的扩展长度比所述导电层的扩展长度的比率在3到50范围内。此处，所述导电层和所述第二绝缘层各自的扩展长度是在将玻璃衬底分别置于各向异性导电膜的上侧与下侧上且接着在110℃到200℃(各向异性导电膜的检测温度)下在1兆帕到7兆帕(每一样品单位面积)的负载下压缩3到7秒后测量。
根据本发明的另一方面，提供一种由根据本发明的实施例的各向异性导电膜连接的半导体装置。
根据本发明，半导体装置中所包含的各向异性导电膜展现适合的绝缘特性和导电性，由此提高固化后的连接可靠性。
此外，具体来说，本发明提供一种各向异性导电膜和一种使用所述各向异性导电膜的半导体装置，其可通过调整导电层和绝缘层的流动性来基于导电层的低流动性提高导电粒子捕获率而不增加导电粒子的量，来确保适合的绝缘特性和导电性并具有提高的连接可靠性。
附图说明
图1为根据本发明的一个实施例的各向异性导电膜10的截面图。
图2为根据本发明的一个实施例的半导体装置的截面图，其包含经各向异性导电膜10彼此连接且分别包含第一电极70和第二电极80的第一连接部件50和第二连接部件60。此处，当各向异性导电膜10置于具有第一电极70的第一连接部件50与具有第二电极80的第二连接部件60之间且压缩时，第一电极70和第二电极80通过导电粒子40彼此电连接。
图式元件符号清单
1：第一绝缘层
2：导电层
3：第二绝缘层
10：各向异性导电膜
40：导电粒子
50：第一连接部件
60：第二连接部件
70：第一电极
80：第二电极
具体实施方式
在下文中将详细描述本发明的实施例。为清楚起见，将省略所属领域的技术人员显而易知的细节描述。
图1为根据本发明的一个实施例的具有三层结构的各向异性导电膜10的截面图。
根据本发明的一个方面，各向异性导电膜10包含含有导电粒子40的导电层2、在导电层2的一侧上堆叠的第一绝缘层1和在导电层2的另一侧上堆叠的第二绝缘层3。
具体来说，各向异性导电膜10具有多层结构，所述多层结构包含导电层2和绝缘层1、绝缘层3。在各向异性导电膜中，导电层2包含用于电连接的导电粒子40，且在导电粒子40的上侧和下侧分别形成不包含导电粒子40的绝缘层1、绝缘层3，由此赋予各向异性导电膜10绝缘特性而不阻碍在压缩各向异性导电膜过程中导电粒子40的压缩。
此处，术语“堆叠”意指某一层在另一层的一侧上形成，且可与例如“涂布”或“层压”等其它术语一起可互换地使用。
此外，当形成如现有技术中典型双层结构的各向异性导电膜时，形成硬的导电膜以降低导电层的流动性，由此使得难以在预压缩时实现胶粘强度，或形成单层结构的绝缘层，由此使得难以在终端之间实现绝缘层充分填充。相反，具有根据本发明的第一绝缘层的各向异性导电膜克服了双层结构的此类问题。
第一绝缘层1可具有2微米或小于2微米的厚度，且导电层2可具有2微米到10微米的厚度。第二绝缘层3可具有6微米到18微米的厚度。
具体来说，第一绝缘层1可具有1微米或小于1微米的厚度；导电层2可具有2微米到8微米的厚度；且第二绝缘层3可具有8微米到16微米的厚度。
当第一绝缘层1具有2微米或小于2微米的厚度时，具体来说，当第一绝缘层具有在大于0微米到2微米范围内的足够薄的厚度时，各向异性导电膜可通过减少分离进一步提高连接可靠性，使预压缩容易并可确保与衬底的粘附。
在一个实施例中，第一绝缘层、导电层和第二绝缘层以所述顺序依序堆叠，且导电层在其宽度方向具有20％或小于20％的扩展长度增加比率，且第二绝缘层在其宽度方向具有50％或大于50％的扩展长度增加比率。此处，导电层和第二绝缘层各自的扩展长度是在将玻璃衬底分别置于各向异性导电膜的上侧与下侧上且接着在110℃到200℃(各向异性导电膜的检测温度)下在1兆帕到7兆帕(每一样品单位面积)的负载下压缩3到7秒后测量，且增加比率根据等式1计算。
根据一个实施例，第二绝缘层3为无导电粒子的层，其与第一连接部件50或第一电极70连接。
通过压力机向第一连接部件50施加温度和压力将第二绝缘层预压缩或压缩。
此时，在第二绝缘层具有50％或大于50％的扩展长度增加比率的情形下，导电粒子捕获率可增加而不短路。
具体来说，导电层具有0.1％到20％的扩展长度增加比率，且第二绝缘层具有50％到200％的扩展长度增加比率。更具体来说，导电层具有1％到20％的扩展长度增加比率，且第二绝缘层具有50％到100％的扩展长度增加比率。
[等式1]
扩展长度增加比率(％)＝[(压缩后宽度方向的相应层长度-压缩前宽度方向的相应层长度)/压缩前宽度方向的相应层长度]×100
第二绝缘层的厚度可比第一绝缘层的厚度厚。
具体来说，第一绝缘层可具有2微米或小于2微米的厚度，且不包括导电粒子。
导电层含有导电粒子。
第二绝缘层可具有6微米到18微米的厚度且不包括导电粒子。
具体来说，压缩可在140℃到160℃下在1兆帕到5兆帕负载下进行4到6秒。
当压缩各向异性导电膜时，置于终端上的导电粒子受到压缩，且在压缩过程中施加至导电粒子的热和压力使各层中的组分流动，从而根据各层的流动性产生层扩展差异。
因此，当在根据此实施例的条件下进行压缩时，各别层根据其流动性展现不同扩展。上述范围内的扩展长度增加比率意指导电层可具有极低流动性。
在上述范围内，绝缘层具有高流动性，从而减少导电粒子流出和由此引起的短路，同时使终端之间的空间由绝缘层充分填充，从而确保高绝缘特性。
举例来说，可如下测量扩展长度增加比率。首先，制备一个尺寸为2毫米×20毫米(宽度×长度)的样品。接着，将玻璃衬底分别置于各向异性导电膜的上侧和下侧上，随后在150℃(参考各向异性导电膜的检测温度)下在3兆帕(每一样品单位面积)负载下压缩5秒。接着，在压缩前和在可将玻璃衬底分别置于各向异性导电膜的上侧与下侧上且接着压缩后测量各层在相应层宽度方向的长度。接着，相应层的增加长度可根据等式1表示为扩展长度增加比率。
在根据一个实施例的各向异性导电膜中，各向异性导电膜包含一层一层往上依序堆叠的第一绝缘层、导电层和第二绝缘层，其中如在可将玻璃衬底分别置于各向异性导电膜的上侧与下侧上且接着在110℃到200℃下在1兆帕到7兆帕(每一样品单位面积)负载下压缩3秒到7秒后所测量，第二绝缘层的扩展长度比导电层的扩展长度的比率在3到50范围内。
具体来说，第二绝缘层扩展长度比导电层扩展长度的比率可在4到30的范围内，更具体来说在4到20的范围内。
因为较高的第二绝缘层扩展长度比导电层扩展长度的比率(第二绝缘层/导电层)表示这些层之间的流动性差异大，所以较低导电层流动性和较高第二绝缘层流动性将提供较高的第二绝缘层扩展长度比导电层扩展长度的比率。
如上文所描述，对导电层和第二绝缘层的流动性进行不同程度调整，使得导电层具有低流动性，从而可增加导电粒子捕获率来防止短路而不增加导电粒子的量。
在一个实施例中，第二绝缘层的厚度可比第一绝缘层的厚度厚。
在所述实施例中，第一绝缘层可具有2微米或小于2微米的厚度，且第二绝缘层可具有6微米到18微米的厚度。
在上述范围内，绝缘层具有高流动性并容易填充电路终端之间的空间，从而确保充分导电性和绝缘特性。
此外，当在上述范围内固化时，各向异性导电膜可提高连接可靠性。
举例来说，可如下测量第二绝缘层扩展长度比导电层扩展长度的比率。首先，制备一个尺寸为2毫米×20毫米(宽度×长度)的样品。接着，将玻璃衬底分别置于各向异性导电膜的上侧和下侧上，随后在150℃(参考各向异性导电膜的检测温度)下在3兆帕(每一样品单位面积)负载下压缩5秒。接着，在这些条件下压缩后测量各层的宽度方向长度，以计算第二绝缘层扩展长度比导电层扩展长度的比率。
此外，根据此实施例的各向异性导电膜允许容易地捕获导电粒子。为此，如基于在可将各向异性导电膜置于包括第一电极与包括第二电极的薄膜上芯片(Chip On Film，COF)、驱动电路(Driver-IC)或电路芯片(IC chip)的玻璃上且接着在110℃到190℃下在50兆帕到90兆帕负载下1秒到7秒的条件下主要压缩后的测量结果通过以下等式2计算，各向异性导电膜的粒子捕获率为30％到60％，具体来说40％到60％。
[等式2]
粒子捕获率＝(主要压缩后连接部分每一单位面积(平方毫米)导电粒子数/预压缩前各向异性导电膜每一单位面积(平方毫米)导电粒子数)×100
在所述范围内，足够量的导电粒子置于终端上，从而减少导电粒子向空间流出，由此提高导电率，同时防止终端之间短路。
如本文所用，粒子捕获率为主要压缩前和主要压缩后置于终端上的导电粒子数的百分比值，并可例如如下测量：使用冶金显微镜测量预压缩前置于终端上的导电粒子数(压缩前的粒子数)和在150℃、70兆帕和5秒条件下主要压缩后置于终端上的导电粒子数(压缩后的粒子数)，随后根据等式2计算粒子捕获率。
举例来说，预压缩可在50℃到90℃下在1.0兆帕到5.0兆帕负载下进行1秒到5秒。在这些条件下预压缩且在110℃到190℃下在50兆帕到90兆帕负载下1秒到7秒的条件下主要压缩后，不仅测量粒子捕获率，而且还测量下文所述实例和比较实例中制备的各向异性导电膜的其它物理特性。
更具体来说，可在60℃到80℃下在1.0兆帕到3.0兆帕负载下1秒到3秒的条件下进行预压缩。
主要压缩可在120℃到180℃下在60兆帕到80兆帕负载下37秒的条件下进行，更具体来说在140℃到160℃下在65兆帕到75兆帕负载下4-6秒的条件下进行。
此外，根据此实施例，如在可将各向异性导电膜置于包括第一电极与包括第二电极的薄膜上芯片、驱动电路或电路芯片的玻璃上且接着在110℃到190℃下在50MPa到90MPa负载下1秒到7秒的条件下主要压缩后所测量，各向异性导电膜可具有4欧姆或小于4欧姆的连接电阻。
具体来说，各向异性导电膜可具有3欧姆或小于3欧姆的连接电阻，更具体来说2欧姆或小于2欧姆的初始连接电阻。
在所述连接电阻范围内，各向异性导电膜可防止细节距电极的信号干扰。
举例来说，各向异性导电膜的初始连接电阻可通过(但不限于)以下方法测量。可将各向异性导电膜置于包括第一电极与包括第二电极的薄膜上芯片、驱动电路或电路芯片的玻璃上且接着在150℃、5秒和70兆帕的主要条件下制备10个样本。接着，通过4探针测量法测量各样本的连接电阻，并计算连接电阻的平均值。
此外，如在可将根据此实施例的各向异性导电膜置于包括第一电极与包括第二电极的薄膜上芯片、驱动电路或电路芯片的玻璃上且接着各向异性导电膜进行主要压缩且置于85℃和85％RH下500小时后所测量，所述各向异性导电膜可具有10欧姆或小于10欧姆的可靠性测试后连接电阻。具体来说，各向异性导电膜可具有7欧姆或小于7欧姆的可靠性测试后连接电阻，更具体来说5欧姆或小于5欧姆，例如3欧姆或小于3欧姆。
在所述范围内，各向异性导电膜在高温和高湿度条件下可维持低连接电阻，从而提高连接可靠性，可稳定地维持连接可靠性，从而提高储存稳定性。
此外，由根据此实施例的具有提高的耐热性和耐湿性的各向异性导电膜连接的半导体装置可在高温和高湿度条件下长期使用。
举例来说，在可靠性测试后各向异性导电膜的连接电阻可通过(但不限于)以下方法测量。各向异性导电膜在连接电阻测量条件下预压缩和主要压缩，且置于85℃和85％RH下500小时，进行高温/高湿度可靠性测试。接着，测量各样本的连接电阻，并计算连接电阻的平均值。
下文中，将详细描述根据本发明的一个实施例的各向异性导电膜的各层。根据所述实施例的各向异性导电膜的各层可包含粘合剂树脂、环氧树脂和固化剂，其中导电层可另外包含无机粒子和导电粒子。
将详细描述各别层中通常包含的粘合剂树脂、环氧树脂和固化剂。
粘合剂树脂
在本发明的实施例中，可使用(但不限于)所属领域中通常使用的任何粘合剂树脂。
粘合剂树脂的实例可包含聚酰亚胺树脂、聚酰胺树脂、苯氧基树脂、聚甲基丙烯酸酯树脂、聚丙烯酸酯树脂、聚氨基甲酸酯树脂、改性聚氨基甲酸酯丙烯酸酯树脂、聚酯树脂、聚酯氨基甲酸酯树脂、聚乙烯醇缩丁醛树脂、苯乙烯-丁烯-苯乙烯(styrene-butylene-styrene，SBS)树脂和其环氧化变体、苯乙烯-乙烯-丁烯-苯乙烯(styrene-ethylene-butylene-styrene，SEBS)树脂和其变体、丙烯腈丁二烯橡胶(acrylonitrile butadiene rubber，NBR)或其氢化化合物。这些可单独使用或组合使用。
具体来说，可根据需要使用具有不同重量平均分子量(molecularweight，Mw)且属于相同粘合剂树脂种类的粘合剂树脂，且可根据需要使用两种或多于两种具有相同重量平均分子量的粘合剂树脂。
举例来说，可使用苯氧基树脂作为粘合剂树脂。在此情况下，可使用双酚类第一粘合剂树脂和/或芴类(fluorene-based)第二粘合剂树脂作为苯氧基树脂。
在第一绝缘层中，粘合剂树脂可按以第一绝缘层依据固体含量的总重量计20重量％(wt％)到60重量％的量存在，具体来说30重量％到50重量％。
此外，在导电层中，粘合剂树脂可按以导电层依据固体含量的总重量计20重量％到50重量％的量存在，具体来说20重量％到40重量％。
此外，在第二绝缘层中，粘合剂树脂可按以第二绝缘层依据固体含量的总重量计15重量％到50重量％的量存在，具体来说20重量％到50重量％。
更具体来说，在第二绝缘层中，以第二绝缘层依据固体含量的总重量计，第一粘合剂以1重量％到20重量％的量存在且第二粘合剂以1重量％到30重量％的量存在。
在粘合剂树脂的这些范围内，各向异性导电膜的相应层具有改良的流动性并展现适合的胶粘强度。
环氧树脂
环氧树脂可包含至少一种从由以下组成的族群中选出的环氧树脂单体：双酚型、酚醛型、缩水甘油基型、脂族和脂环族环氧树脂单体、其环氧树脂寡聚物以及其环氧树脂聚合物。针对环氧树脂，可使用(但不限于)任何典型材料，其包含至少一种选自双酚型、酚醛型、缩水甘油基型、脂族和脂环族环氧树脂分子的偶合结构。
在室温下具有固相的环氧树脂和在室温下具有液相的环氧树脂可一起使用。此外，亦可一起使用柔性环氧树脂。在室温下具有固相的环氧树脂的实例可包含(但不限于)苯酚酚醛型环氧树脂、甲酚酚醛型环氧树脂、含有二环戊二烯的环氧树脂以及双酚A型聚合物或双酚F型聚合物或改性环氧树脂。
在室温下具有液相的环氧树脂的实例可包含(但不限于)双酚A型环氧树脂或双酚F型环氧树脂或其组合。
柔性环氧树脂的实例可包含二聚酸改性的环氧树脂、含有丙二醇的环氧树脂、氨基甲酸酯改性的环氧树脂等等。
此外，芳族环氧树脂可从由以下组成的族群中选出(但不限于)：萘树脂、蒽树脂和芘树脂。
此外，根据所述实施例的各向异性导电膜中所用的环氧树脂可包含未经羟基取代的第一环氧树脂和经羟基取代的第二环氧树脂。
更具体来说，经羟基取代的第二环氧树脂可包含由式1表示的氢化双酚A型环氧树脂单体或由式2表示的氢化双酚A型环氧树脂寡聚物。
[式1]
[式2]
举例来说，在式2中，n为1到50的整数。
在第一绝缘层中，环氧树脂可按以第一绝缘层依据固体含量的总重量计40重量％到80重量％的量存在，具体来说40重量％到70重量％。
具体来说，以第一绝缘层依据固体含量的总重量计，第一环氧树脂可按1重量％到30重量％的量存在且第二环氧树脂可按10重量％到50重量％的量存在。更具体来说，以第一绝缘层依据固体含量的总重量计，第一环氧树脂可按10重量％到30重量％的量存在且第二环氧树脂可按10重量％到40重量％的量存在。
此外，在导电层中，环氧树脂可按以导电层依据固体含量的总重量计5重量％到20重量％的量存在，具体来说10重量％到20重量％。
具体来说，以导电层依据固体含量的总重量计，第一环氧树脂可按1重量％到20重量％的量存在且第二环氧树脂可按1重量％到30重量％的量存在。更具体来说，以导电层依据固体含量的总重量计，第一环氧树脂可按1重量％到10重量％的量存在且第二环氧树脂可按1重量％到20重量％的量存在。
此外，在第二绝缘层中，环氧树脂可按以第二绝缘层依据固体含量的总重量计40重量％到75重量％的量存在，具体来说40重量％到70重量％。
具体来说，以第二绝缘层依据固体含量的总重量计，第一环氧树脂可按1重量％到40重量％的量存在且第二环氧树脂可按20重量％到60重量％的量存在。更具体来说，以第二绝缘层依据固体含量的总重量计，第一环氧树脂可按10重量％到40重量％的量存在且第二环氧树脂可按30重量％到60重量％的量存在。
在各别层中环氧树脂的这些范围内，各向异性导电膜可相对于玻璃展现充分胶粘强度且可通过由环氧树脂的固有分子结构产生的绝缘特性减少短路的产生，从而提高半导体装置的连接可靠性。
在根据所述实施例的各向异性导电膜的第二绝缘层中，可含有1∶1到1∶8(具体来说1∶1到1∶6，例如1∶1到1∶4)的重量比率的粘合剂树脂和环氧树脂。
在所述范围内，各向异性导电膜可补偿用单个绝缘层填充的局限性且可提高绝缘可靠性，同时确保极佳薄膜形成和胶粘强度。
固化剂
可使用(但不限于)能够固化环氧树脂的任何固化剂。固化剂的实例可包含酸酐固化剂、胺固化剂、咪唑固化剂、异氰酸酯固化剂、酰胺固化剂、酰肼固化剂、苯酚固化剂、阳离子型固化剂等等。这些可单独使用或以其组合形式使用。
根据此实施例，固化剂可为阳离子型固化剂，例如六氟化铵/六氟化锑。
因为固化剂在室温下以与环氧树脂的混合物形式使用，所以固化剂在室温下必须与环氧树脂无反应性，且在预定温度或较高温度下具有活性以通过与环氧树脂的活性反应展现固化剂特性。
可使用(但不限于)能够使用热活化能产生阳离子的任何典型阳离子型固化剂。举例来说，可使用阳离子型潜伏性固化剂。
具体来说，阳离子型潜伏性固化剂的实例可包含鎓盐化合物，例如芳族重氮盐、芳族锍盐、脂族锍盐、芳族碘铝盐、鏻盐、吡啶鎓盐、硒盐等等；化合物络合物，例如金属芳烃络合物、硅烷醇/铝络合物等等；含有甲苯磺酸酯基的化合物，例如安息香甲苯磺酸酯、甲苯磺酸邻硝基苯甲酯以及提供捕获电子的功能的类似物；以及类似物。
更具体来说，可使用在产生阳离子方面具有高功效的锍盐化合物，例如芳族锍盐化合物或脂族锍盐化合物。
此外，当此类阳离子型潜伏性固化剂形成盐结构时，可使用六氟锑酸盐、六氟磷酸盐、四氟硼酸盐、五氟苯基硼酸盐等等作为形成反应性副盐的抗衡离子(counter ion)。
在第一绝缘层中，固化剂可按以第一绝缘层依据固体含量的总重量计0.1重量％到10重量％的量存在，具体来说1重量％到10重量％。
此外，在导电层中，固化剂可按以导电层依据固体含量的总重量计0.5重量％到10重量％的量存在，具体来说1重量％到10重量％。
此外，在第二绝缘层中，固化剂可按以第二绝缘层依据固体含量的总重量计0.5重量％到10重量％的量存在，具体来说1重量％到10重量％。
在所述范围内，固化剂可允许在整体固化产物中充分形成环氧树脂固化结构，可防止固化产物的硬度过度增加，从而防止界面剥落力和胶粘强度降低，且可防止稳定性和可靠性因固化剂而降低。
在所述实施例中，导电层可另外包含无机粒子和导电粒子。
无机粒子
根据一个实施例，导电层可包含无机粒子以调整导电层的流动性。无机粒子的实例包含二氧化硅(SiO2)、Al2O3、TiO2、ZnO、MgO、ZrO2、PbO、Bi2O3、MoO3、V2O5、Nb2O5、Ta2O5、WO3、In2O3等等。
具体来说，可使用二氧化硅作为无机粒子。二氧化硅可包含通过例如溶胶-凝胶工艺、沉降等液相工艺制备的二氧化硅；通过例如火焰氧化等气相工艺制备的二氧化硅；从硅胶获得的未经粉碎的非粉末状二氧化硅；烟雾状二氧化硅；熔融二氧化硅；等等。二氧化硅粒子可具有球形形状、薄片形状、无边缘(edgeless)形状等等。这些可单独使用或以其组合形式使用。
更具体来说，导电层可包含用有机硅烷进行表面处理的疏水性纳米二氧化硅粒子，以允许根据工艺条件有效调整流动性且通过形成固化各向异性导电膜的非常牢固的固化结构来防止在高温下扩展，从而各向异性导电膜可展现极佳胶粘强度和低连接电阻。
使用有机硅烷进行表面处理的疏水性二氧化硅纳米颗粒的实例可包含(但不限于)埃罗希尔R-972(Aerosil R-972)、埃罗希尔R-202、埃罗希尔R-805、埃罗希尔R-812、埃罗希尔R-8200(德固赛有限公司(Degussa GmbH))等等。可使用(但不限于)任何种类的纳米二氧化硅粒子。
在本发明的一个实施例中，导电层包含二氧化硅。具体来说，二氧化硅按以导电层依据固体含量的总重量计10重量％到40重量％的量存在，更具体来说15重量％到40重量％。
此外，如果二氧化硅粒子的粒径(平均粒径)比导电粒子大，那么可能存在导电率的问题。因此，各层中包含的二氧化硅粒子的平均粒径为导电粒子平均粒径的1/20到1/5。具体来说，导电层中包含的二氧化硅粒子可具有5纳米到20纳米的平均粒径。
因为导电层含有含量和平均粒径在所述范围内的二氧化硅粒子，所以各向异性导电膜通过调整各别层而具有提高的连接可靠性和预压缩性能，且可防止终端之间的短路，同时通过降低导电层流动性提高压缩后的可靠性。
导电粒子
根据本发明，向导电层提供导电粒子来改良终端之间的导电率，且可使用(但不限于)所属领域中通常已知的任何导电粒子。
导电粒子的实例可包含(但不限于)金属粒子，例如金(Au)、银(Ag)、镍(Ni)、铜(Cu)和焊锡粒子；碳粒子；树脂粒子，例如聚乙烯、聚丙烯、聚酯、聚苯乙烯、聚乙烯醇和其用例如金(Au)、银(Ag)、镍(Ni)等金属涂布的改性树脂粒子；以及通过在金属涂布的聚合物树脂粒子上进一步涂布绝缘粒子获得的绝缘导电粒子。这些可单独使用或以其组合形式使用。
视待使用的电路节距和其目的而定，可在1微米到20微米范围内选择导电粒子的平均粒径。具体来说，导电粒子可具有1微米到10微米的平均粒径。
导电粒子可按以导电层依据固体含量的总重量计10重量％到40重量％的量存在，具体来说15重量％到40重量％。
在所述平均粒径和含量范围内，导电粒子容易压缩在终端之间，从而确保稳定的连接可靠性，并可通过改良导电率降低连接电阻。
在一些实施例中，导电层、第一绝缘层和第二绝缘层可另外包含其它添加剂来赋予各向异性导电膜其它特性而不降低其基本特性。
其它添加剂
各向异性导电膜可另外包含例如聚合抑制剂、增粘剂、抗氧化剂、热稳定剂、固化促进剂、偶合剂等添加剂。这些添加剂的量可视膜的目的和所要作用而定用各种方式测定，且为所属领域的技术人员众所周知的。
制备根据本发明的实施例的各向异性导电膜的方法不受特定限制，且可使用(但不限于)所属领域中已知的任何典型方法。
不需要特别的装备或设备来形成各向异性导电膜。举例来说，各向异性导电膜可通过以下方式制备：将粘合剂树脂溶解于有机溶剂中，向粘合剂树脂中添加其它组分，将组分搅拌预定时间段，在离型膜上涂覆混合物达适合厚度，例如10微米到50微米，以及使混合物干燥足够的时间以挥发掉有机溶剂，从而提供了具有单层结构的各向异性导电膜。
此处，可使用(但不限于)任何典型的有机溶剂。在所述实施例中，将前述程序重复两次或超过两次，从而提供了具有多层结构的各向异性导电膜。
根据本发明的另一方面，提供一种由根据本发明的实施例的各向异性导电膜连接的半导体装置。
具体来说，将参考图2描述根据所述实施例的半导体装置。
参考图2，根据所述实施例的半导体装置包含具有第一电极70的第一连接部件50；具有第二电极80的第二连接部件60；和安置于第一连接部件50与第二连接部件60之间且包含导电粒子40的各向异性导电膜10，第一电极70通过所述导电粒子与第二电极80电连接。
各向异性导电膜10可为根据本发明的实施例的各向异性导电膜。
具体来说，在根据所述实施例的半导体装置中，当各向异性导电膜10置于具有第一电极70的第一连接部件50与具有第二电极80的第二连接部件60之间且压缩时，第一电极70和第二电极80经导电粒子40彼此连接。
在一个实施例中，第一连接部件和第二连接部件就材料、厚度、尺寸和互连性而言可具有类似结构。第一连接部件和第二连接部件可具有约20微米到约100微米的厚度。
在另一具体实例中，第一连接部件和第二连接部件就材料、厚度、尺寸和互连性而言可具有不同结构和功能。
第一连接部件或第二连接部件可由例如(但不限于)玻璃、印刷电路板(Printed Circuit Board，PCB)、fPCB、COF、TCP、ITO玻璃等等形成。第一电极或第二电极可为突出电极或扁平电极。当第一电极和第二电极为突出电极时，所述电极可具有约2.50微米到约10微米的高度(H)，约50微米到约120微米的宽度(W)以及约50微米到约110微米的电极间间隙(G)。
举例来说，电极具有约2.50微米到约9微米的高度(H)，约50微米到约100微米的宽度(W)以及约60微米到约100微米的间隙(G)。
当第一电极和第二电极为扁平电极时，这些电极具有约500埃到约1200埃的厚度。
第一电极或第二电极可由(但不限于)ITO、铜、硅、IZO等等形成。
举例来说，扁平电极可具有800埃到1200埃的厚度，且突出电极可具有6微米到10微米的高度。在所述情况下，绝缘层可具有4微米到12微米的厚度来展现充分胶粘强度。具体来说，扁平电极可具有1000埃的厚度且突出电极可具有8微米的高度。在所述情况下，绝缘层可具有6微米到10微米的厚度。
所属领域中已知的任何适合方法都可用于形成根据本发明的实施例的半导体装置。
接下来，将参考一些实例更详细地描述本发明。但是，应理解这些实例仅仅是为了说明而提供，且绝不应解释为限制本发明。
实例和比较实例
如表1中所列，制备第一绝缘层、导电层和第二绝缘层。各层中的组分以重量百分比为单位表示。
表1
第一粘合剂树脂：双酚A苯氧基树脂(联合碳化物公司(Union CarbideCorporation)，产品名称：PKHH，重量平均分子量：50,000)
第二粘合剂树脂：芴类苯氧基树脂(大阪天然气株式会社(Osaka Gas Co.，Ltd.)，产品名称：EG200)
第一环氧树脂(三菱株式会社(Mitsubishi Co.，Ltd.)，产品名称：JER-8404)
第二环氧树脂：经羟基取代的环氧树脂(式1)
固化剂：阳离子型固化剂(三信化学工业株式会社(Samshin Chemical Co.，Ltd.)，产品名称：SI-60L)
无机粒子：7纳米二氧化硅(德固赛有限公司(Degussa GmbH)，产品名称：R812)
导电粒子：3微米导电粒子(积水化学工业株式会社(Sekisui Chemical Co.，Ltd.)，产品名称：AUL704)
实例1
制备第一绝缘层组合物
将40重量％第二粘合剂树脂(大阪天然气株式会社，产品名称：EG200)、23重量％第一环氧树脂(三菱株式会社，产品名称：JER-8404)与35重量％第二环氧树脂(式1)混合且使用C-混合器搅拌5分钟。接着，向混合物中添加2重量％阳离子型固化剂(三信化学工业株式会社，产品名称：SI-60L)，随后使用C-混合器搅拌1分钟(使得混合物温度不超过60℃)，从而形成第一绝缘层组合物。
制备导电层组合物
以与制备第一绝缘层组合物相同的方式制备导电层组合物，但粘合剂树脂、环氧树脂和固化剂的量如表1中进行调整，且添加3微米导电粒子(AUL704，积水化学工业株式会社)和7纳米二氧化硅粒子(R812，德固赛有限公司)。
制备第二绝缘层组合物
以与制备第一绝缘层组合物相同的方式制备第二绝缘层组合物，但粘合剂树脂、环氧树脂和固化剂的量如表1中进行调整。
制备各向异性导电膜
将第一绝缘层涂布于聚对苯二甲酸乙二醇酯离型膜的一个表面上，且在70℃下用热空气干燥5分钟，从而在1.0微米厚的基底膜上形成第一绝缘层。
接着，使用导电层组合物在第一绝缘层上形成4微米厚的导电层，且使用第二绝缘层组合物在导电层上形成12微米厚的第二绝缘层，从而制备各向异性导电膜。
实例2
使用与实例1中相同的方式，通过如表1中所列出调整第二绝缘层中各别组分的量，制备各向异性导电膜。
实例3
使用与实例1中相同的方式，通过如表1中所列出调整第二绝缘层中各别组分的量，制备各向异性导电膜。
比较实例1
使用与实例1中相同的方式，通过如表1中所列出调整各别组分的量，但导电层组合物不包含无机粒子且第二粘合剂树脂以55重量％的量使用，制备各向异性导电膜。
比较实例2
使用与实例1中相同的方式，通过如表1中所列出调整各别组分的量，但使用第一粘合剂树脂代替第二粘合剂树脂制备导电层，制备各向异性导电膜。
比较实例3
使用与实例1中相同的方式，通过如表1中所列出调整各别组分的量，但使用由15重量％第二粘合剂树脂、3重量％第一环氧树脂、5重量％第二环氧树脂和45重量％二氧化硅构成的导电层，制备各向异性导电膜。
实验实例1
扩展长度增加比率的测量
如下测量实例和比较实例中制备的各向异性导电膜的各层的扩展长度增加比率。
制备尺寸为2毫米×20毫米(宽度×长度)的样品。接着，将玻璃衬底分别置于各向异性导电膜的上侧和下侧，随后在150℃(参考各向异性导电膜的检测温度)下在3兆帕(每一样品单位面积)负载下压缩5秒。
接着，在压缩前和压缩后测量相应层宽度方向的各层长度。相应层的增加长度可由根据等式1的扩展率增加比率表示。
[等式1]
扩展长度增加比率(％)＝[(压缩后宽度方向的相应层长度-压缩前宽度方向的相应层长度)/压缩前宽度方向的相应层长度]×100
实验实例2
第二绝缘层/导电层的扩展长度比率的测量
如下测量实例和比较实例中制备的每一种各向异性导电膜的第二绝缘层扩展长度比导电层扩展长度的比率。
制备尺寸为2毫米×20毫米(宽度×长度)的样品。接着，将玻璃衬底分别置于各向异性导电膜的上侧和下侧，随后在150℃(参考各向异性导电膜的检测温度)下在3兆帕(每一样品单位面积)负载下压缩5秒。
接着，在所述条件下压缩后测量各层的宽度方向长度，计算第二绝缘层扩展长度比导电层扩展长度的比率。
实验实例3
粒子捕获率的测量
如下测量实例和比较实例中制备的每一种各向异性导电膜的粒子捕获率。
通过将各向异性导电膜置于COF(三星电子株式会社(SamsungElectronics Co.，Ltd.))与涂覆有1000埃厚的铟锡氧化物(ITO)层的玻璃板之间来准备各向异性导电膜。
使用冶金显微镜测量预压缩前置于终端上的导电粒子数(压缩前的粒子数)和主要压缩后置于终端上的导电粒子数(压缩后的粒子数)，随后根据等式2计算粒子捕获率。
[等式2]
粒子捕获率＝(主要压缩后连接部分每一单位面积(平方毫米)导电粒子数/预压缩前各向异性导电膜每一单位面积(平方毫米)导电粒子数)×100
在以下条件下进行预压缩和主要压缩。
1)预压缩：70℃，1秒，1兆帕
2)主要压缩：150℃，5秒，70兆帕
实验实例4
连接电阻和可靠性测试后连接可靠性的测量
如下测量实例和比较实例中制备的每一种各向异性导电膜的连接电阻和可靠性测试后连接可靠性。
将每一种各向异性导电膜置于室温(25℃)下1小时，且通过在70℃测量温度、1秒和1兆帕的条件下预压缩和在150℃、5秒和70兆帕条件下主要压缩，将各向异性导电膜连接到COF(三星电子株式会社(SamsungElectronics Co.，Ltd.))，来制备每一种各向异性导电膜的10个样本，所述COF是由在0.5 t涂布有1000埃厚ITO层的无图案玻璃板上形成允许4-探针测量的图案来制备。通过4探针测量法(根据ASTM F43-64T)测量各样本的连接电阻，且对连接电阻计算平均值。
接着，在将每一种各向异性导电膜的10个样本留在85℃和85％RH下500小时以评估在高温和高湿度条件下的可靠性后，测量各样本的连接电阻(根据ASTM D117)，且计算平均值。
实验实例1到实验实例4的测量结果显示于表2中。
表2
参考表2，在实例1到实例3中制备的各向异性导电膜中，导电层具有20％或小于20％的扩展长度增加比率，第二绝缘层具有50％或大于50％的扩展长度增加比率，且第二绝缘层/导电层的扩展长度比率在3到50范围内。
在所述测量值范围内，可确定合适地调整导电层和第二绝缘层的流动性以进一步改良粒子捕获率以及连接电阻和可靠性测试后连接电阻，因此各向异性导电膜具有改良的绝缘特性和导电性。
但是，在比较实例1中，仅仅通过粘合剂树脂但不添加二氧化硅来调整导电层的流动性。在所述情况下，可确定尽管导电层具有改良的流动性，但导电层的粒子捕获率小于30％，从而需要增加导电粒子的量来确保所要导电性，使得难以减少导电粒子向空间流出，且提供大于10欧姆的可靠性测试后连接电阻。
此外，在比较实例2中，使用第一粘合剂树脂而不使用第二粘合剂树脂制备导电层。在所述情况下，可确定尽管导电层具有改良的流动性，但导电层具有高的连接电阻且可靠性测试后连接电阻不良。此外，在比较实例3中，可确定尽管导电层中所包含的过量二氧化硅可通过抑制流动性来确保粒子捕获率，但此各向异性导电膜无法具有改良的连接电阻和可靠性测试后连接电阻。
尽管已揭露了一些实施例，但所属领域的技术人员显而易知，这些实施例仅仅是为了说明而给出，并且在不脱离本发明的精神和范围的情况下，可以进行各种修改、改变、更改和等效实施例。因此，本发明的范围应仅由所附权利要求书和其等效物来限制。

Claims (15)

1.一种各向异性导电膜，包括：一层一层往上依序堆叠的第一绝缘层、导电层和第二绝缘层，
其中如在将玻璃衬底分别置于所述各向异性导电膜的上侧与下侧上且接着在110℃到200℃的所述各向异性导电膜的检测温度下在每一样品单位面积1兆帕到7兆帕负载下压缩3秒到7秒后所测量且由等式1所计算，所述导电层在其宽度方向具有20％或小于20％的扩展长度增加比率，且所述第二绝缘层在其所述宽度方向具有50％或大于50％的扩展长度增加比率
[等式1]
扩展长度增加比率(％)＝[(压缩后宽度方向的相应层长度-压缩前宽度方向的相应层长度)/压缩前宽度方向的相应层长度]×100。
2.根据权利要求1所述的各向异性导电膜，其中所述第二绝缘层的扩展长度比所述导电层的扩展长度的比率在3到50范围内。
3.一种各向异性导电膜，包括：一层一层往上依序堆叠的第一绝缘层、导电层和第二绝缘层，
其中如在将玻璃衬底分别置于所述各向异性导电膜的上侧与下侧上且接着在110℃到200℃的所述各向异性导电膜的检测温度下在每一样品单位面积1兆帕到7兆帕的负载下压缩3秒到7秒后所测量，所述第二绝缘层的扩展长度比所述导电层的扩展长度的比率在3到50范围内。
4.根据权利要求3所述的各向异性导电膜，其中如由等式1所计算，在压缩后，所述导电层在其宽度方向具有20％或小于20％的扩展长度增加比率，且所述第二绝缘层在其所述宽度方向具有50％或大于50％的扩展长度增加比宓
[等式1]
扩展长度增加比率(％)＝[(压缩后宽度方向的相应层长度-压缩前宽度方向的相应层长度)/压缩前宽度方向的相应层长度]×100。
5.根据权利要求1或3所述的各向异性导电膜，其中如在将所述各向异性导电膜置于包括第一电极与包括第二电极的薄膜上芯片、驱动电路或电路芯片的玻璃上且接着在110℃到190℃下在50兆帕到90兆帕负载下1秒到7秒的条件下主要压缩后所测量且由等式2所计算，所述各向异性导电膜的粒子捕获率为30％到60％
[等式2]
粒子捕获率＝(主要压缩后连接部分每一单位面积(平方毫米)导电粒子数/预压缩前各向异性导电膜每一单位面积(平方毫米)导电粒子数1)×100。
6.根据权利要求1或3所述的各向异性导电膜，其中如在将所述各向异性导电膜置于包括第一电极与包括第二电极的薄膜上芯片、驱动电路或电路芯片的玻璃上且接着在110℃到190℃下在50兆帕到90兆帕负载下1秒到7秒的条件下主要压缩后所测量，所述各向异性导电膜的连接电阻为4欧姆或小于4欧姆。
7.根据权利要求1或3所述的各向异性导电膜，其中如所述各向异性导电膜在将所述各向异性导电膜置于包括第一电极与包括第二电极的薄膜上芯片、驱动电路或电路芯片的玻璃上且接着在110℃到190℃下在50兆帕到90兆帕负载下1秒到7秒的条件下主要压缩且置于85℃和85％RH下500小时后所测量，所述各向异性导电膜具有10欧姆或小于10欧姆的可靠性测试后连接电阻。
8.根据权利要求1或3所述的各向异性导电膜，其中所述第一绝缘层的厚度为2微米或小于2微米，所述导电层的厚度为2微米到10微米，且所述第二绝缘层的厚度为6微米到18微米。
9.根据权利要求1或3所述的各向异性导电膜，其中所述导电层包括以所述导电层依据固体含量的总重量计10重量％到40重量％无机粒子。
10.根据权利要求9所述的各向异性导电膜，其中所述无机粒子的平均粒径为5纳米到20纳米。
11.根据权利要求1或3所述的各向异性导电膜，其中所述导电层包括：以所述导电层依据固体含量的总重量计，20重量％到50重量％粘合剂树脂；5重量％到20重量％环氧树脂；0.5重量％到10重量％固化剂；10重量％到40重量％无机粒子；以及10重量％到40重量％导电粒子。
12.根据权利要求8所述的各向异性导电膜，其中所述第二绝缘层包括1∶1到1∶8重量比率的粘合剂树脂和环氧树脂。
13.根据权利要求12所述的各向异性导电膜，其中所述第二绝缘层包括：以所述第二绝缘层依据固体含量的总重量计，15重量％到50重量％所述粘合剂树脂；和40重量％到75重量％所述环氧树脂。
14.根据权利要求8所述的各向异性导电膜，其中所述第一绝缘层包括：以所述第一绝缘层依据固体含量的总重量计，20重量％到60重量％粘合剂树脂；40重量％到80重量％环氧树脂；以及0.1重量％到10重量％固化剂。
15.一种半导体装置，由根据权利要求1到14中任一项所述的各向异性导电膜连接。
CN201410521172.3A 2013-09-30 2014-09-30 各向异性导电膜和使用其的半导体装置 Active CN104513632B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130116391A KR101659128B1 (ko) 2013-09-30 2013-09-30 이방성 도전 필름 및 이를 이용한 반도체 장치
KR10-2013-0116391 2013-09-30

Publications (2)

Publication Number Publication Date
CN104513632A true CN104513632A (zh) 2015-04-15
CN104513632B CN104513632B (zh) 2017-05-10

Family

ID=52739324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410521172.3A Active CN104513632B (zh) 2013-09-30 2014-09-30 各向异性导电膜和使用其的半导体装置

Country Status (4)

Country Link
US (1) US9331044B2 (zh)
KR (1) KR101659128B1 (zh)
CN (1) CN104513632B (zh)
TW (1) TWI556266B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104592906A (zh) * 2013-10-31 2015-05-06 三星Sdi株式会社 各向异性导电膜和使用其的半导体装置
CN106782761A (zh) * 2016-12-14 2017-05-31 浙江大学 一种具有三明治结构的超弹性导电胶及其制备方法
CN107011813A (zh) * 2015-12-07 2017-08-04 三星Sdi株式会社 各向异性导电膜的组成物、各向异性导电膜以及使用所述各向异性导电膜的连接结构
CN107338008A (zh) * 2016-04-29 2017-11-10 三星Sdi株式会社 各向异性导电膜及使用其的连接结构
CN108291121A (zh) * 2015-11-26 2018-07-17 三星Sdi株式会社 非等向性导电膜及使用其的连接结构
CN108291052A (zh) * 2015-11-26 2018-07-17 三星Sdi株式会社 用于密封半导体器件的环氧树脂组合物以及使用其密封的半导体器件
CN108602970A (zh) * 2016-02-22 2018-09-28 迪睿合株式会社 各向异性导电膜
CN114196334A (zh) * 2016-01-29 2022-03-18 昭和电工材料株式会社 粘接剂带及其制造方法、以及粘接剂膜用卷轴

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102429873B1 (ko) 2015-08-31 2022-08-05 삼성전자주식회사 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법
US10327360B2 (en) 2016-04-11 2019-06-18 TechnoGuard Inc. Method for decreasing air leakage between adjacent elements in a data center
KR101892341B1 (ko) * 2016-04-22 2018-08-27 삼성에스디아이 주식회사 이방성 도전 필름
US20190100663A1 (en) * 2017-10-03 2019-04-04 Shin-Etsu Chemical Co., Ltd. Anisotropic conductive film and method for manufacturing anisotropic conductive film
KR102146998B1 (ko) * 2017-10-26 2020-08-21 국도화학 주식회사 이방 도전성 필름, 이를 포함하는 접속 구조체 및 이를 포함하는 디스플레이 장치
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201226518A (en) * 2010-12-23 2012-07-01 Cheil Ind Inc Anisotropic conductive film and apparatus including the same
US20130213691A1 (en) * 2010-10-08 2013-08-22 Kyoung Soo Park Electronic device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3678547B2 (ja) 1997-07-24 2005-08-03 ソニーケミカル株式会社 多層異方導電性接着剤およびその製造方法
JP2002169172A (ja) * 2000-11-17 2002-06-14 Internatl Business Mach Corp <Ibm> 液晶表示パネル、液晶表示パネルの製造方法、液晶表示装置、液晶表示装置の製造方法および基板の接合体
US7081675B2 (en) * 2004-08-16 2006-07-25 Telephus Inc. Multilayered anisotropic conductive adhesive for fine pitch
JP2012079972A (ja) * 2010-10-04 2012-04-19 Kyocera Corp 配線基板、実装構造体、複合積層板及び配線基板の製造方法
KR101332441B1 (ko) * 2010-12-31 2013-11-25 제일모직주식회사 이방 도전성 필름
CN103155050B (zh) * 2010-10-08 2017-05-03 第一毛织株式会社 各向异性导电膜
KR20120076187A (ko) 2010-12-29 2012-07-09 제일모직주식회사 이방 도전성 필름
US8460237B2 (en) 2011-11-10 2013-06-11 Biosense Webster (Israel), Ltd. Medical device control handle with multiplying linear motion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130213691A1 (en) * 2010-10-08 2013-08-22 Kyoung Soo Park Electronic device
TW201226518A (en) * 2010-12-23 2012-07-01 Cheil Ind Inc Anisotropic conductive film and apparatus including the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104592906B (zh) * 2013-10-31 2017-06-20 三星Sdi株式会社 各向异性导电膜和使用其的半导体装置
US9490229B2 (en) 2013-10-31 2016-11-08 Samsung Sdi Co., Ltd. Semiconductor device connected by anisotropic conductive film
CN104592906A (zh) * 2013-10-31 2015-05-06 三星Sdi株式会社 各向异性导电膜和使用其的半导体装置
CN108291121A (zh) * 2015-11-26 2018-07-17 三星Sdi株式会社 非等向性导电膜及使用其的连接结构
CN108291052A (zh) * 2015-11-26 2018-07-17 三星Sdi株式会社 用于密封半导体器件的环氧树脂组合物以及使用其密封的半导体器件
CN108291052B (zh) * 2015-11-26 2020-07-03 三星Sdi株式会社 用于密封半导体器件的环氧树脂组合物以及使用其密封的半导体器件
CN108291121B (zh) * 2015-11-26 2020-12-29 国都化学株式会社 非等向性导电膜及使用其的连接结构
CN107011813A (zh) * 2015-12-07 2017-08-04 三星Sdi株式会社 各向异性导电膜的组成物、各向异性导电膜以及使用所述各向异性导电膜的连接结构
CN114196334A (zh) * 2016-01-29 2022-03-18 昭和电工材料株式会社 粘接剂带及其制造方法、以及粘接剂膜用卷轴
CN114262577A (zh) * 2016-01-29 2022-04-01 昭和电工材料株式会社 粘接剂带及其制造方法、以及粘接剂膜用卷轴
CN108602970A (zh) * 2016-02-22 2018-09-28 迪睿合株式会社 各向异性导电膜
CN107338008A (zh) * 2016-04-29 2017-11-10 三星Sdi株式会社 各向异性导电膜及使用其的连接结构
CN107338008B (zh) * 2016-04-29 2020-03-17 国都化学株式会社 各向异性导电膜及使用其的连接结构
CN106782761A (zh) * 2016-12-14 2017-05-31 浙江大学 一种具有三明治结构的超弹性导电胶及其制备方法

Also Published As

Publication number Publication date
KR20150037116A (ko) 2015-04-08
CN104513632B (zh) 2017-05-10
KR101659128B1 (ko) 2016-09-22
US9331044B2 (en) 2016-05-03
US20150091192A1 (en) 2015-04-02
TW201513140A (zh) 2015-04-01
TWI556266B (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
CN104513632A (zh) 各向异性导电膜和使用其的半导体装置
JP5010990B2 (ja) 接続方法
KR101150116B1 (ko) 회로 접속용 접착 필름, 회로 부재의 접속 구조 및 회로 부재의 접속 방법
CN103160221B (zh) 各向异性导电膜和通过该膜结合的半导体装置
JP4931084B2 (ja) 異方性導電材料
KR101362868B1 (ko) 이중층 이방성 도전성 필름
CN103160219B (zh) 各向异性导电膜组合物、各向异性导电膜和半导体装置
JP2015167106A (ja) 異方導電性フィルム及び接続構造体
CN104592906B (zh) 各向异性导电膜和使用其的半导体装置
KR20140035993A (ko) 회로 접속 재료 및 회로 기판의 접속 구조체
JP3719471B2 (ja) Ｉｃチップ接続用接着フィルム
KR101943718B1 (ko) 이방성 도전 필름 및 이를 이용한 접속물
KR101955749B1 (ko) 이방 도전성 필름용 조성물, 이방 도전성 필름 및 이를 이용한 반도체 장치
KR101659130B1 (ko) 이방성 도전 필름, 이를 포함하는 디스플레이 장치 및 반도체 장치
KR102207299B1 (ko) 이방 도전성 필름, 이를 포함하는 디스플레이 장치 및／또는 이를 포함하는 반도체 장치
JP6398416B2 (ja) 接続構造体の製造方法及び接続構造体
JP2021089894A (ja) 異方導電性フィルム及び接続構造体
JP2024063368A (ja) 接続材料、接続構造体、及び接続構造体の製造方法
JP2020035751A (ja) 異方導電性フィルム及び接続構造体
JP2011029192A (ja) 接続部材及びこれを用いた電極の接続構造
JP2011029191A (ja) 接続部材及びこれを用いた電極の接続構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191115

Address after: 61 jiashanwei Er Road, Jinchuan District, Seoul 08588, South Korea

Patentee after: GUKTOH CHEMICAL Co.,Ltd.

Address before: South Korea Gyeonggi Do Yongin Giheung tribute District Road No. 150-20

Patentee before: Samsung SDI Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220921

Address after: Gyeonggi Do, South Korea

Patentee after: Guo Dujianduansucai

Address before: 61 jiashanwei Er Road, Jinchuan District, Seoul 08588, South Korea

Patentee before: GUKTOH CHEMICAL Co.,Ltd.