CN104506188A - 基于带通滤波器的抗谐波干扰型锁相环方法 - Google Patents

Abstract

一种基于带通滤波器的抗谐波干扰型锁相环方法，能准确锁相，在数字实现时可以减少计算量。其步骤是：采用近似线性化加强型锁相环和带通滤波器，带通滤波器放在近似线性化加强型锁相环的闭环结构内且位于输入信号与输出信号差值与其相邻的乘法器之间；输入信号和锁相环输出信号的差值一起通过带通滤波器滤波，带通滤波器的输出一路通过一个除法器除以电压幅值，再经过锁相环得到输入信号的相位；带通滤波器输出另一路信号与锁相环输出相位信号的正弦值相乘，再经过一个积分系数为μ₁的积分器得到幅值信息A，幅值信息A与锁相环输出的相位信号的正弦值相乘作为该锁相环的输出。

Description

基于带通滤波器的抗谐波干扰型锁相环方法

技术领域

本发明是属于低压配电网分布式发电并网领域，是一种基于带通滤波器的抗谐波干扰型锁相环方法。

背景技术

随着全球范围内能源危机和环境问题的日益突出，分布式发电技术得到越来越多的关注。目前使用最普遍的相位同步方法是锁相环技术，它是一个能够实现两个正弦信号相位同步的自动控制闭环***。锁相环的作用是为得到电网电压相位，而相位信息是分布式电源并网工作时的关键参数。大量用户型分布式电源涌入低压配电网，会造成电压暂降、频率突变、相位突变、谐波等电能质量问题，而这些问题反过来将会影响分布式电源本身中锁相环性能，导致电压的相角和频率信息不准确。

现有的锁相环主要存在以下问题：1.输入信号含谐波或者直流分量时，无法跟踪相位、频率信息。2.结构复杂，在用数字实现时计算量大。

发明内容

本发明的目的是克服现有技术的不足，提供了一种基于带通滤波器的抗谐波干扰型锁相环方法，它在输入电压信号含谐波、直流量或者发生电压暂降、频率突变或相位突变时，都能准确、快速跟踪输入信号基波幅值、频率及相位信息，能准确锁相，在数字实现时可以减少计算量。

本发明的目的是有以下技术方案来实现的：

基于带通滤波器的抗谐波干扰型锁相环方法，其特殊之处是：

1、采用近似线性化加强型锁相环(PL-EPLL)和带通滤波器，带通滤波器放在近似线性化加强型锁相环(PL-EPLL)的闭环结构内且位于输入信号与输出信号差值与与其相邻的乘法器之间，所述带通滤波器的传递函数为：

其中：表示滤波器中心频率；ξ 是阻尼率，决定滤波器带宽；k是放大倍数；S是 复变量；

2、输入信号和锁相环输出信号的差值一起通过带通滤波器滤波，带通滤波器的输出一路通过一个除法器除以电压幅值，再经过锁相环（PLL）得到输入信号的相位；

3、带通滤波器输出另一路信号与锁相环（PLL）输出相位信号的正弦值相乘，再经过一个积分系数为μ₁的积分器得到幅值信息A，幅值信息A与锁相环（PLL）输出的相位信号的正弦值相乘作为该锁相环的输出。

所述的带通滤波器是一个二阶***，它可以滤除低频段和高频段信号，通过中频段信号的滤波器。滤波器中心频率通过设定，带宽（）由阻尼率决定。带通滤波器有一定带宽，当输入信号频率改变，但还在通频带内或者附近，不需要改变滤波器的中心频率和其他参数，在输入电压信号含谐波、直流量或者发生电压暂降、频率突变或相位突变时，都能准确、快速跟踪输入信号基波幅值、频率及相位信息，能准确锁相，在数字实现时可以减少计算量。

附图说明

图1为加强型锁相环（EPLL）结构图；

    图2 为近似线性化加强型锁相环(PL-EPLL)结构图；

图3 为基于带通滤波器的抗谐波干扰型锁相环结构图；

图4 为基于带通滤波器的抗谐波干扰型锁相环在实际电网电压下的锁相效果图，图中u为电网电压波。

具体实施方式

下面结合附图和实施例对本发明做进一步详细说明。

如图2和图3，基于带通滤波器的抗谐波干扰型锁相环方法，其步骤如下：

1、采用近似线性化加强型锁相环(PL-EPLL)和带通滤波器，带通滤波器放在所述近似线性化加强型(PL-EPLL)锁相环的闭环结构内且位于输入信号与输出信号差值与与其相邻的乘法器之间，所述带通滤波器的传递函数为：

其中：表示滤波器中心频率；ξ 是阻尼率，决定滤波器带宽；k是放大倍数；S是 复变量；

调整参数使带通滤波器的通频带包含输入信号的变化范围，即输入信号能通过滤波器，没有大幅度衰减。k是放大倍数，k值决定***的快速性，求出整个锁相环的开环传递函数，根据k值画根轨迹，找到使得***特征值都在左半平面并且实部都相等的k值，这时***响应较快且***是稳定的。只要能让***稳定的k值都可，但***的稳定性与***各个参数有关，这里只是给出一种整定参数k的方法，使得***有较好的快速性，并且是稳定的。综合考虑***稳定性与快速性要求，以及对谐波的衰减要求来设计滤波器参数；

2、输入信号和锁相环输出信号的差值一起通过带通滤波器滤波，带通滤波器的输出一路通过一个除法器除以电压幅值，再经过锁相环（PLL）得到输入信号的相位；

3、带通滤波器输出另一路信号与锁相环（PLL）输出相位信号的正弦值相乘，再经过一个积分系数为μ₁的积分器得到幅值信息A，幅值信息A与锁相环（PLL）输出的相位信号的正弦值相乘作为该锁相环的输出。

参照图3，本发明基于带通滤波器的抗谐波干扰型锁相环主要包括近似线性化的加强型锁相环(PL-EPLL)和带通滤波器。输入信号u与锁相环的反馈信号差值通过带通滤波器滤波，滤去低次和高次谐波，带通滤波器的输出一路通过一个幅值整定环路得到幅值信息，另一路除以幅值信息再通过传统的锁相环结构（PLL），得到输入信号的频率和相位信息。其中有3个参数μ₁，μ₂和μ₃决定锁相环的性能。，表示阻尼率，与***动态性能有关，取0.5~1.0，本实例取0.8；是输入信号基波角频率。，控制频率收敛速度，取1.0~5.0之间，本实例取3.0。

PLL原理：通过除法器的信号与PLL输出相位的余弦值相乘后 ，一路经过一个积分系数为μ₂的积分器，输出为频率的变化量  ，与输入信号的基波频率基本值（如输入是50Hz，则为314）叠加，得到频率信号。一路经过一个放大系数为μ₃的比例环节后与频率信号叠加，再对它积分得到相位信号。

所述的近似线性化加强型锁相环(PL-EPLL)结构是由加强型锁相环EPLL演变而来，即在EPLL 的PLL之前添加一个除法器，如图2所示，在EPLL结构中对输入信号归一化，使得锁相环参数可以不随输入信号的改变而改变，并且可以求出该锁相环的传递函数，为参数整定带来方便。克服了传统锁相环的二倍频问题，在输入信号为正弦且不含谐波时，得到的频率信息是恒定的，也可以快速得到准确的相位幅值信息。这种结构可以求出传递函数，为锁相环参数整定带来方便。

带通滤波器的数字实现，就是先用上述参数整定的方法确定滤波器的传递函数，再将其z变换，如采样频率为10kHz，中心频率设为30Hz, B=444，k=0.59;滤波器传递函数的Z变换为

再转换为差分方程即可。

参照图4，在实际220V,50Hz配电网电压下，所述的基于带通滤波器的抗谐波干扰型锁相环对单相电压的锁相效果图，u为电网电压波形，y为锁相环的输出波形。可以看出即使配电网中含大量谐波，但锁相环输出仍能准确跟踪输入信号的相位和频率信息。

Claims (1)

1.基于带通滤波器的抗谐波干扰型锁相环方法，其特征是：

1）、采用近似线性化加强型锁相环(PL-EPLL)和带通滤波器，带通滤波器放在近似线性化加强型锁相环(PL-EPLL)的闭环结构内且位于输入信号与输出信号差值与与其相邻的乘法器之间，所述带通滤波器的传递函数为：

其中：表示滤波器中心频率；ξ 是阻尼率，决定滤波器带宽；k是放大倍数；S是 复变量；

2）、输入信号和锁相环输出信号的差值一起通过带通滤波器滤波，带通滤波器的输出一路通过一个除法器除以电压幅值，再经过锁相环（PLL）得到输入信号的相位；

3）、带通滤波器输出另一路信号与锁相环（PLL）输出相位信号的正弦值相乘，再经过一个积分系数为μ₁的积分器得到幅值信息A，幅值信息A与锁相环（PLL）输出的相位信号的正弦值相乘作为该锁相环的输出。