CN104503157B - 像素结构及具有该像素结构的液晶显示器 - Google Patents

像素结构及具有该像素结构的液晶显示器 Download PDF

Info

Publication number
CN104503157B
CN104503157B CN201410783882.3A CN201410783882A CN104503157B CN 104503157 B CN104503157 B CN 104503157B CN 201410783882 A CN201410783882 A CN 201410783882A CN 104503157 B CN104503157 B CN 104503157B
Authority
CN
China
Prior art keywords
pixel
data wire
pixel electrode
subpixel area
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410783882.3A
Other languages
English (en)
Other versions
CN104503157A (zh
Inventor
陈政鸿
张天豪
郭晋波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410783882.3A priority Critical patent/CN104503157B/zh
Priority to US14/431,047 priority patent/US9935130B2/en
Priority to PCT/CN2014/094684 priority patent/WO2016095247A1/zh
Publication of CN104503157A publication Critical patent/CN104503157A/zh
Application granted granted Critical
Publication of CN104503157B publication Critical patent/CN104503157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明一方面提供了一种像素结构，其包括若干像素电极、若干数据线及若干扫描线，每一像素电极的相对两端分别设置有所述扫描线，所述数据线与所述扫描线垂直，每一像素电极包括至少两个子像素区域，所述数据线位于所述像素电极的下方，并位于相邻的两个子像素区域的交界处，所述像素电极在相邻的两个子像素区域的交界位置开设有若干缝隙，所述若干缝隙对准所述数据线并位于所述数据线的上方。本发明还提供一种液晶显示器。本发明的像素结构及具有该像素结构的液晶显示器中的数据线与该数据线上方的像素电极重叠面积减少，如此不但降低了该数据线与像素电极之间的寄生电容，而且会改善在灰底白框画面下的垂直串扰的现象。

Description

像素结构及具有该像素结构的液晶显示器
技术领域
本发明涉及液晶显示领域，尤其是涉及一种像素结构及一种具有该像素结构的液晶显示器。
背景技术
随着液晶显示技术的不断发展，液晶显示装置如液晶显示面板(Light emittingdiode panel)作为显示部件已经广泛应用于移动电话、数码相机、个人数字助理(PersonalDigital Assistant，PDA)等电子产品中。该液晶显示面板具有像素结构，请参阅图1，其为现有技术的像素结构的结构示意图。该像素结构100应用于液晶显示装置如液晶显示器中，现有的像素结构100一般包括若干像素电极10、数据线20、扫描线30及上基板，所述数据线20分布于相邻的像素电极10之间，并垂直于所述扫描线30。所述上基板与该数据线20及扫描线30等金属走线相对应的位置具有黑色矩阵(black matrix，BM)，该黑色矩阵可遮蔽数据线20与遮光金属(shielding metal)之间的漏光。如图1所示，每个像素电极10通常由隔离电极40划分为4个区域50。
上述像素结构100在显示黑底白框的画面时，由于面板弯曲、上下基板位移等原因，数据线20附近可能会出现漏光，进而导致垂直串扰(V-Crosstalk)的现象。此外，由于上下基板之间发生相对位移，位移较大的区域就会产生大面积暗团，则必须增大该上基板的黑色矩阵来遮蔽漏光，如此便会降低像素的开口率。为了提升像素的开口率，通常将数据线20设置于区域50交界处的隔离电极40下面，然而，由于此设计的数据线20与像素电极100的隔离电极40完全重叠，因此二者之间会产生较高的寄生电容(Parasitic Capacitance)，如此便会造成在灰底白框画面下的垂直串扰的现象。
发明内容
本发明提供一种像素结构及具有该像素结构的液晶显示器，其可减少数据线与该数据线上方的像素电极的重叠面积，降低了数据线与像素电极之间的寄生电容，而且可降低数据线的负载，提高像素的充电率，改善灰底白框画面下的垂直串扰的现象。
本发明一方面提供了一种像素结构，包括若干像素电极、若干数据线及若干扫描线，每一像素电极的相对两端分别设置有所述扫描线，所述数据线与所述扫描线垂直，每一像素电极包括至少两个子像素区域，所述数据线位于所述像素电极的下方，并位于相邻的两个子像素区域的交界处，所述像素电极在相邻的两个子像素区域的交界位置开设有若干缝隙，所述若干缝隙对准所述数据线并位于所述数据线的上方。
其中，所述像素电极包括一第一子像素区域及一第二子像素区域，所述第一子像素区域与所述第二子像素区域关于所述数据线对称，所述第一子像素区域及所述第二子像素区域上均开设有若干缝隙，该若干缝隙将每个子像素区域分隔为若干分隔片，该若干缝隙与该若干分隔片依次交替排列分布。
其中，所述第一子像素区域上的缝隙与所述第二子像素区域上对应的缝隙在所述数据线上方连通，并关于所述数据线对称，所述第一子像素区域上的分隔片与所述第二子像素区域上对应的分隔片在数据线上方连接，并关于该数据线对称，该数据线上方的第一子像素区域与第二子像素区域交界处形成了具有预定宽度且等间距交替排列的缝隙。
其中，所述第一子像素区域上的分隔片与所述第二子像素区域上对应的分隔片在所述数据线上方断开，所述数据线上方的像素电极沿着该数据线的长度方向形成了条状的开口，以减少所述数据线与该数据线上方的像素电极重叠面积。
其中，所述像素结构还包括若干像素共电极，所述像素电极另外的相对两端分别设置有一像素共电极，每个像素共电极的相对两端与所述扫面线之间间隔一预设的距离，且所述像素共电极的延长线与所述扫描线垂直，所述扫描线与构成所述像素共电极的材料位于同一金属层，位于该像素电极相对两端的像素共电极均与所述数据线平行，并关于该数据线轴对称，且所述像素共电极位于该像素电极的下方。
其中，所述像素结构还包括若干像素共电极，所述像素电极另外的相对两端分别设置有一像素共电极，每个像素共电极的相对两端与所述扫面线之间间隔一预设的距离，且所述像素共电极的延长线与所述扫描线垂直，构成所述像素共电极的材料与所述扫描线位于不同的金属层，该像素共电极跨过所述扫描线，并与所述像素电极存在部分重叠，位于该像素电极相对两端的像素共电极均与所述数据线平行，并关于该数据线轴对称，且所述像素共电极位于该像素电极的下方。
本发明另一方面提供了一种液晶显示器，包括：一扫描驱动电路，用于产生扫描信号；一数据驱动电路，用于产生灰度信号；及一像素结构，包括若干像素电极、若干数据线及若干扫描线，所述扫描线与所述扫描驱动电路电性连接以传送所述扫描信号，所述数据线与所述数据驱动电路电性连接以传送所述灰度信号，所述像素电极根据所述灰度信号驱动像素；其中，每一像素电极的相对两端分别设置有所述扫描线，所述数据线与所述扫描线垂直，每一像素电极包括至少两个子像素区域，所述数据线位于所述像素电极的下方，并位于相邻的两个子像素区域的交界处，所述像素电极在相邻的两个子像素区域的交界位置开设有若干缝隙，所述若干缝隙对准所述数据线并位于所述数据线的上方。
其中，所述像素电极包括一第一子像素区域及一第二子像素区域，所述第一子像素区域与所述第二子像素区域关于所述数据线对称，所述第一子像素区域及所述第二子像素区域上均开设有若干缝隙，该若干缝隙将每个子像素区域分隔为若干分隔片，该若干缝隙与该若干分隔片依次交替排列分布。
其中，所述第一子像素区域上的缝隙与所述第二子像素区域上对应的缝隙在所述数据线上方连通，并关于所述数据线对称，所述第一子像素区域上的分隔片与所述第二子像素区域上对应的分隔片在数据线上方连接，并关于该数据线对称，该数据线上方的第一子像素区域与第二子像素区域交界处形成了具有预定宽度且等间距交替排列的缝隙。
其中，所述第一子像素区域上的分隔片与所述第二子像素区域上对应的分隔片在所述数据线上方断开，所述数据线上方的像素电极沿着该数据线的长度方向形成了条状的开口，以减少所述数据线与该数据线上方的像素电极重叠面积。
其中，所述像素结构还包括若干像素共电极，所述像素电极另外的相对两端分别设置有一像素共电极，每个像素共电极的相对两端与所述扫面线之间间隔一预设的距离，且所述像素共电极的延长线与所述扫描线垂直，所述扫描线与构成所述像素共电极的材料位于同一金属层，位于该像素电极相对两端的像素共电极均与所述数据线平行，并关于该数据线轴对称，且所述像素共电极位于该像素电极的下方。
其中，所述像素结构还包括若干像素共电极，所述像素电极另外的相对两端分别设置有一像素共电极，每个像素共电极的相对两端与所述扫面线之间间隔一预设的距离，且所述像素共电极的延长线与所述扫描线垂直，构成所述像素共电极的材料与所述扫描线位于不同的金属层，该像素共电极跨过所述扫描线，并与所述像素电极存在部分重叠，位于该像素电极相对两端的像素共电极均与所述数据线平行，并关于该数据线轴对称，且所述像素共电极位于该像素电极的下方。
相较于现有技术，根据本发明的各个实施例所述的像素结构，由于所述数据线上方的第一子像素区域与第二子像素区域交界处均形成了预定宽度的交替排列的缝隙，或者该数据线上方的像素电极沿着该数据线的长度方向形成了条状的开口。因此，所述数据线与该数据线上方的像素电极重叠面积减少，如此不但降低了该数据线与像素电极之间的寄生电容，而且会改善在灰底白框画面下的垂直串扰的现象。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的像素结构的结构示意图。
图2为本发明第一实施例的像素结构一个实施方式的结构示意图。
图3为本发明第一实施例的像素结构另一个实施方式的结构示意图。
图4为本发明第二实施例的像素结构一个实施方式的结构示意图。
图5为本发明第二实施例的像素结构另一个实施方式的结构示意图。
图6为本发明第三实施例的像素结构一个实施方式的结构示意图。
图7为本发明第三实施例的像素结构另一个实施方式的结构示意图。
图8为本发明第四实施例的像素结构一个实施方式的结构示意图。
图9为本发明第四实施例的像素结构另一个实施方式的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而非用以限定本发明。此外，在附图中，结构相似或相同的单元用相同的标号表示。
请参阅图2，图2为本发明第一实施例的像素结构一个实施方式的结构示意图。如图2所示，所述像素结构200包括若干像素电极(pixel electrode)210、若干数据线(Data)220、若干扫描线(Gate)230及若干像素共电极240。每一数据线220位于对应的像素电极210下面，并与所述扫面线230垂直，所述像素共电极240位于每一像素电极210的相对两侧，并与该数据线220平行，其中，构成所述像素共电极240的材料与所述扫描线230位于相同金属层。
为了便于说明和描述，如图2所示，在本实施例的一个实施方式中，所述像素电极210的数量以一个为例加以说明。
在本发明的实施例中，每一所述像素电极210整体大致为长方形片状，其位于两个像素共电极240之间。所述像素电极210通过一像素电极主干250被划分为上下两个像素区域(pixel domain)。较佳地，每一像素电极210由该像素电极主干250划分为上下对称的两个像素区域，即，该两个像素区域关于所述像素电极主干250上下对称。
所述数据线220设置于所述像素电极210下面，并与所述像素电极主干250垂直，该数据线220用于传送灰度信号，所述像素电极210用于根据灰度信号驱动像素。所述像素电极210通过该数据线220被划分为左右两个像素区域，较佳地，每一像素电极210由该数据线220划分为左右对称的两个像素区域，即，该两个像素区域关于所述数据线220对称。在本发明的实施例中，由于所述数据线220与所述像素电极主干250垂直，因此，每一像素电极210可被该数据线220与像素电极主干250划分为四个子像素区域(如图1中虚线所示)，分别为第一子像素区域211、第二子像素区域212、第三子像素区域213及第四子像素区域214。
在本发明的实施例中，所述第一子像素区域211与所述第二子像素区域212关于所述数据线220对称，所述第三子像素区域213与所述第四子像素区域214关于所述数据线220对称。所述第一子像素区域211与所述第三子像素区域213关于所述像素电极主干250对称，所述第二子像素区域212与所述第四子像素区域214关于所述像素电极主干250对称。
所述第一子像素区域211、所述第二子像素区域212、所述第三子像素区域213与所述第四子像素区域214整体均大致为但并不局限于长方形片状。在本发明的实施例中，所述第一子像素区域211、所述第二子像素区域212、所述第三子像素区域213与所述第四子像素区域214上均开设有若干缝隙215，该若干缝隙215将每个子像素区域分隔为条状的若干分隔片216，该若干缝隙215与该若干分隔片216依次交替排列分布。较佳地，所述若干缝隙215的开口的宽度均相同，即两个相邻的分隔片216之间的距离相同，所述若干分隔片216的宽度均相同，即两个相邻的缝隙215之间的距离相同。
较佳地，在本发明的实施方式中，所述第一子像素区域211上的缝隙215与所述第二子像素区域212上对应的缝隙215在数据线220上方连通，并关于所述数据线220对称；所述第一子像素区域211上的分隔片216与所述第二子像素区域212上对应的分隔片216在数据线220上方连接，并关于该数据线220对称。所述第三子像素区域213上的缝隙215与所述第四子像素区域214上对应的缝隙215在所述数据线220上方连通，并关于该数据线220对称；所述第三子像素区域213上的分隔片216与所述第四子像素区域214上对应的分隔片216在所述数据线220上方连接，并关于该数据线220对称。所述第一子像素区域211与所述第三子像素区域213关于所述像素电极主干250对称，所述第一子像素区域211上的缝隙215和分隔片216与所述第三子像素区域213上对应的缝隙215和分隔片216分别关于所述像素电极主干250对称；所述第二子像素区域212与所述第四子像素区域214关于所述像素电极主干250对称，所述第二子像素区域212上的缝隙215和分隔片216与所述第四子像素区域214上对应的缝隙215和分隔片216分别关于所述像素电极主干250对称。
在本发明的实施例中，由于所述第一子像素区域211上的缝隙215与所述第二子像素区域212上对应的缝隙215在所述数据线220处连通，以及所述第三子像素区域213上的缝隙215与所述第四子像素区域214上对应的缝隙215在所述数据线220处连通，即，该数据线220上方的第一子像素区域211与第二子像素区域212交界处以及所述第三子像素区域213及所述第四子像素区域214的交界处均形成了预定宽度的交替排列的缝隙。因此，所述数据线220与该数据线220上方的像素电极210重叠面积减少，如此不但降低了该数据线220与像素电极210之间的寄生电容(Parasitic Capacitance)，而且会改善在灰底白框画面下的垂直串扰(V-Crosstalk)的现象。
所述扫描线230用于传输扫描信号，在本发明的实施例中，所述扫描线230设置于所述像素电极210的相对两端(即平行于该像素电极210的短边方向)，并与该像素电极210之间间隔有预设的距离。位于该像素电极210相对两端的扫描线230相互平行，且与所述数据线220及所述像素共电极240垂直。所述扫描线230与构成所述像素共电极240的材料位于同一金属层。
所述像素共电极240用于向像素提供共电极电压。在本发明的实施例中，所述像素共电极240设置于所述像素电极210另外的相对两端(即平行于该像素电极210的长边方向)，并与该像素电极210的相对两端的边缘部分重叠。位于该像素电极210相对两端的像素共电极240相互平行，且位于该像素电极210的下方。在本发明的实施例中，每个像素共电极240的相对两端与所述扫面线230之间间隔一预设的距离，该像素共电极240的延长线与所述扫描线230垂直。较佳地，两个所述像素共电极240与所述数据线220平行，并关于该数据线220轴对称。
可以理解，所述像素电极210的数量还可以为两个，请参阅图3，图3为本发明第一实施例的像素结构另一个实施方式的结构示意图。在本实施方式中，以该像素电极210的数量为两个为例加以说明。
在该实施方式中，两个像素电极210并排排列至同一平面上，并间隔一定的距离。所述数据线220设置于该像素电极210的下面，所述扫描线230位于两个像素电极210之间，并与该两个像素电极210互相间隔一预定的距离，并与所述数据线220垂直。每一像素电极210可被该数据线220与像素电极主干250划分为四个子像素区域，分别为第一子像素区域211、第二子像素区域212、第三子像素区域213及第四子像素区域214。
在本实施方式中，每个像素电极210的相对两端(即平行于该像素电极210的长边方向)设置有像素共电极240，该像素共电极240位于该像素电极210的下方，并与该像素电极210的相对两端的边缘部分重叠。位于该像素电极210相对两端的像素共电极240相互平行，所述像素共电极240的端部与所述扫面线230之间分离，相互间隔一预设的距离，该像素共电极240的延长线方向与所述扫描线230垂直。较佳地，两个所述像素共电极240与所述数据线220平行，并关于该数据线220轴对称。所述扫描线230与构成所述像素共电极240的材料位于同一金属层。
请参阅图4，图4为本发明第二实施例的像素结构一个实施方式的结构示意图。如图4所示，为了便于说明和描述，在本实施方式中，所述像素电极的数量以一个为例加以说明。在本发明实施例中，组成该实施例的像素结构300的构成与上述图2所示的像素结构200的构成相同，该像素结构300包括像素电极210、数据线220、两个扫描线230及两个像素共电极240，该数据线220位于所述像素电极210下面，并与所述扫面线230垂直，所述像素共电极240位于所述像素电极210的相对两侧，并与该数据线220平行，且该像素共电极240位于该像素电极210的下方，并与该像素电极210的相对两端的边缘部分重叠。
本实施例的像素结构300与上述图2所示的像素结构200的不同之处在于：构成所述像素共电极240的材料与所述扫描线230位于不同的金属层，此时，该像素共电极240跨过所述扫描线230，并与所述像素电极210存在部分重叠。
可以理解，所述像素电极210的数量还可以为两个，请参阅图5，图5为本发明第二实施例的像素结构另一个实施方式的结构示意图。在本实施方式中，以该像素电极210的数量为两个加以说明。
在该实施方式中，两个像素电极210并排排列至同一平面上，并间隔一定的距离。所述数据线220设置于该像素电极210的下面，所述扫描线230位于两个像素电极210之间，并与该两个像素电极210互相间隔一预定的距离，并与所述数据线220垂直。构成所述像素共电极240的材料与所述扫描线230位于不同的金属层，此时，该像素共电极240跨过所述扫描线230，并与所述像素电极210存在部分重叠。
请参阅图6，图6为本发明第三实施例的像素结构一个实施方式的结构示意图。如图6所示，为了便于说明和描述，在本实施方式中，所述像素电极的数量以一个为例加以说明。在本发明实施例中，组成该实施例的像素结构400的构成与上述图2所示的像素结构200的构成基本相同，该像素结构400包括像素电极210、数据线220、两个扫描线230及两个像素共电极240，所述数据线220位于所述像素电极210下面，并与所述扫面线230垂直，所述像素共电极240位于该像素电极210的相对两侧，并与所述数据线220平行，且该像素共电极240位于该像素电极210的下方，并与该像素电极210的相对两端的边缘部分重叠。
本实施例的像素结构400与上述图2所示的像素结构200的不同之处在于：所述第一子像素区域211上的分隔片216与所述第二子像素区域212上对应的分隔片216在所述数据线220上方不连接，所述第三子像素区域213上的分隔片216与所述第四子像素区域214上对应的分隔片216在该数据线220上方不连接。也即是说，由于该第一子像素区域211上的分隔片216与所述第二子像素区域212上对应的分隔片216在数据线220上方断开，且该第三子像素区域213上的分隔片216与所述第四子像素区域214上对应的分隔片216在所述数据线220上方断开，即，该数据线220上方的像素电极210沿着该数据线220的长度方向形成了上下两个条状的开口218，该上下两个开口218由所述像素电极主干250分隔。因此，由于该像素电极210对应所述数据线220处形成了所述开口218，所述数据线220与该数据线220上方的像素电极210重叠面积减少，如此不但降低了该数据线220与像素电极210之间的寄生电容，而且会改善在灰底白框画面下的垂直串扰的现象。
可以理解，所述像素电极210的数量还可以为两个，请参阅图7，图7为本发明第三实施例的像素结构另一个实施方式的结构示意图。在本实施方式中，以该像素电极210的数量为两个加以说明。
在该实施方式中，两个像素电极210并排排列至同一平面上，并间隔一定的距离。所述数据线220设置于该像素电极210的下面，所述扫描线230位于两个像素电极210之间，并与该两个像素电极210互相间隔一预定的距离，并与所述数据线220垂直。在本实施方式中，每个像素电极210的相对两端(即平行于该像素电极210的长边方向)设置有像素共电极240，该像素共电极240位于该像素电极210的下方，并与该像素电极210的相对两端的边缘部分重叠。位于该像素电极210相对两端的像素共电极240相互平行，所述像素共电极240的端部与所述扫面线230之间分离，相互间隔一预设的距离，该像素共电极240的延长线方向与所述扫描线230垂直。两个所述像素共电极240与所述数据线220平行，并关于该数据线220轴对称。所述扫描线230与构成所述像素共电极240的材料位于同一金属层。
请参阅图8，图8为本发明第四实施例的像素结构一个实施方式的结构示意图。如图8所示，为了便于说明和描述，在本实施方式中，所述像素电极的数量以一个为例加以说明。在本发明实施例中，组成该实施例的像素结构500的构成与上述图6所示的像素结构400的构成相同，该像素结构500包括像素电极210、数据线220、两个扫描线230及两个像素共电极240，该数据线220位于所述像素电极210下面，并与所述扫面线230垂直，所述像素共电极240位于所述像素电极210的相对两侧，并与该数据线220平行，且该像素共电极240位于该像素电极210的下方，并与该像素电极210的相对两端的边缘部分重叠。
本实施例的像素结构500与上述图6所示的像素结构400的不同之处在于：构成所述像素共电极240的材料与所述扫描线230位于不同的金属层，此时，该像素共电极240跨过所述扫描线230，并与所述像素电极210存在部分重叠。
可以理解，所述像素电极210的数量还可以为两个，请参阅图9，图9为本发明第四实施例的像素结构另一个实施方式的结构示意图。在本实施方式中，以该像素电极210的数量为两个加以说明。
在该实施方式中，两个像素电极210并排排列至同一平面上，并间隔一定的距离。所述数据线220设置于该像素电极210的下面，所述扫描线230位于两个像素电极210之间，并与该两个像素电极210互相间隔一预定的距离，并与所述数据线220垂直。构成所述像素共电极240的材料与所述扫描线230位于不同的金属层，此时，该像素共电极240跨过所述扫描线230，并与所述像素电极210存在部分重叠。
此外当所述数据线220上方的第一子像素区域211与第二子像素区域212交界处以及所述第三子像素区域213及所述第四子像素区域214的交界处设计为预定宽度的交替排列的缝隙或是设计为沿着数据线220长度方向开设的开口218时，则像素结构可为非彩色滤光阵列(color filter on array，CFA)，则色阻制作于上基板的彩色滤光片(colorfilter，CF)侧，或者，像素结构可为CFA，则色阻制作于下基板的薄膜晶体管(thin filmtransistor，TFT)侧。
可以理解，在本发明的其实实施例中，每个像素电极所包括的子像素区域并与不限于4个，还可以为2个、6个、8个，或其他数量个，每个子像素区域的构成与上述实施例二至实施例四的子像素区域的构成相同。
综上所述，根据本发明的上述各个实施例所述的像素结构，由于所述数据线220上方的第一子像素区域211与第二子像素区域212交界处以及所述第三子像素区域213及所述第四子像素区域214的交界处均形成了预定宽度的交替排列的缝隙，或者该数据线220上方的像素电极210沿着该数据线220的长度方向形成了上下两个条状的开口218。因此，所述数据线220与该数据线220上方的像素电极210重叠面积减少，如此不但降低了该数据线220与像素电极210之间的寄生电容，而且会改善在灰底白框画面下的垂直串扰的现象。
本发明的另一实施例的还提供一种液晶显示器，该液晶显示器包括扫描驱动电路(图未示)、数据驱动电路(图未示)及上述实施例所述的像素结构。该像素结构包括若干像素电极210、若干数据线220、若干扫描线230及若干像素共电极240。所述数据线220位于对应的像素电极210下面，并与所述扫面线230垂直，每一像素电极210的相对两侧设置有所述像素共电极240，该像素共电极240与该数据线220平行。其中，构成所述像素共电极240的材料与所述扫描线230位于相同金属层，也可以位于不同的金属层。
所述扫描驱动电路用于产生扫描信号，所述扫描线230与该扫描驱动电路电性连接，用于传送所述扫描信号。所述数据驱动电路用于产生灰度信号，所述数据线220与该数据驱动电路电性连接，用于传送所述灰度信号。所述像素电极210根据所述灰度信号驱动像素。
可以理解的是，所述液晶显示器及所述像素结构可以应用于电子纸、液晶电视、移动电话、数码相框、平板电脑等任何具有显示功能的产品或部件。
在本发明实施例的液晶显示器中，由于所述数据线220上方的第一子像素区域211与第二子像素区域212交界处以及所述第三子像素区域213及所述第四子像素区域214的交界处均形成了预定宽度的交替排列的缝隙，或者该数据线220上方的像素电极210沿着该数据线220的长度方向形成了上下两个条状的开口218。因此，所述数据线220与该数据线220上方的像素电极210重叠面积减少，如此不但降低了该数据线220与像素电极210之间的寄生电容，而且会改善在灰底白框画面下的垂直串扰的现象。此外，当液晶显示面板正常显示时，各子像素区域的交界处和像素电极边缘区域由于受液晶分子导向不良所造成的不规则暗纹(Dis-clination line)，可通过所述数据线遮挡而不可见。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (12)

1.一种像素结构，包括若干像素电极、若干数据线、若干像素共电极及若干扫描线，每一像素电极的相对两端分别设置有所述扫描线，且所述扫描线与所述像素电极之间间隔有预定的距离，每一像素电极另外的相对两端分别设置有一像素共电极，所述数据线与所述扫描线垂直，其特征在于，每个像素共电极的相对两端与所述扫描线之间间隔一预设的距离，且所述像素共电极的延长线与所述扫描线垂直，每一像素电极包括至少两个子像素区域，所述数据线位于所述像素电极的下方，并位于相邻的两个子像素区域的交界处，所述像素电极在相邻的两个子像素区域的交界位置开设有若干缝隙，所述若干缝隙对准所述数据线并位于所述数据线的上方。
2.如权利要求1所述的像素结构，其特征在于，所述像素电极包括一第一子像素区域及一第二子像素区域，所述第一子像素区域与所述第二子像素区域关于所述数据线对称，所述第一子像素区域及所述第二子像素区域上均开设有若干缝隙，该若干缝隙将每个子像素区域分隔为若干分隔片，该若干缝隙与该若干分隔片依次交替排列分布。
3.如权利要求2所述的像素结构，其特征在于，所述第一子像素区域上的缝隙与所述第二子像素区域上对应的缝隙在所述数据线上方连通，并关于所述数据线对称，所述第一子像素区域上的分隔片与所述第二子像素区域上对应的分隔片在数据线上方连接，并关于该数据线对称，该数据线上方的第一子像素区域与第二子像素区域交界处形成了具有预定宽度且等间距交替排列的缝隙。
4.如权利要求2所述的像素结构，其特征在于，所述第一子像素区域上的分隔片与所述第二子像素区域上对应的分隔片在所述数据线上方断开，所述数据线上方的像素电极沿着该数据线的长度方向形成了条状的开口，以减少所述数据线与该数据线上方的像素电极重叠面积。
5.如权利要求1所述的像素结构，其特征在于，所述扫描线与构成所述像素共电极的材料位于同一金属层，位于该像素电极相对两端的像素共电极均与所述数据线平行，并关于该数据线轴对称，且所述像素共电极位于该像素电极的下方。
6.如权利要求1所述的像素结构，其特征在于，构成所述像素共电极的材料与所述扫描线位于不同的金属层，该像素共电极跨过所述扫描线，并与所述像素电极存在部分重叠，位于该像素电极相对两端的像素共电极均与所述数据线平行，并关于该数据线轴对称，且所述像素共电极位于该像素电极的下方。
7.一种液晶显示器，其特征在于，所述液晶显示器包括：
一扫描驱动电路，用于产生扫描信号；
一数据驱动电路，用于产生灰度信号；及
一像素结构，包括若干像素电极、若干数据线、若干像素共电极及若干扫描线，所述扫描线与所述扫描驱动电路电性连接以传送所述扫描信号，所述数据线与所述数据驱动电路电性连接以传送所述灰度信号，所述像素电极根据所述灰度信号驱动像素；其中，每一像素电极的相对两端分别设置有所述扫描线，且所述扫描线与所述像素电极之间间隔有预定的距离，每一像素电极另外的相对两端分别设置有一像素共电极，所述数据线与所述扫描线垂直；每个像素共电极的相对两端与所述扫描线之间间隔一预设的距离，且所述像素共电极的延长线与所述扫描线垂直，每一像素电极包括至少两个子像素区域，所述数据线位于所述像素电极的下方，并位于相邻的两个子像素区域的交界处，所述像素电极在相邻的两个子像素区域的交界位置开设有若干缝隙，所述若干缝隙对准所述数据线并位于所述数据线的上方。
8.如权利要求7所述的液晶显示器，其特征在于，所述像素电极包括一第一子像素区域及一第二子像素区域，所述第一子像素区域与所述第二子像素区域关于所述数据线对称，所述第一子像素区域及所述第二子像素区域上均开设有若干缝隙，该若干缝隙将每个子像素区域分隔为若干分隔片，该若干缝隙与该若干分隔片依次交替排列分布。
9.如权利要求8所述的液晶显示器，其特征在于，所述第一子像素区域上的缝隙与所述第二子像素区域上对应的缝隙在所述数据线上方连通，并关于所述数据线对称，所述第一子像素区域上的分隔片与所述第二子像素区域上对应的分隔片在数据线上方连接，并关于该数据线对称，该数据线上方的第一子像素区域与第二子像素区域交界处形成了具有预定宽度且等间距交替排列的缝隙。
10.如权利要求8所述的液晶显示器，其特征在于，所述第一子像素区域上的分隔片与所述第二子像素区域上对应的分隔片在所述数据线上方断开，所述数据线上方的像素电极沿着该数据线的长度方向形成了条状的开口，以减少所述数据线与该数据线上方的像素电极重叠面积。
11.如权利要求7所述的液晶显示器，其特征在于，所述扫描线与构成所述像素共电极的材料位于同一金属层，位于该像素电极相对两端的像素共电极均与所述数据线平行，并关于该数据线轴对称，且所述像素共电极位于该像素电极的下方。
12.如权利要求7所述的液晶显示器，其特征在于，构成所述像素共电极的材料与所述扫描线位于不同的金属层，该像素共电极跨过所述扫描线，并与所述像素电极存在部分重叠，位于该像素电极相对两端的像素共电极均与所述数据线平行，并关于该数据线轴对称，且所述像素共电极位于该像素电极的下方。
CN201410783882.3A 2014-12-16 2014-12-16 像素结构及具有该像素结构的液晶显示器 Active CN104503157B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410783882.3A CN104503157B (zh) 2014-12-16 2014-12-16 像素结构及具有该像素结构的液晶显示器
US14/431,047 US9935130B2 (en) 2014-12-16 2014-12-23 Pixel structure and liquid crystal display comprising the pixel structure
PCT/CN2014/094684 WO2016095247A1 (zh) 2014-12-16 2014-12-23 像素结构及具有该像素结构的液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410783882.3A CN104503157B (zh) 2014-12-16 2014-12-16 像素结构及具有该像素结构的液晶显示器

Publications (2)

Publication Number Publication Date
CN104503157A CN104503157A (zh) 2015-04-08
CN104503157B true CN104503157B (zh) 2017-11-28

Family

ID=52944562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410783882.3A Active CN104503157B (zh) 2014-12-16 2014-12-16 像素结构及具有该像素结构的液晶显示器

Country Status (2)

Country Link
CN (1) CN104503157B (zh)
WO (1) WO2016095247A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164880B (zh) * 2015-06-09 2022-05-10 群创光电股份有限公司 显示装置
CN105182647B (zh) 2015-10-16 2019-01-11 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及驱动方法
CN105785683A (zh) * 2016-05-24 2016-07-20 深圳市华星光电技术有限公司 像素结构及其阵列基板和液晶面板
CN106547147A (zh) * 2016-11-01 2017-03-29 深圳市华星光电技术有限公司 像素结构及液晶显示器
WO2018176462A1 (en) * 2017-04-01 2018-10-04 Boe Technology Group Co., Ltd. Liquid crystal array substrate, liquid crystal display panel, and liquid crystal display apparatus
CN107329334B (zh) * 2017-08-03 2019-03-12 深圳市华星光电半导体显示技术有限公司 像素电极及液晶显示面板
CN107608146B (zh) * 2017-11-02 2020-01-03 深圳市华星光电半导体显示技术有限公司 像素结构及液晶显示面板
CN109410853B (zh) * 2018-10-23 2020-10-13 深圳市华星光电技术有限公司 一种改善垂直串扰的电路与方法
CN111983854A (zh) 2020-08-07 2020-11-24 深圳市华星光电半导体显示技术有限公司 像素电极、显示面板以及显示装置
CN111983856A (zh) * 2020-08-10 2020-11-24 深圳市华星光电半导体显示技术有限公司 液晶显示面板和液晶显示装置
CN112083605B (zh) * 2020-08-26 2022-11-29 成都中电熊猫显示科技有限公司 液晶面板、显示装置及液晶面板的配向方法
CN112086028B (zh) * 2020-09-17 2022-07-29 Tcl华星光电技术有限公司 一种像素排列结构及显示面板
CN112327549B (zh) * 2020-11-05 2022-10-21 北海惠科光电技术有限公司 显示面板和显示装置
CN113448132B (zh) * 2021-06-24 2023-10-31 Tcl华星光电技术有限公司 显示面板和电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101398587B (zh) * 2007-09-29 2011-02-16 北京京东方光电科技有限公司 水平电场型液晶显示装置的像素结构
CN101706635B (zh) * 2009-11-02 2020-04-14 友达光电股份有限公司 像素阵列、聚合物稳定配向液晶显示面板以及光电装置
CN102156371B (zh) * 2010-01-15 2013-09-25 友达光电股份有限公司 像素阵列
CN101782703B (zh) * 2010-01-20 2011-11-09 友达光电股份有限公司 像素阵列
KR101793176B1 (ko) * 2010-08-05 2017-11-03 삼성디스플레이 주식회사 표시 장치
CN102759833B (zh) * 2012-07-27 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN202837761U (zh) * 2012-07-27 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN103543563B (zh) * 2013-10-23 2016-01-20 南京中电熊猫液晶显示科技有限公司 一种高开口光配向像素结构

Also Published As

Publication number Publication date
WO2016095247A1 (zh) 2016-06-23
CN104503157A (zh) 2015-04-08

Similar Documents

Publication Publication Date Title
CN104503157B (zh) 像素结构及具有该像素结构的液晶显示器
CN105045012B (zh) 像素结构、阵列基板及液晶显示面板
CN104155819B (zh) 像素结构及其驱动方法、显示装置
TWI472860B (zh) 顯示面板
CN105549259B (zh) 显示面板和显示装置
CN106373493A (zh) 一种拼接屏、拼接屏的驱动方法、装置及显示设备
CN109387962A (zh) 液晶显示面板与液晶显示装置
CN104062819B (zh) 显示面板
KR101318305B1 (ko) 어레이 기판 및 이를 이용한 표시 장치
CN107219677A (zh) 异形显示面板及显示装置
CN106165005A (zh) 有源矩阵基板和显示装置
CN106775099A (zh) 触控显示面板及触控显示装置
CN102959462A (zh) 显示面板和显示装置
CN112987360B (zh) 显示面板及显示装置
CN110047901A (zh) 一种显示面板和电子设备
CN204496141U (zh) 液晶屏及显示装置
CN107203079A (zh) 一种显示面板及显示装置
CN106094334A (zh) 显示面板及显示装置
CN107976852A (zh) 阵列基板、显示面板与显示装置
CN108279523A (zh) 显示面板和显示装置
CN105892175A (zh) 显示面板和显示装置
CN103869566B (zh) 一种像素结构、液晶显示面板及其立体显示装置
CN104678629B (zh) 显示面板
CN104216181A (zh) 显示面板及曲面显示器
CN107024807A (zh) 显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant