CN104465674A - 低温多晶硅(ltps)产品结构及制造方法 - Google Patents
低温多晶硅(ltps)产品结构及制造方法 Download PDFInfo
- Publication number
- CN104465674A CN104465674A CN201410852082.2A CN201410852082A CN104465674A CN 104465674 A CN104465674 A CN 104465674A CN 201410852082 A CN201410852082 A CN 201410852082A CN 104465674 A CN104465674 A CN 104465674A
- Authority
- CN
- China
- Prior art keywords
- layer
- cabling
- pad
- nmos
- grooving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 316
- 229910052751 metal Inorganic materials 0.000 claims abstract description 93
- 239000002184 metal Substances 0.000 claims abstract description 93
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 30
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 239000012212 insulator Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 29
- 239000011241 protective layer Substances 0.000 claims description 29
- 235000012239 silicon dioxide Nutrition 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 11
- 238000012360 testing method Methods 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 4
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000009412 basement excavation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种低温多晶硅(LTPS)产品结构及制造方法，结构包括:基材、位于所述基材上的N型金属氧化半导体(NMOS)和P型金属氧化半导体(PMOS)、第一金属层，位于所述NMOS与所述PMOS的一栅极绝缘层上，所述第一金属层用于形成一栅极、以及用于形成至少一第一走线；一第二金属层，用于形成所述NMOS与所述PMOS的漏极和源极以及至少一第二走线；一层间绝缘层，位于所述第一金属层以及所述栅极绝缘层上；至少一挖槽，用以曝露所述第一走线的一端点，避免走线间的干扰，以提升产品的品质。
Description
【技术领域】
本发明涉及液晶生产技术领域，特别涉及一种可提升良率的低温多晶硅产品结构及其制造方法。
【背景技术】
采用低温多晶硅薄膜晶体管(LTPS TFT)的液晶显示屏幕(LCD)具有高分辨率、反应速度快、高亮度、高开口率等优点，加上由于LTPS-TFT LCD的硅结晶排列较非晶硅(Amorphous silicon，A-Si)有次序，使得电子移动率相对高100倍以上，可以将***驱动电路同时制作在玻璃基板上，达到***整合的目标、节省空间及驱动IC的成本。但是LTPS的工艺流程相对于非晶硅(Amorphous silicon，A-Si)来说变得非常的复杂，对于工艺的要求也变得非常的苛刻。因此对于低温多晶硅(LTPS)工艺设计的优化也显得尤为重要。
请参照图2，为先前技术LTPS结构中平坦层(Planarization,PLN)挖洞区域示意图。在低温多晶硅(LTPS)工艺中，通常是在平坦层(Planarization,PLN)挖洞形成一个大第二挖槽40将全部的垫(Pad)34或全部的集成电路(IC)33的管脚或具有多个连接点的整个软性电路板32暴露出。所述垫34(Pad)是形成于结构中第二走线35末梢的端点。
由于平坦层(Planarization,PLN)较厚，在进行透明导电层的氧化铟锡(ITO)曝光时,由于该处光阻较厚，曝光不完全，光阻会有残留，导致第二走线35或管脚之间短路(short)，干扰所传输的讯号，影响面板显示。
请参考图2，结构中，由第二金属层20形成多条第二走线35，各走线的端点包含一垫34。有些垫34可连接电路单元(Cell Test)测试单元的管脚，此外垫34可与集成电路33(IC)的管脚或者软性电路板(Flexible Print Circuit,FPC)32的多数个接点相接。集成电路33(IC)管脚，可以经由第二金属层20或直接与软性电路板32(Flexible Print Circuit,FPC)的接点相接合，例如集成电路33(IC)管脚的垫34可经由第二走线35与软性电路板32(Flexible PrintCircuit,FPC)相接合。
先前技术中，通常是将集成电路33(IC)管脚以及软性电路板32(Flexible Print Circuit,FPC)的接点整个区域对应的平坦层21(Planarization,PLN)挖成一个大挖槽40，或是将对应多数个垫34的整个区域挖成一个大挖槽40。由于在平坦层21(Planarization,PLN)形成挖槽40时，在尖锥(Taper)角部分有过多光阻的残留，使得曝光部分不彻底，形成透明导电层时，造成氧化铟锡(ITO)在沟槽部分的残留。残留的透明导电层的氧化铟锡(ITO)会把相邻的走线(例如信号线和数据线)短路在一起，造成整个面板的显示异常。
【发明内容】
为解决上述问题，根据本发明，连接电路单元测试管脚的垫、连接集成电路的管脚和垫、以及连接软性电路板管脚的垫是与第一金属层的第一走线相结合，并形成挖槽以曝露所述第一走线的一端点处的垫，所述挖槽仅穿过所述平坦层和所述层间绝缘层，以及所述挖槽仅穿过所述第一透明导电层、所述保护层、以及所述第二透明导电层中至少之一层。所述挖槽不需穿过第二金属的分布区(例如NMOS与PMOS的漏极和源极以及至少一第二走线)，然后再进行集成电路或软性电路板的黏合(Bonding)，从而避免了先前技术使用第二金属的短路与干扰的问题。
本发明的一优选实施例提供了本发明一实施例，为一种低温多晶硅(LTPS)产品结构，一基材；至少一N型金属氧化半导体(NMOS)位于所述基材上；至少一P型金属氧化半导体(PMOS)位于所述基材上；一第一金属层，位于所述NMOS与所述PMOS的一栅极绝缘层上，所述第一金属层用于形成一栅极、以及用于形成至少一第一走线；一第二金属层，用于形成所述NMOS与所述PMOS的漏极和源极以及至少一第二走线；一层间绝缘层，位于所述第一金属层以及所述栅极绝缘层上；一平坦层位于所述NMOS以及所述PMOS上方；一第一透明导电层位于所述平坦层上方并覆盖所述平坦层至少一部分；一保护层位于所述平坦层和所述第一透明导电层上方；一第二透明导电层位于所述保护层上方，所述第二透明导电层经由穿过所述保护层以及所述平坦层的通孔与所述NMOS的漏极和源极相连结；至少一挖槽，所述挖槽穿过所述平坦层和所述层间绝缘层，以及所述挖槽穿过所述第一透明导电层、所述保护层、以及所述第二透明导电层中至少之一层以曝露所述第一走线的一端点。
所述N型金属氧化半导体包括:一遮蔽层位于所述基材上以覆盖部分基材；一阻隔层位于所述遮蔽层以及基材上；一二氧化硅层位于阻隔层上；一N通道层位于二氧化硅层上，所述N通道层具一多晶硅层、两N+型层，所述两N+型层的内侧各自接合于所述N通道层的两外侧，两N-型层的两端各自接合于所述多晶硅层外侧端以及两N+型层的内侧端；所述栅极绝缘层，位于所述N通道层以及所述二氧化硅层上；所述第一金属层，经由所述栅极绝缘层与所述N通道层绝缘分隔；一层间绝缘层，位于所述N型金属氧化半导体(NMOS)最上层；以及漏极和源极，由所述第二金属层形成，各自经由通孔连结所述N+型层,所述通孔穿设于所述层间绝缘层以及所述栅极绝缘层。
所述P型金属氧化半导体，包括:一阻隔层位于所述基材上；一二氧化硅层位于阻隔层上；一P通道层位二氧化硅层上，所述P通道层具一多晶硅层、两P+型层，所述两P+型层的内侧各自接合于所述N通道层的两外侧；所述栅极绝缘层，位于所述N通道层以及所述二氧化硅层上；所述第一金属层，经由所述栅极绝缘层与所述P通道层与绝缘分隔；一层间绝缘层，位于所述P型金属氧化半导体(PMOS)最上层；以及漏极和源极，由所述第二金属层形成，各自经由通孔连结所述P型金属氧化半导体的所述P+型层，所述通孔穿设于所述层间绝缘层以及所述栅极绝缘层。
所述走线的所述端点包括一第一垫，所述第一垫是与一电路单元测试管脚电性相连，所述挖槽是曝露出所述第一垫。
所述走线的所述端点包括一第一垫，所述第一垫是与一集成电路芯片电性相连，所述挖槽是曝露出所述第一垫。
所述走线的所述端点包括一第一垫，所述第一垫是与一软性电路板电性相连，所述挖槽是曝露出所述第一垫。
本发明另一实施例，为一种低温多晶硅产品的制造方法，包括:提供一基材；形成NMOS与PMOS于所述基材上；形成第一金属层于所述NMOS与所述PMOS的一栅极绝缘层上，并加以图案化以构成所述NMOS与所述PMOS的栅极以及至少一第一走线；形成第二金属层并加以图案化以构成所述NMOS与所述PMOS的漏极与源极以及至少一第二走线；形一层间绝缘层于所述第一金属层以及所述栅极绝缘层上；形成平坦层于NMOS与PMOS上，所述平坦层覆盖所述NMOS与所述PMOS的漏极和源极以及所述第二走线；形成第一透明导电层于所述平坦层上以覆盖至少一部分所述平坦层；形成保护层于第一透明导电层与所述平坦层上；形成第二透明导电层于所述保护层上；挖洞形成至少一挖槽，所述第一挖槽穿过所述平坦层和所述层间绝缘层，以及所述挖槽穿过所述第一透明导电层、所述保护层、以及所述第二透明导电层中至少之一层以曝露所述第一走线的一端点。
所述第一走线的端点包含一第一垫，且所述第一走线与一电路单元测试管脚电性相连，所述第一挖槽形成于所述第一垫的上方。
所述第一走线的端点包含一第一垫，且所述第一走线与一集成电路芯片电性相连，所述挖槽形成于所第一述垫的上方。
所述第一走线的端点包含一第一垫，且所述第一走线与一软性电路板电性相连，所述挖挖槽形成于所述第一垫的上方。
本发明所述挖槽不需穿过第二金属的分布区(例如NMOS与PMOS的漏极和源极以及至少一第二走线)，而且挖槽内第一走线仅由第一金属形成，然后再进行集成电路或软性电路板的黏合(Bonding)，本发明所述一层间绝缘层，位于所述第一金属层以及所述栅极绝缘层上，因此第一走线(第一金属层形成)经由层间绝缘层和残留的透明导电层的氧化铟锡(ITO)形成隔绝分离，具体解决先前技术，挖平坦层第二挖槽时，第二金属层因残留的透明导电层的氧化铟锡(ITO)会把相邻的走线短路在一起，造成整个面板的显示异常的缺点。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，幷配合所附图式，作详细说明如下：
【附图说明】
图1为低温多晶硅(LTPS)结构示意图。
图2为先前技术LTPS结构中平坦层(Planarization,PLN)挖洞区域示意图。
图3为根据本发明之实施例之LTPS产品结构的挖槽以及由第一金属层形成第一走线的示意图。
图4为图3的第二金属层分布于第一金属层结构上示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。
请参考图1所示，为低温多晶硅薄膜(LTPS)的结构剖面示意图(并不涵盖本发明的挖槽50)，所述结构具有基材11，N型金属氧化半导体(NMOS)41、P型金属氧化半导体(PMOS)42形成于基材11上，以及氧化铟锡(ITO)的透明导电层22、24。所述基材11可以是玻璃，遮蔽层12位于基材11上，通常由非晶硅层或钼(A-Si/Mo)组成。间隔层位于玻璃基材11上并覆盖遮蔽层12，间隔层通常由氮化硅层(SiNx)的阻隔层13，以及二氧化硅层14组成。NMOS 41的N通道层15或PMOS 42的P通道层16位于二氧化硅层14上。N通道层15的两外侧端，分别具有N+型层151以及N-型层152，N+型层151位于N通道层15的最外侧端，N-型层152邻接于N+型层151，N通道层15的内部，是N通道层15的多晶硅层153(Poly)。P通道层16的两外侧端，具有P+型层161，P通道层16的内部，是P通道层16的多晶硅层162(Poly)。第一金属层19形成为NMOS 41与PMOS 42的栅极(GateElectrode，GE)，位于栅极绝缘层17上，分别与N通道层15或P通道层16绝缘。层间绝缘层18(inter-level dielectric，ILD)位于第一金属层19以及栅极绝缘层17上。平坦层21(Planarization,PLN)位于层间绝缘层18上。第二金属层20通过穿越层间绝缘层18，以及栅极绝缘层17的通孔分别与N+型层151以及P+型层161连接。第二金属层20形成为N型金属氧化半导体41(NMOS)以及P型金属氧化半导体42(PMOS)的源极/漏极电极层(Source/Drain,SD)。第二透明导电层24位于平坦层21上。保护层23(Protective Layer,PV)位于第二透明导电层24上。第一透明导电层22，位于保护层23(Protective Layer,PV)上。第一透明导电层22以及第二透明导电层24通常是以氧化铟锡(ITO)制成。第一透明导电层22穿过保护层23以及平坦层21与第二金属层20连结。
上述结构下，如上所述，先前技术中，如图2所示，平坦层21位在第二金属层20的上层，平坦层21挖洞产生第二挖槽40后，先前技术挖一个洞的外露范围，通常涵盖第二金属层20形成的第二走线35、第二垫34、以及与第二金属层20其他部分(例如所述NMOS 41与所述PMOS 42的漏极和源极)的交界处。
根据本发明一实施例，提供一种可提升良率的低温多晶硅产品结构，如图3所示，形成挖槽50。将上述图1中的低温多晶硅(LTPS)结构垂直挖洞形成的挖槽50所经过的层，为形成于二氧化硅层14以及第一金属层19之上的层。所述第一金属层19除了形成栅极之外并构成第一走线55。所述挖槽50仅穿过所述平坦层21和所述层间绝缘层18，以及所述挖槽50仅穿过所述第一透明导电层22、所述保护层23、以及所述第二透明导电层24中至少之一层以曝露所述第一走线55的一端点，所述端点处通常是形成有利于连接的第一垫54。垂直挖洞的所述挖槽50不需穿过第二金属20的分布区(例如NMOS41与PMOS 42的漏极和源极以及至少一第二走线35)。
于本实施例中，所述挖槽50分别位于第一走线55端点的第一垫54、与电路单元测试管脚连接的第一垫54、与集成电路33连接的第一垫54、与软性电路板32连接的第一垫54上并曝露出所述第一垫54。于本实施例中，每个挖槽50都不需穿过第二金属层20的分布区。
如上所述，本发明一种低温多晶硅(LTPS)产品结构，是在图1所示的低温多晶硅(LTPS)结构上挖设如图3的多个挖槽50，所以整体结构包括:基材11；N型金属氧化半导体41(NMOS)位于所述基材11上(基材11可以是玻璃)，以及P型金属氧化半导体42(PMOS)位于所述基材11上；第一金属层19，位于所述NMOS 41与所述PMOS 42的一栅极绝缘层17上，所述第一金属层19用于形成NMOS 41与PMOS 42的栅极、以及用于形成至少一第一走线55；
第二金属层20，用于形成所述NMOS 41与所述PMOS 42的漏极和源极以及至少一第二走线35，其中一些第二走线35可以与所述NMOS 41与所述PMOS42的漏极和源极相连；一层间绝缘层18，位于所述第一金属层19以及所述栅极绝缘层17上，因此第一走线55(第一金属层19形成)经由层间绝缘层18和残留的透明导电层的氧化铟锡(ITO)形成隔绝分离，具体解决先前技术平坦层21挖槽时，第二金属层20所产生的相邻短路的问题。
平坦层21位于所述NMOS 41以及所述PMOS 42上方；第一透明导电层22位于所述平坦层21上方并覆盖所述平坦层21至少一部分；保护层23位于所述平坦层21和所述第一透明导电层22上方；第二透明导电层24位于所述保护层23上方，所述第二透明导电层24经由穿过所述保护层23以及所述平坦层21的通孔与所述NMOS 41的漏极和源极相连结。
至少一挖槽50穿过所述平坦层21和所述层间绝缘层18，以及所述挖槽50穿过所述第一透明导电层22、所述保护层23、以及所述第二透明导电层24中至少之一层以曝露所述第一走线55的一端点。
NMOS 41以及PMOS 42的结构中具有漏极和源极是第二金属层20形成，NMOS 41的漏极和源极连结第二透明导电层24，是NMOS 41以及PMOS 42是面板显示驱动的基本组件，第二走线35也由第二金属层20形成，其中一些第二走线35可以一端连结漏极和源极，并可包含其他走线。请参考图1以及图3，图案化的第二金属层20位于平坦层21与层间绝缘层18之间，第二金属层20与第二透明导电层24相连结，第二金属层20是构成NMOS 41与PMOS 42源极/漏极电极层(Source/Drain,SD)以及第二走线35，这些部件可能彼此相邻。于本实施例中，如图3所示，各挖槽50内的图案化的第一走线55(第一金属层19形成)伸的特定端点处的第一垫54上，可以减少先前技术中相邻的NMOS 41与PMOS 42源极/漏极电极层(Source/Drain,SD)以及第二走线35之间彼此干扰。
所述N型金属氧化半导体(NMOS)41，是由遮蔽层12、二氧化硅层14、N通道层15、栅极绝缘层17、第一金属层19、层间绝缘层18、逐层由下层往上层覆盖的结构。其中N通道层15具一多晶硅层153、两N+型层151，所述两N+型层151的内侧各自接合于所述N通道层15的两外侧，两N-型层152的两端各自接合于所述多晶硅层153外侧端以及两N+型层151的内侧端。而漏极和源极，由所述第二金属层20形成，各自经由通孔连结所述N+型层151,所述通孔穿设于所述层间绝缘层18以及所述栅极绝缘层17。
所述P型金属氧化半导体(PMOS)42，是由阻隔层13、二氧化硅层14、P通道层16、栅极绝缘层17、第一金属层19、层间绝缘层18、逐层由下层往上层覆盖的结构。其中P通道层16具一多晶硅层162、两P+型层161，所述两P+型层161的内侧各自接合于所述N通道层15的两外侧。而漏极和源极，由所述第二金属层20形成，各自经由通孔连结所述P型金属氧化半导体42的所述P+型层161，所述通孔穿设于所述层间绝缘层18以及所述栅极绝缘层17。
如上所述，请参考图3，为挖槽内由第一金属形成第一走线示意图。本实施例具体挖槽50分别局限在图案化的第一金属层19所延伸的特定分布区上。本发明由于所述挖槽50仅穿过所述平坦层21和所述层间绝缘层18，以及所述挖槽50仅穿过所述第一透明导电层22、所述保护层23、以及所述第二透明导电层24中至少之一层以曝露所述第一走线55的一端点。所述挖槽50不需穿过第二金属层20的分布区(例如NMOS 41与PMOS 42的漏极和源极以及至少一第二走线35)。
请参考图4，是第为图3的第二金属层20分布于第一金属层19结构上示意图。本发明结构由第一金属层19形成第一走线55的端点包含一第一垫54，挖槽50不需穿过第二金属层20的分布区，而且有层间绝缘层18位于所述第一金属层19以及所述栅极绝缘层17上，因此本发明之实施例中仅暴露第一走线55的第一垫54的挖槽50，没有习知技术之挖槽曝露第二金属层20所产生的短路以及干扰缺点。
本发明提供一种低温多晶硅产品的制造方法，请参阅图1以及图3，所述方法包括以下步骤。
提供一基材11，该基材11可以是玻璃基材11。
形成N型金属氧化半导体(NMOS)41与P型金属氧化半导体(PMOS)42于所述基材11上。所述N型金属氧化半导体(NMOS)41，如图1中所示，是由遮蔽层12、二氧化硅层14、N通道层15、栅极绝缘层17、第一金属层19、层间绝缘层18、逐层由下层往上层覆盖的结构。其中N通道层15具一多晶硅层153、两N+型层151，所述两N+型层151的内侧各自接合于所述N通道层15的两外侧，两N-型层152的两端各自接合于所述多晶硅层153外侧端以及两N+型层151的内侧端。而漏极和源极是由第二金属层20形成，如后述，各自经由通孔连结所述N+型层151,所述通孔穿设于所述层间绝缘层18以及所述栅极绝缘层17。所述P型金属氧化半导体(PMOS)42，如图1中所述，是阻隔层13、二氧化硅层14、P通道层16、栅极绝缘层17、第一金属层19、层间绝缘层18、逐层由下层往上层覆盖的结构。其中P通道层16具一多晶硅层162、两P+型层161，所述两P+型层161的内侧各自接合于所述N通道层15的两外侧。而漏极和源极是由所述第二金属层20形成，如后述，各自经由通孔连结所述P型金属氧化半导体42的所述P+型层161，所述通孔穿设于所述层间绝缘层18以及所述栅极绝缘层17。
形成第一金属层19于所述NMOS 41与所述PMOS 42的一栅极绝缘层17上，并加以图案化以构成所述NMOS 41与所述PMOS 42的栅极以及至少一第一走线55。
形成第二金属层20并加以图案化以构成所述NMOS 41与所述PMOS 42的漏极与源极以及至少一第二走线35，其中第二走线35可以连接所述NMOS 41与所述PMOS 42的漏极与源极；
形成平坦层21于NMOS 41与PMOS 42上，所述平坦层21覆盖所述NMOS 41与所述PMOS 42的漏极和源极以及所述第二走线35。
形成第一透明导电层22于所述平坦层21上以覆盖至少一部分所述平坦层21。
形成保护层23于第一透明导电层22与所述平坦层21上。
形成第二透明导电层24于所述保护层23上。
NMOS 41以及PMOS 42的结构中具有漏极和源极是第二金属层20形成，NMOS 41的漏极和源极连结第二透明导电层24，是NMOS 41以及PMOS 42是面板显示驱动的基本组件，第二走线35也由第二金属层20形成的，其中一些第二走线35可以一端连结漏极和源极，请参考图1以及图3，图案化的第二金属层20位于平坦层21与层间绝缘层18之间，第二金属层20与第二透明导电层24相连结，第二金属层20构成NMOS 41与PMOS 42源极/漏极电极层(Source/Drain,SD)以及第二走线35，这些部件可能彼此相邻。
然后，挖洞形成至少一挖槽50，所述挖槽50穿过所述平坦层21和所述层间绝缘层18，以及所述挖槽50穿过所述第一透明导电层22、所述保护层23、以及所述第二透明导电层24中至少之一层以曝露所述第一走线55的一端点。
所述第一走线55的端点处可形成第一垫54，且所述第一走线55可与一电路单元测试管脚电性相连，或与一集成电路33芯片电性相连，或与一软性电路板32电性相连。所述挖槽50形成于所述第一垫垫54的上方。
本发明结构和方法的实施例提供低温多晶硅薄膜(LTPS)的工艺流程有益效果，由于有层间绝缘层18位于所述第一金属层19以及所述栅极绝缘层17上，因此第一走线55(第一金属层19形成)经由层间绝缘层18和残留的透明导电层的氧化铟锡(ITO)形成隔绝分离，挖槽基本上仅暴露第一金属层19形成的第一走线55之端点，具体解决先前技术平坦层21挖槽时，减少因为透明导电层(ITO)在第二金属层20分布区域的残留所造成第二走线35、第二垫34、以及与第二金属层20其他部分的交界处短路，提升面板显示的品质。
本发明提供的挖槽50光罩设计，仅在***的非显示区域只对特定端点进行曝光，其中挖槽50不需穿过第二金属20的分布区(例如NMOS 41与PMOS 42的漏极和源极以及至少一第二走线35)。因此仅把第一走线55的第一垫54以及部分第一走线55裸露出来，不需要将第二金属层20裸露出来，避免先前技术结构因为挖槽40使第二金属属20的分布区域处外露造成的缺陷。因此根据本发明，在进行集成电路33或软性电路板32的黏合(Bonding)时，便不会由于透明导电层(ITO)的残留造成相邻信号线短路，从而减少整个面板的显示异常。
本发明的实施例可以应用在低温多晶硅的液晶显示器(LCD)、适用在广视角技术(Advanced Fringe Field Switching,AFFS)上，也可以应用在有机发光二极管(OrganicLight-Emitting Diode，OLED)上。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例幷非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种低温多晶硅(LTPS)产品结构，包括:
一基材；
至少一N型金属氧化半导体(NMOS)位于所述基材上；
至少一P型金属氧化半导体(PMOS)位于所述基材上；
一第一金属层，位于所述NMOS与所述PMOS的一栅极绝缘层上，所述第一金属层用于形成一栅极、以及用于形成至少一第一走线；
一第二金属层，用于形成所述NMOS与所述PMOS的漏极和源极以及至少一第二走线；
一层间绝缘层，位于所述第一金属层以及所述栅极绝缘层上；
一平坦层位于所述NMOS以及所述PMOS上方；
一第一透明导电层位于所述平坦层上方并覆盖所述平坦层至少一部分；
一保护层位于所述平坦层和所述第一透明导电层上方；
一第二透明导电层位于所述保护层上方，所述第二透明导电层经由穿过所述保护层以及所述平坦层的通孔与所述NMOS的漏极和源极相连结；
至少一挖槽，所述挖槽穿过所述平坦层和所述层间绝缘层，以及所述挖槽穿过所述第一透明导电层、所述保护层、以及所述第二透明导电层中至少之一层以曝露所述第一走线的一端点。
2.根据权利要求1所述低温多晶硅产品结构，其中，所述N型金属氧化半导体包括:
一遮蔽层位于所述基材上以覆盖部分基材；
一阻隔层位于所述遮蔽层以及基材上；
一二氧化硅层位于阻隔层上；
一N通道层位于二氧化硅层上，所述N通道层具一多晶硅层、两N+型层，所述两N+型层的内侧各自接合于所述N通道层的两外侧，两N-型层的两端各自接合于所述多晶硅层外侧端以及两N+型层的内侧端；
所述栅极绝缘层，位于所述N通道层以及所述二氧化硅层上；
所述第一金属层，经由所述栅极绝缘层与所述N通道层绝缘分隔；
一层间绝缘层，位于所述N型金属氧化半导体(NMOS)最上层；以及
漏极和源极，由所述第二金属层形成，各自经由通孔连结所述N+型层,所述通孔穿设于所述层间绝缘层以及所述栅极绝缘层。
3.根据权利要求1所述的低温多晶硅产品结构，其中，所
述P型金属氧化半导体，包括:
一阻隔层位于所述基材上；
一二氧化硅层位于阻隔层上；
一P通道层位二氧化硅层上，所述P通道层具一多晶硅层、两P+型层，所述两P+型层的内侧各自接合于所述N通道层的两外侧；
所述栅极绝缘层，位于所述N通道层以及所述二氧化硅层上；
所述第一金属层，经由所述栅极绝缘层与所述P通道层与绝缘分隔；
一层间绝缘层，位于所述P型金属氧化半导体(PMOS)最上层；以及
漏极和源极，由所述第二金属层形成，各自经由通孔连结所述P型金属氧化半导体的所述P+型层，所述通孔穿设于所述层间绝缘层以及所述栅极绝缘层。
4.根据权利要求1所述的低温多晶硅产品结构，其中所述走线的所述端点包括一第一垫，所述第一垫是与一电路单元测试管脚电性相连，所述挖槽是曝露出所述第一垫。
5.根据权利要求1所述的低温多晶硅产品结构，其中所述走线的所述端点包括一第一垫，所述第一垫是与一集成电路芯片电性相连，所述挖槽是曝露出所述第一垫。
6.根据权利要求1所述的低温多晶硅产品结构，其中所述走线的所述端点包括一第一垫，所述第一垫是与一软性电路板电性相连，所述挖槽是曝露出所述第一垫。
7.一种低温多晶硅产品的制造方法，包括:
提供一基材；
形成NMOS与PMOS于所述基材上；
形成第一金属层于所述NMOS与所述PMOS的一栅极绝缘层上，并加以图案化以构成所述NMOS与所述PMOS的栅极以及至少一第一走线；
形成第二金属层并加以图案化以构成所述NMOS与所述PMOS的漏极与源极以及至少一第二走线；
形一层间绝缘层于所述第一金属层以及所述栅极绝缘层上；
形成平坦层于NMOS与PMOS上，所述平坦层覆盖所述NMOS与所述PMOS的漏极和源极以及所述第二走线；
形成第一透明导电层于所述平坦层上以覆盖至少一部分所述平坦层；
形成保护层于第一透明导电层与所述平坦层上；
形成第二透明导电层于所述保护层上；
挖洞形成至少一挖槽，所述挖槽穿过所述平坦层和所述层间绝缘层，以及所述挖槽穿过所述第一透明导电层、所述保护层、以及所述第二透明导电层中至少之一层以曝露所述第一走线的一端点。
8.根据权利要求7所述的低温多晶硅产品的制造方法，其中所述第一走线的端点包含一第一垫，且所述第一走线与一电路单元测试管脚电性相连，所述挖槽形成于所述第一垫的上方。
9.根据权利要求7所述的低温多晶硅产品的制造方法，其中所述第一走线的端点包含一第一垫，且所述第一走线与一集成电路芯片电性相连，所述挖槽形成于所第一述垫的上方。
10.根据权利要求7所述的低温多晶硅产品的制造方法，其中所述第一走线的端点包含一第一垫，且所述第一走线与一软性电路板电性相连，所述挖槽形成于所述垫的上方。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410852082.2A CN104465674B (zh) | 2014-12-31 | 2014-12-31 | 低温多晶硅(ltps)产品结构及制造方法 |
| PCT/CN2015/070524 WO2016106828A1 (zh) | 2014-12-31 | 2015-01-12 | 低温多晶硅(ltps)产品结构及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410852082.2A CN104465674B (zh) | 2014-12-31 | 2014-12-31 | 低温多晶硅(ltps)产品结构及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465674A true CN104465674A (zh) | 2015-03-25 |
| CN104465674B CN104465674B (zh) | 2018-01-02 |
Family
ID=52911464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410852082.2A Active CN104465674B (zh) | 2014-12-31 | 2014-12-31 | 低温多晶硅(ltps)产品结构及制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104465674B (zh) |
| WO (1) | WO2016106828A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653814A (zh) * | 2016-12-28 | 2017-05-10 | 上海天马微电子有限公司 | 一种阵列基板、显示面板与显示装置 |
| CN106920812A (zh) * | 2015-12-25 | 2017-07-04 | 上海和辉光电有限公司 | 一种oled显示面板及其制备方法 |
| CN107086233A (zh) * | 2016-02-16 | 2017-08-22 | 三星显示有限公司 | 显示基底、制造其的方法及包括其的显示装置 |
| CN109407434A (zh) * | 2018-11-22 | 2019-03-01 | 武汉华星光电技术有限公司 | 液晶显示装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112542086B (zh) * | 2019-09-23 | 2023-03-31 | 上海和辉光电股份有限公司 | 显示面板及显示装置 |
| CN112086576B (zh) * | 2020-09-07 | 2022-09-09 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及制程方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1254948A (zh) * | 1998-11-19 | 2000-05-31 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| US20020139982A1 (en) * | 2001-03-30 | 2002-10-03 | Fujitsu Limited | Display device and method of manufacturing the same |
| CN101008750A (zh) * | 2006-01-26 | 2007-08-01 | 爱普生映像元器件有限公司 | 液晶装置和电子设备 |
| CN101110430A (zh) * | 2006-07-18 | 2008-01-23 | 统宝光电股份有限公司 | 具有薄膜晶体管装置的图像显示***及其制造方法 |
| CN102411239A (zh) * | 2010-09-20 | 2012-04-11 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
| CN103681488A (zh) * | 2013-12-16 | 2014-03-26 | 合肥京东方光电科技有限公司 | 阵列基板及其制作方法，显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI290006B (en) * | 2002-05-03 | 2007-11-11 | Ritdisplay Corp | A method for fabricating LTPS-OLED |
| KR101775726B1 (ko) * | 2010-11-26 | 2017-09-07 | 엘지디스플레이 주식회사 | 액정표시장치 제조방법 |
-
2014
- 2014-12-31 CN CN201410852082.2A patent/CN104465674B/zh active Active
-
2015
- 2015-01-12 WO PCT/CN2015/070524 patent/WO2016106828A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1254948A (zh) * | 1998-11-19 | 2000-05-31 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| US20020139982A1 (en) * | 2001-03-30 | 2002-10-03 | Fujitsu Limited | Display device and method of manufacturing the same |
| CN101008750A (zh) * | 2006-01-26 | 2007-08-01 | 爱普生映像元器件有限公司 | 液晶装置和电子设备 |
| CN101110430A (zh) * | 2006-07-18 | 2008-01-23 | 统宝光电股份有限公司 | 具有薄膜晶体管装置的图像显示***及其制造方法 |
| CN102411239A (zh) * | 2010-09-20 | 2012-04-11 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
| CN103681488A (zh) * | 2013-12-16 | 2014-03-26 | 合肥京东方光电科技有限公司 | 阵列基板及其制作方法，显示装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920812A (zh) * | 2015-12-25 | 2017-07-04 | 上海和辉光电有限公司 | 一种oled显示面板及其制备方法 |
| CN106920812B (zh) * | 2015-12-25 | 2019-10-25 | 上海和辉光电有限公司 | 一种oled显示面板及其制备方法 |
| CN107086233A (zh) * | 2016-02-16 | 2017-08-22 | 三星显示有限公司 | 显示基底、制造其的方法及包括其的显示装置 |
| CN107086233B (zh) * | 2016-02-16 | 2023-05-09 | 三星显示有限公司 | 显示基底、制造其的方法及包括其的显示装置 |
| CN106653814A (zh) * | 2016-12-28 | 2017-05-10 | 上海天马微电子有限公司 | 一种阵列基板、显示面板与显示装置 |
| CN106653814B (zh) * | 2016-12-28 | 2020-02-14 | 上海天马微电子有限公司 | 一种阵列基板、显示面板与显示装置 |
| CN109407434A (zh) * | 2018-11-22 | 2019-03-01 | 武汉华星光电技术有限公司 | 液晶显示装置 |
| US11187947B2 (en) | 2018-11-22 | 2021-11-30 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016106828A1 (zh) | 2016-07-07 |
| CN104465674B (zh) | 2018-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104465674A (zh) | 低温多晶硅(ltps)产品结构及制造方法 | |
| US10878764B2 (en) | Array substrate | |
| CN101887186B (zh) | 用于显示设备的阵列基板及其制造方法 | |
| US20210327904A1 (en) | Method for manufacturing display substrate, display substrate and display device | |
| CN102998865B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US20160372490A1 (en) | Array substrate and manufacturing method thereof, and display panel | |
| EP2953165B1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| CN108511465A (zh) | 内嵌式触控阵列基板、显示面板及制造方法 | |
| US9252278B2 (en) | Array substrate, display device and manufacturing method thereof | |
| CN104218019A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN102306650A (zh) | 像素结构及其制作方法 | |
| CN105810695B (zh) | 阵列基板及显示装置 | |
| CN101114655A (zh) | 薄膜晶体管阵列基板及其制造方法、修复方法 | |
| US10777583B2 (en) | Array substrate, method for manufacturing the same and display panel | |
| CN102945846A (zh) | 阵列基板及其制造方法、显示装置 | |
| US20130234144A1 (en) | Display substrate and method of manufacturing the same | |
| CN103439844B (zh) | 阵列基板、显示装置及制作阵列基板的方法 | |
| CN104392990A (zh) | 一种阵列基板及显示装置 | |
| CN102709283A (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法 | |
| CN100428002C (zh) | 自动修补液晶显示器的装置 | |
| CN104538353B (zh) | 低温多晶硅(ltps)产品结构及制造方法 | |
| CN203134810U (zh) | 一种阵列基板及显示装置 | |
| US10685988B2 (en) | Display panel having connection line connected to end portions of scan lines and manufacturing method thereof, and display device | |
| CN105425489B (zh) | 阵列基板及其制作方法、显示装置 | |
| KR102243648B1 (ko) | 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |