CN104460126A - 显示装置与液晶显示面板 - Google Patents
显示装置与液晶显示面板 Download PDFInfo
- Publication number
- CN104460126A CN104460126A CN201310421053.6A CN201310421053A CN104460126A CN 104460126 A CN104460126 A CN 104460126A CN 201310421053 A CN201310421053 A CN 201310421053A CN 104460126 A CN104460126 A CN 104460126A
- Authority
- CN
- China
- Prior art keywords
- pixel
- jth
- data line
- coupled
- sweep trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种液晶显示面板与显示装置。液晶显示面板包括第一公共电极、第二公共电极与多个像素。其中第二公共电极与第一公共电极彼此电性独立。所述像素中多个第一像素耦接至第一公共电极,并且所述像素中多个第二像素耦接至第二公共电极。藉此,液晶显示面板的使用或操作会更有弹性。
Description
技术领域
本发明是有关于一种显示技术,且特别是有关于一种显示装置与液晶显示面板。
背景技术
一般来说,一个液晶显示面板中会包括矩阵排列的多个像素。这些像素会耦接至多个数据线与扫描线,扫描线上的电压是用以控制像素中的开关元件,而数据线上的电压是用以施加在像素中一个像素电容的一端。此像素电容的另一端是耦接至公共电极,而像素电容两端之间的电位差可用来改变液晶的转动角度,藉此可以改变液晶显示面板所显示的颜色或亮度。改变公共电极上的电位可以改变像素电容之间的电位差。对于不同的操作,公共电极上的电位也会不相同。因此,如何设计液晶显示面板中的电路,使得液晶显示面板的使用或操作更有弹性,为此领域技术人员所关心的议题。
发明内容
本发明提供一种液晶显示面板与使用此液晶显示面板的显示装置,可以让液晶显示面板的使用或操作更有弹性。
本发明一范例实施提出一种液晶显示面板,包括第一公共电极、第二公共电极与多个像素。其中第二公共电极与第一公共电极彼此电性独立。所述像素中多个第一像素耦接至第一公共电极,并且所述像素中多个第二像素耦接至第二公共电极。
在一范例实施例中,上述的液晶显示面板,还包括多个数据线与多个扫描线。每一个像素包括开关元件、像素电容与储存电容。开关元件的控制端是耦接至中一个扫描线,开关元件的第一端是耦接其中一个数据线。像素电容的第一端是耦接至开关元件的第二端,并且像素电容的第二端是耦接至第一公共电极或第二公共电极。储存电容的第一端是耦接至开关元件的第二端,并且像素电容的第二端是耦接至第一公共电极或第二公共电极。
在一范例实施例中,上述的每一个像素是位于至少一个数据线与至少一个扫描线上。位于第i个数据线与第j个扫描线上的像素耦接至第一公共电极并且通过一第一导线耦接至位于第i+1个数据线与第j+1个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素是通过一第二导线耦接至位于第i+2个数据线与第j个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素通过一第三导线耦接至位于第i个数据线与第j+2个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素通过一第四导线耦接至位于第i+2个数据线与第j+2个扫描线上的像素。其中i与j为正整数。此外,位于第i+1个数据线与第j个扫描线上的像素耦接至第二公共电极并且通过一第五导线耦接至位于第i+2个数据线与第j+1个扫描线上的像素。位于第i+2个数据线与第j+1个扫描线上的像素通过一第六导线耦接至位于第i+3个数据线与第j个扫描线上的像素。位于第i+2个数据线与第j+1个扫描线上的像素通过一第七导线耦接至位于第i+1个数据线与第j+2个扫描线上的像素。位于第i+2个数据线与第j+1个扫描线上的像素通过一第八导线耦接至位于第i+3个数据线与第j+2个扫描线上的像素。
在一范例实施例中,位于第i个数据线与第j个扫描线上的像素耦接至第一公共电极以及通过一第一导线耦接至位于第i+1个数据线与第j+1个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素通过一第二导线耦接至位于第i个数据线与第j+2个扫描线上的像素。位于第i+1个数据线与第j个扫描线上的像素耦接至第二公共电极并且通过一第三导线耦接至位于第i+2个数据线与第j+1个扫描线上的像素。位于第i+2个数据线与第j+1个扫描线上的像素通过一第四导线耦接至位于第i+1个数据线与第j+2个扫描线上的像素。
在一范例实施例中,位于第i+1个数据线与第j个扫描线上的像素耦接至第二公共电极并且通过一第一导线耦接至位于第i个数据线与第j+1个扫描线上的像素。位于第i个数据线与第j+1个扫描线上的像素通过一第二导线耦接至位于第i+1个数据线与第j+2个扫描线上的像素。位于第i+2个数据线与第j个扫描线上的像素耦接至第一公共电极并且通过一第三导线耦接至位于第i+1个数据线与第j+1个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素通过一第四导线耦接至位于第i+2个数据线与第j+2个扫描线上的像素。
在一范例实施例中,位于第i个数据线与第j+1个扫描线上的像素耦接至第二公共电极并且通过一第一导线耦接至位于第i+1个数据线与第j个扫描线上的像素。位于第i+1个数据线与第j个扫描线上的像素通过一第二导线耦接至位于第i+2个数据线与第j+1个扫描线上的像素。位于第i个数据线与第j+2个扫描线上的像素耦接至第一公共电极并且通过一第三导线耦接至位于第i+1个数据线与第j+1个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素通过一第四导线耦接至位于第i+2个数据线与第j+3个扫描线上的像素。
在一范例实施例中,位于第i个数据线与第j个扫描线上的像素耦接至第一公共电极并且通过一第一导线耦接至位于第i+1个数据线与第j+1个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素通过一第二导线耦接至位于第i+2个数据线与第j个扫描线上的像素。位于第i个数据线与第j+1个扫描线上的像素耦接至第二公共电极并且通过一第三导线耦接至位于第i+1个数据线与第j+2个扫描线上的像素。位于第i+1个数据线与第j+2个扫描线上的像素通过一第四导线耦接至位于第i+2个数据线与第j+1个扫描线上的像素。
在一范例实施例中,位于第i个数据线与第j个扫描线上的像素耦接至第一公共电极并且通过一第一导线耦接至位于第i个数据线与第j+2个扫描线上的像素,位于第i个数据线与第j+1个扫描线上的像素耦接至第二公共电极并且通过一第二导线耦接至位于第i个数据线与第j+3个扫描线上的像素,位于第i+1个数据线与第j个扫描线上的像素,以及位于第i+1个数据线与第j+2个扫描线上的像素。
在一范例实施例中,位于第i个数据线与第j个扫描线上的像素耦接至第一公共电极并且通过一第一导线耦接至位于第i个数据线与第j+2个扫描线上的像素,位于第i+1个数据线与第j+1个扫描线上的像素,以及位于第i+1个数据线与第j+3个扫描线上的像素。位于第i个数据线与第j+1个扫描线上的像素耦接至第二公共电极并且通过一第二导线耦接至位于第i个数据线与第j+3个扫描线上的像素。
在一范例实施例中,位于第i个数据线与第j个扫描线上的像素耦接至第一公共电极并且通过一第一导线耦接至位于第i+2个数据线与第j个扫描线上的像素。位于第i+1个数据线与第j个扫描线上的像素耦接至第二公共电极并且通过一第二导线耦接至位于第i+3个数据线与第j个扫描线上的像素,位于第i个数据线与第j+1个扫描线上的像素,以及位于第i+2个数据线与第j+1个扫描线上的像素。
在一范例实施例中,位于第i个数据线与第j个扫描线上的像素耦接至第一公共电极并且通过一第一导线耦接至位于第i+2个数据线与第j个扫描线上的像素,位于第i+1个数据线与第j+1个扫描线上的像素,与位于第i+3个数据线与第j+1个扫描线上的像素。位于第i+1个数据线与第j个扫描线上的像素耦接至第二公共电极并且通过一第二导线耦接至位于第i+3个数据线与第j个扫描线上的像素。
在一范例实施例中,位于第i个数据线与第j个扫描线上的像素耦接至第一公共电极并且通过一第一导线耦接至位于第i个数据线与第j+2个扫描线上的像素。位于第i个数据线与第j+1个扫描线上的像素耦接至第二公共电极并且通过一第二导线耦接至位于第i个数据线与第j+3个扫描线上的像素。
在一范例实施例中,上述的第一导线跨越了位于第i个数据线与第j+1个扫描线上的像素,并且第二导线跨越了位于第i个数据线与第j+2个扫描线上的像素。
在一范例实施例中,位于第i个数据线与第j个扫描线上的像素耦接至第一公共电极并且通过一第一导线耦接至位于第i+2个数据线与第j个扫描线上的像素。位于第i+1个数据线与第j个扫描线上的像素耦接至第二公共电极并且通过一第二导线耦接至位于第i+3个数据线与第j个扫描线上的像素。
在一范例实施例中,上述的第一导线跨越了位于第i+1个数据线与第j个扫描线上的像素,并且第二导线跨越了位于第i+2个数据线与第j个扫描线上的像素。
在一范例实施例中,位于同一个数据线的像素全都耦接至第一公共电极或第二公共电极。
在一范例实施例中,位于同一个扫描线的像素全都耦接至第一公共电极或第二公共电极。
在一范例实施例中,位于第i个数据线与第j个扫描线上的像素,与位于第i个数据线与第j+1个扫描线上的像素耦接至第一公共电极。位于第i+1个数据线与第j个扫描线上的像素,与位于第i+1个数据线与第j+1个扫描线上的像素耦接至第二公共电极。
在一范例实施例中,位于第i个数据线与第j个扫描线上的像素,与位于第i+1个数据线与第j个扫描线上的像素耦接至第一公共电极。位于第i个数据线与第j+1个扫描线上的像素,与位于第i+1个数据线与第j+1个扫描线上的像素耦接至第二公共电极。
本发明一范例实施例提出一种显示装置,包括数据驱动器、扫描驱动器与液晶显示面板。数据驱动器是耦接至多个数据线。扫描驱动器是耦接至多个扫描线。液晶显示面板是耦接至该些数据线与该些扫描线。液晶显示面板包括第一公共电极、第二公共电极与多个像素。其中第二公共电极与第一公共电极彼此电性独立。所述像素中多个第一像素耦接至第一公共电极,并且所述像素中多个第二像素耦接至第二公共电极。
基于上述,本发明范例实施例提出的显示装置与液晶显示面板,配置了两个以上的公共电极,让液晶显示面板的使用或操作更有弹性。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1是根据一范例实施例说明一种显示装置的功能模块示意图。
图2~图30是根据一范例实施例绘示多个公共电极的示意图。
[标号说明]
100:显示装置 110:液晶显示面板
120:扫描驱动器 130:数据驱动器
111、112、210、211:像素 X1~X3:数据线
Y1~Y3:扫描线 SW:开关元件
Cp:像素电容 Cst:储存电容
Vcom:公共电极 Vc:驱动电压
221~224、231~234、301~304、401~404、501~504、601~604、701、702、801、802、901、902、1001、1002、1101、1102、1501、1502:导线
VCOM1:第一公共电极 VCOM2:第二公共电极
具体实施方式
图1是根据一范例实施例说明一种显示装置的功能模块示意图。请参照图1,显示装置100包括液晶显示面板110、扫描驱动器120与数据驱动器130。显示装置100可以被实作为电视、计算机、手机、数字相机等任意的电子装置,本发明并不在此限。
液晶显示面板110具有多个扫描线(scan line)Y1、Y2、Y3与多个数据线X1、X2、X3。扫描驱动器120耦接至扫描线Y1~Y3。数据驱动器130耦接至数据线X1~X3。液晶显示面板110还包括多个像素,并且每一个像素是位于一或多个扫描线与一或多个数据线上。例如,像素111是配置在扫描线Y1与数据线X1上。在此以像素111为说明范例,其它像素可以参照像素111的相关说明。每一个像素(例如像素111)包含开关元件SW、储存电容Cst与像素电容Cp。开关元件SW可以是薄膜晶体管(thin film transistor,TFT)或是其它受控开关。开关元件SW的第一端耦接至数据线X1,而开关元件SW的控制端耦接至扫描线Y1。像素电容Cp与储存电容Cst的第一端耦接至开关元件SW的第二端,而像素电容Cp与该储存电容Cst的第二端耦接至公共电极(common electrode)。然而,在其它范例实施例中,每一个像素中也可以包括两个以上的开关元件SW、两个以上的储存电容Cst、或两个以上的像素电容Cp。此外,开关元件SW、储存电容Cst与像素电容Cp也可以有其它的耦接关系。本发明并不限制一个像素中开关元件、储存电容与像素电容的个数与耦接关系。
在开关元件SW导通的同时,数据驱动器130将驱动电压Vc输出至像素电容Cp与储存电容Cst。在开关元件SW截止后,驱动电压Vc被保持在像素111中,其中驱动电压Vc与共同电压Vcom形成了像素电容Cp的两个电极之间的电压差。像素电容Cp的两个电极之间配置了显示介质(例如,液晶),而像素电容Cp的两个电极之间的电压差会改变液晶的转动角度。特别的是,显示面板110中配置了多个公共电极,并且不同的像素可能会偶接至不同的公共电极。例如,像素111是耦接至第一公共电极,而像素112是耦接至第二公共电极。其中,第一公共电极与第二公共电极彼此之间是电性独立。也就是说,第一公共电极上的电位与第二公共电极上的电位可以不相同。在一范例实施例中,第一公共电极与第二公共电极上的电位可用来控制极性反转(polarity inversion)的现象。然而,本发明并不限制第一公共电极与第二公共电极上的电位是多少,也不限制利用这些电位进行什么操作。
图2~图30是根据一范例实施例绘示多个公共电极的示意图。
请参照图2,为简化起见,在图2的范例实施例中仅绘示了像素与多条导线以描述像素与公共电极之间的耦接关系。在此数据线与扫描线来表示一个像素的位置。例如,像素210是位于第i个数据线与第j个扫描线上,其中i与j为正整数,但本发明并不限制正整数i与j的数值。另一方面,一个像素中的标记“VCOM1”是用来表示对应的像素是耦接至第一公共电极,“VCOM2”是用来表示对应的像素是耦接至第二公共电极。例如,像素210是耦接至第一公共电极,而像素211是耦接至第二公共电极。此外,图2中用实线来表示耦接至第一公共电极的导线,并且用虚线来表示耦接至第二公共电极的导线。
在图2的范例实施例中,多个像素是以棋盘的方式耦接至第一公共电极或第二公共电极。具体来说,位于第i个数据线与第j个扫描线上的像素210是耦接至第一公共电极并且通过导线221耦接至位于第i+1个数据线与第j+1个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素是通过导线222耦接至位于第i+2个数据线与第j个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素通过导线223耦接至位于第i个数据线与第j+2个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素是通过导线224耦接至位于第i+2个数据线与第j+2个扫描线上的像素。此外,位于第i+1个数据线与第j个扫描线上的像素211是耦接至第二公共电极并且通过导线231耦接至位于第i+2个数据线与第j+1个扫描线上的像素。位于第i+2个数据线与第j+1个扫描线上的像素是通过导线耦接至位于第i+3个数据线与第j个扫描线上的像素。位于第i+2个数据线与第j+1个扫描线上的像素是通过导线233耦接至位于第i+1个数据线与第j+2个扫描线上的像素。位于第i+2个数据线与第j+1个扫描线上的像素是通过导线234耦接至位于第i+3个数据线与第j+2个扫描线上的像素。
值得注意的是,图2中导线222与导线231会彼此跨越。在一范例实施例中,导线222与导线231是被设置在晶元中的不同层上,而每一个层对应至一个光罩制程。例如,导线222是设置在第一金属层,而导线231是设置在第二金属层。然而,本发明并不限制图2中的导线是设置在哪一个层,也不限制导线的材料。例如,导线的材料可以是铜、铝、氧化铟锡(ITO)、透明导电薄膜、或是任意的导电材料。在以下图3至图30的范例实施例中,本发明都不限制导线是被设置在哪一层,也不限制导线的材料,以下不再赘述。
请参照图3,在图3的范例实施例中,像素是以纵向锯齿状的方式耦接至第一公共电极或第二公共电极。具体来说,位于第i个数据线与第j个扫描线上的像素是耦接至第一公共电极以及通过导线301耦接至位于第i+1个数据线与第j+1个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素是通过导线302耦接至位于第i个数据线与第j+2个扫描线上的像素。位于第i+1个数据线与第j个扫描线上的像素是耦接至第二公共电极并且通过导线303耦接至位于第i+2个数据线与第j+1个扫描线上的像素。位于第i+2个数据线与第j+1个扫描线上的像素是通过导线304耦接至位于第i+1个数据线与第j+2个扫描线上的像素。其余耦接关系如图所绘示,在此并不赘述。
请参照图4,在图4的范例实施例中,像素也是以纵向锯齿状的方式耦接至第一公共电极或第二公共电极。具体来说,位于第i+1个数据线与第j个扫描线上的像素是耦接至第二公共电极并且通过导线401耦接至位于第i个数据线与第j+1个扫描线上的像素。位于第i个数据线与第j+1个扫描线上的像素是通过导线402耦接至位于第i+1个数据线与第j+2个扫描线上的像素。位于第i+2个数据线与第j个扫描线上的像素是耦接至第一公共电极并且通过导线403耦接至位于第i+1个数据线与第j+1个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素是通过导线404耦接至位于第i+2个数据线与第j+2个扫描线上的像素。其余耦接关系如图所绘示,在此并不赘述。
请参照图5,在图5的范例实施例中,像素是以横向锯齿状的方式耦接至第一公共电极或第二公共电极。具体来说,位于第i个数据线与第j+1个扫描线上的像素是耦接至第二公共电极并且通过导线501耦接至位于第i+1个数据线与第j个扫描线上的像素。位于第i+1个数据线与第j个扫描线上的像素是通过导线502耦接至位于第i+2个数据线与第j+1个扫描线上的像素。位于第i个数据线与第j+2个扫描线上的像素是耦接至第一公共电极并且通过导线503耦接至位于第i+1个数据线与第j+1个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素是通过导线504耦接至位于第i+2个数据线与第j+2个扫描线上的像素。其余耦接关系如图所绘示,在此并不赘述。
请参照图6,在图6的范例实施例中,像素也是以横向锯齿状的方式耦接至第一公共电极或第二公共电极。具体来说,位于第i个数据线与第j个扫描线上的像素是耦接至第一公共电极并且通过导线601耦接至位于第i+1个数据线与第j+1个扫描线上的像素。位于第i+1个数据线与第j+1个扫描线上的像素是通过导线602耦接至位于第i+2个数据线与第j个扫描线上的像素。位于第i个数据线与第j+1个扫描线上的像素是耦接至第二公共电极并且通过导线603耦接至位于第i+1个数据线与第j+2个扫描线上的像素。位于第i+1个数据线与第j+2个扫描线上的像素是通过导线604耦接至位于第i+2个数据线与第j+1个扫描线上的像素。其余耦接关系如图所绘示,在此并不赘述。
请参照图7,在图7的范例实施例中,在相邻数据线上的多个像素会通过一个导线彼此耦接。具体来说,位于第i个数据线与第j个扫描线上的像素是耦接至第一公共电极并且通过导线701耦接至位于第i个数据线与第j+2个扫描线上的像素。位于第i个数据线与第j+1个扫描线上的像素是耦接至第二公共电极并且通过导线702耦接至位于第i个数据线与第j+3个扫描线上的像素,位于第i+1个数据线与第j个扫描线上的像素,以及位于第i+1个数据线与第j+2个扫描线上的像素。其余耦接关系如图所绘示,在此并不赘述。
请参照图8,在图8的范例实施例中,位于第i个数据线与第j个扫描线上的像素是耦接至第一公共电极并且通过导线801耦接至位于第i个数据线与第j+2个扫描线上的像素,位于第i+1个数据线与第j+1个扫描线上的像素,以及位于第i+1个数据线与第j+3个扫描线上的像素。位于第i个数据线与第j+1个扫描线上的像素是耦接至第二公共电极并且通过导线802耦接至位于第i个数据线与第j+3个扫描线上的像素。其余耦接关系如图所绘示,在此并不赘述。
请参照图9,在图9的范例实施例中,位于第i个数据线与第j个扫描线上的像素耦接至第一公共电极并且通过导线901耦接至位于第i+2个数据线与第j个扫描线上的像素。位于第i+1个数据线与第j个扫描线上的像素是耦接至第二公共电极并且通过导线902耦接至位于第i+3个数据线与第j个扫描线上的像素,位于第i个数据线与第j+1个扫描线上的像素,以及位于第i+2个数据线与第j+1个扫描线上的像素。其余耦接关系如图所绘示,在此并不赘述。
请参照图10,在图10的范例实施例中,位于第i个数据线与第j个扫描线上的像素是耦接至第一公共电极并且通过导线1001耦接至位于第i+2个数据线与第j个扫描线上的像素,位于第i+1个数据线与第j+1个扫描线上的像素,与位于第i+3个数据线与第j+1个扫描线上的像素。位于第i+1个数据线与第j个扫描线上的像素是耦接至第二公共电极并且通过导线1002耦接至位于第i+3个数据线与第j个扫描线上的像素。其余耦接关系如图所绘示,在此并不赘述。
请参照图11,在图11的范例实施例中,位于第i个数据线与第j个扫描线上的像素是耦接至第一公共电极并且通过导线1101耦接至位于第i个数据线与第j+2个扫描线上的像素。位于第i个数据线与第j+1个扫描线上的像素是耦接至第二公共电极并且通过导线1102耦接至位于第i个数据线与第j+3个扫描线上的像素。请参照图12,图12与图11类似,但导线1101跨越了位于第i个数据线与第j+1个扫描线上的像素,并且导线1102跨越了位于第i个数据线与第j+2个扫描线上的像素。在一范例实施例中,导线1101与1102是被设置在与数据线X1~X3的同一个金属层上,但本发明并不在此限。
请参照图13与图14,其中图13与图11类似,而图14与图12类似,仅导线的配置位置稍有不同。
请参照图15,在图15的范例实施例中,位于第i个数据线与第j个扫描线上的像素是耦接至第一公共电极并且通过导线1501耦接至位于第i+2个数据线与第j个扫描线上的像素。位于第i+1个数据线与第j个扫描线上的像素是耦接至第二公共电极并且通过导线1502耦接至位于第i+3个数据线与第j个扫描线上的像素。请参照图16,图16与图15类似,但导线1501跨越了位于第i+1个数据线与第j个扫描线上的像素,并且导线1502跨越了位于第i+2个数据线与第j个扫描线上的像素。在一范例实施例中,导线1501与1502是配置在与扫描线Y1~Y3的同一个金属层上,但本发明并不在此限。
请参照图17与图18,其中图17与图15类似,图18与图16类似,仅导线的配置位置稍有不同。
请参照图19,在图19的范例实施例中,位于同一个数据线的像素全都耦接至第一公共电极或第二公共电极。例如,位于第i个数据线上的所有像素都耦接至第一公共电极,并且位于第i+1个数据线上的所有像素都耦接至第二公共电极。然而,本发明并不限制图19中导线的配置。
请参照图20,在图20的范例实施例中,位于同一个扫描线的像素全都耦接至第一公共电极或第二公共电极。例如,位于第j个扫描线上的所有像素都耦接至第一公共电极,并且位于第j+1个扫描线上的所有像素都耦接至第二公共电极。然而,本发明并不限制图20中导线的配置。
请参照图21,在图21的范例实施例中,在数据线上每两个相邻的像素是耦接至相同的公共电极。例如,位于第i个数据线与第j个扫描线上的像素,与位于第i个数据线与第j+1个扫描线上的像素是耦接至第一公共电极。位于第i+1个数据线与第j个扫描线上的像素,与位于第i+1个数据线与第j+1个扫描线上的像素耦接是至第二公共电极。然而,本发明并不限制图21中导线的配置。
请参照图22,在图22的范例实施例中,在扫描线上每两个相邻的像素是耦接至相同的公共电极。例如,位于第i个数据线与第j个扫描线上的像素,与位于第i+1个数据线与第j个扫描线上的像素是耦接至第一公共电极。位于第i个数据线与第j+1个扫描线上的像素,与位于第i+1个数据线与第j+1个扫描线上的像素是耦接至第二公共电极。然而,本发明并不限制图22中导线的配置。
在上述图2~图22的范例实施例中,液晶显示面板110包括了两个彼此电性独立的公共电极。然而,在图23~图30的范例实施例中,液晶显示面板110包括了3或4个公共电极。像素中的标示“VCOM3”是用以表示对应的像素是耦接至一个第三公共电极,而标示“VCOM4”是用以表示对应的像素是耦接至一个第四公共电极。然而,在其它范例实施例中,液晶显示面板110也可以包括更多个公共电极,本发明并不限制公共电极的数目,也不限制像素与这些公共电极之间的耦接关系。图23~图30中像素与公共电极的耦接关系与上述的范例实施例类似,在此并不再赘述。
综上所述,本发明范例实施例所提出的液晶显示面板包括了两个以上的公共电极,并且这些公共电极彼此电性独立。藉此可以让显示装置的使用或操作更有弹性。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (20)
1.一种液晶显示面板,其特征在于,包括:
一第一公共电极;
一第二公共电极,其中该第二公共电极与该第一公共电极彼此电性独立;以及
多个像素,其中该多个像素中多个第一像素耦接至该第一公共电极,并且该多个像素中多个第二像素耦接至该第二公共电极。
2.根据权利要求1所述的液晶显示面板,还包括:
多个数据线;以及
多个扫描线,
其中每一该多个像素包括:
一开关元件;
一像素电容,耦接至该第一公共电极或该第二公共电极;以及
一储存电容,耦接至该第一公共电极或该第二公共电极。
3.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于第i个数据线与第j个扫描线上的该像素耦接至该第一公共电极并且通过一第一导线耦接至位于第i+1个数据线与第j+1个扫描线上的该像素,位于第i+1个数据线与第j+1个扫描线上的该像素通过一第二导线耦接至位于第i+2个数据线与第j个扫描线上的该像素,位于第i+1个数据线与第j+1个扫描线上的该像素通过一第三导线耦接至位于第i个数据线与第j+2个扫描线上的该像素,位于第i+1个数据线与第j+1个扫描线上的该像素通过一第四导线耦接至位于第i+2个数据线与第j+2个扫描线上的该像素,其中i与j为正整数,
其中,位于第i+1个数据线与第j个扫描线上的该像素耦接至该第二公共电极并且通过一第五导线耦接至位于第i+2个数据线与第j+1个扫描线上的该像素,位于第i+2个数据线与第j+1个扫描线上的该像素通过一第六导线耦接至位于第i+3个数据线与第j个扫描线上的该像素,位于第i+2个数据线与第j+1个扫描线上的该像素通过一第七导线耦接至位于第i+1个数据线与第j+2个扫描线上的该像素,位于第i+2个数据线与第j+1个扫描线上的该像素通过一第八导线耦接至位于第i+3个数据线与第j+2个扫描线上的该像素。
4.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于第i个数据线与第j个扫描线上的该像素耦接至该第一公共电极以及通过一第一导线耦接至位于第i+1个数据线与第j+1个扫描线上的该像素,并且位于第i+1个数据线与第j+1个扫描线上的该像素通过一第二导线耦接至位于第i个数据线与第j+2个扫描线上的该像素,其中i与j为正整数,
其中,位于第i+1个数据线与第j个扫描线上的该像素耦接至该第二公共电极并且通过一第三导线耦接至位于第i+2个数据线与第j+1个扫描线上的该像素,并且位于第i+2个数据线与第j+1个扫描线上的该像素通过一第四导线耦接至位于第i+1个数据线与第j+2个扫描线上的该像素。
5.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于第i+1个数据线与第j个扫描线上的该像素耦接至该第二公共电极并且通过一第一导线耦接至位于第i个数据线与第j+1个扫描线上的该像素,并且位于第i个数据线与第j+1个扫描线上的该像素通过一第二导线耦接至位于第i+1个数据线与第j+2个扫描线上的该像素,其中i与j为正整数,
其中,位于第i+2个数据线与第j个扫描线上的该像素耦接至该第一公共电极并且通过一第三导线耦接至位于第i+1个数据线与第j+1个扫描线上的该像素,并且位于第i+1个数据线与第j+1个扫描线上的该像素通过一第四导线耦接至位于第i+2个数据线与第j+2个扫描线上的该像素。
6.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于第i个数据线与第j+1个扫描线上的该像素耦接至该第二公共电极并且通过一第一导线耦接至位于第i+1个数据线与第j个扫描线上的该像素,并且位于第i+1个数据线与第j个扫描线上的该像素通过一第二导线耦接至位于第i+2个数据线与第j+1个扫描线上的该像素,其中i与j为正整数,
其中,位于第i个数据线与第j+2个扫描线上的该像素耦接至该第一公共电极并且通过一第三导线耦接至位于第i+1个数据线与第j+1个扫描线上的该像素,并且位于第i+1个数据线与第j+1个扫描线上的该像素通过一第四导线耦接至位于第i+2个数据线与第j+2个扫描线上的该像素。
7.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于第i个数据线与第j个扫描线上的该像素耦接至该第一公共电极并且通过一第一导线耦接至位于第i+1个数据线与第j+1个扫描线上的该像素,并且位于第i+1个数据线与第j+1个扫描线上的该像素通过一第二导线耦接至位于第i+2个数据线与第j个扫描线上的该像素,其中i与j为正整数,
其中,位于第i个数据线与第j+1个扫描线上的该像素耦接至该第二公共电极并且通过一第三导线耦接至位于第i+1个数据线与第j+2个扫描线上的该像素,并且位于第i+1个数据线与第j+2个扫描线上的该像素通过一第四导线耦接至位于第i+2个数据线与第j+1个扫描线上的该像素。
8.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于第i个数据线与第j个扫描线上的该像素耦接至该第一公共电极并且通过一第一导线耦接至位于第i个数据线与第j+2个扫描线上的该像素,其中i与j为正整数,
其中,位于第i个数据线与第j+1个扫描线上的该像素耦接至该第二公共电极并且通过一第二导线耦接至位于第i个数据线与第j+3个扫描线上的该像素,位于第i+1个数据线与第j个扫描线上的该像素,以及位于第i+1个数据线与第j+2个扫描线上的该像素。
9.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于第i个数据线与第j个扫描线上的该像素耦接至该第一公共电极并且通过一第一导线耦接至位于第i个数据线与第j+2个扫描线上的该像素,位于第i+1个数据线与第j+1个扫描线上的该像素,以及位于第i+1个数据线与第j+3个扫描线上的该像素,其中i与j为正整数,
位于第i个数据线与第j+1个扫描线上的该像素耦接至该第二公共电极并且通过一第二导线耦接至位于第i个数据线与第j+3个扫描线上的该像素。
10.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于第i个数据线与第j个扫描线上的该像素耦接至该第一公共电极并且通过一第一导线耦接至位于第i+2个数据线与第j个扫描线上的该像素,其中i与j为正整数,
其中,位于第i+1个数据线与第j个扫描线上的该像素耦接至该第二公共电极并且通过一第二导线耦接至位于第i+3个数据线与第j个扫描线上的该像素,位于第i个数据线与第j+1个扫描线上的该像素,以及位于第i+2个数据线与第j+1个扫描线上的该像素。
11.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于第i个数据线与第j个扫描线上的该像素耦接至该第一公共电极并且通过一第一导线耦接至位于第i+2个数据线与第j个扫描线上的该像素,位于第i+1个数据线与第j+1个扫描线上的该像素,与位于第i+3个数据线与第j+1个扫描线上的该像素,其中i与j为正整数,
其中,位于第i+1个数据线与第j个扫描线上的该像素耦接至该第二公共电极并且通过一第二导线耦接至位于第i+3个数据线与第j个扫描线上的该像素。
12.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于第i个数据线与第j个扫描线上的该像素耦接至该第一公共电极并且通过一第一导线耦接至位于第i个数据线与第j+2个扫描线上的该像素,其中i与j为正整数,
其中,位于第i个数据线与第j+1个扫描线上的该像素耦接至该第二公共电极并且通过一第二导线耦接至位于第i个数据线与第j+3个扫描线上的该像素。
13.根据权利要求12所述的液晶显示面板,其中该第一导线跨越了位于第i个数据线与第j+1个扫描线上的该像素,并且该第二导线跨越了位于第i个数据线与第j+2个扫描线上的该像素。
14.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于第i个数据线与第j个扫描线上的该像素耦接至该第一公共电极并且通过一第一导线耦接至位于第i+2个数据线与第j个扫描线上的该像素,其中i与j为正整数,
其中,位于第i+1个数据线与第j个扫描线上的该像素耦接至该第二公共电极并且通过一第二导线耦接至位于第i+3个数据线与第j个扫描线上的该像素。
15.根据权利要求14所述的液晶显示面板,其中该第一导线跨越了位于第i+1个数据线与第j个扫描线上的该像素,并且该第二导线跨越了位于第i+2个数据线与第j个扫描线上的该像素。
16.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于同一个数据线的该些像素全都耦接至该第一公共电极或该第二公共电极。
17.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中,位于同一个扫描线的该些像素全都耦接至该第一公共电极或该第二公共电极。
18.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中位于第i个数据线与第j个扫描线上的该像素,与位于第i+1个数据线与第j个扫描线上的该像素耦接至该第一公共电极,其中i与j为正整数,
其中,其中位于第i个数据线与第j+1个扫描线上的该像素,与位于第i+1个数据线与第j+1个扫描线上的该像素耦接至该第二公共电极。
19.根据权利要求1所述的液晶显示面板,其中每一该多个像素是位于多个数据线的至少其中之一与多个扫描线的至少其中之一上,
其中位于第i个数据线与第j个扫描线上的该像素,与位于第i个数据线与第j+1个扫描线上的该像素耦接至该第一公共电极,其中i与j为正整数,
其中,其中位于第i+1个数据线与第j个扫描线上的该像素,与位于第i+1个数据线与第j+1个扫描线上的该像素耦接至该第二公共电极。
20.一种显示装置,包括:
一数据驱动器,耦接至多个数据线;
一扫描驱动器,耦接至多个扫描线;
一液晶显示面板,耦接至该多个数据线与该多个扫描线,
其中,该液晶显示面板包括:
一第一公共电极;
一第二公共电极,其中该第二公共电极与该第一公共电极彼此电性独立;以及
多个像素,其中该多个像素中多个第一像素耦接至该第一公共电极,并且该多个像素中多个第二像素耦接至该第二公共电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310421053.6A CN104460126B (zh) | 2013-09-16 | 2013-09-16 | 显示装置与液晶显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310421053.6A CN104460126B (zh) | 2013-09-16 | 2013-09-16 | 显示装置与液晶显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104460126A true CN104460126A (zh) | 2015-03-25 |
CN104460126B CN104460126B (zh) | 2017-08-25 |
Family
ID=52906422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310421053.6A Active CN104460126B (zh) | 2013-09-16 | 2013-09-16 | 显示装置与液晶显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104460126B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107942590A (zh) * | 2017-11-20 | 2018-04-20 | 昆山龙腾光电有限公司 | 阵列基板和液晶显示装置及驱动方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0815723A (ja) * | 1994-06-28 | 1996-01-19 | Matsushita Electric Ind Co Ltd | アクティブマトリクス液晶ディスプレイ |
CN1381758A (zh) * | 2001-04-07 | 2002-11-27 | 大林精工株式会社 | 液晶显示装置及其驱动方法 |
TW200417974A (en) * | 2003-03-07 | 2004-09-16 | Hannstar Display Corp | Liquid crystal display |
KR20050118812A (ko) * | 2004-06-15 | 2005-12-20 | 삼성전자주식회사 | 액정패널과 이를 갖는 액정표시장치 |
JP2008134338A (ja) * | 2006-11-27 | 2008-06-12 | Lg Phillips Lcd Co Ltd | 液晶表示装置 |
CN101236318A (zh) * | 2007-02-02 | 2008-08-06 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
CN102542965A (zh) * | 2010-12-09 | 2012-07-04 | 联咏科技股份有限公司 | 驱动装置及显示面板 |
CN102998858A (zh) * | 2012-12-11 | 2013-03-27 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示装置及其控制方法 |
CN104424897A (zh) * | 2013-08-20 | 2015-03-18 | 联咏科技股份有限公司 | 多共同电极的驱动方法及显示装置 |
-
2013
- 2013-09-16 CN CN201310421053.6A patent/CN104460126B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0815723A (ja) * | 1994-06-28 | 1996-01-19 | Matsushita Electric Ind Co Ltd | アクティブマトリクス液晶ディスプレイ |
CN1381758A (zh) * | 2001-04-07 | 2002-11-27 | 大林精工株式会社 | 液晶显示装置及其驱动方法 |
TW200417974A (en) * | 2003-03-07 | 2004-09-16 | Hannstar Display Corp | Liquid crystal display |
KR20050118812A (ko) * | 2004-06-15 | 2005-12-20 | 삼성전자주식회사 | 액정패널과 이를 갖는 액정표시장치 |
JP2008134338A (ja) * | 2006-11-27 | 2008-06-12 | Lg Phillips Lcd Co Ltd | 液晶表示装置 |
CN101236318A (zh) * | 2007-02-02 | 2008-08-06 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
CN102542965A (zh) * | 2010-12-09 | 2012-07-04 | 联咏科技股份有限公司 | 驱动装置及显示面板 |
CN102998858A (zh) * | 2012-12-11 | 2013-03-27 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示装置及其控制方法 |
CN104424897A (zh) * | 2013-08-20 | 2015-03-18 | 联咏科技股份有限公司 | 多共同电极的驱动方法及显示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107942590A (zh) * | 2017-11-20 | 2018-04-20 | 昆山龙腾光电有限公司 | 阵列基板和液晶显示装置及驱动方法 |
CN107942590B (zh) * | 2017-11-20 | 2020-07-28 | 昆山龙腾光电股份有限公司 | 阵列基板和液晶显示装置及驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104460126B (zh) | 2017-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10222885B2 (en) | Display device with integrated touch screen and driving method thereof | |
CN103091883B (zh) | 防窥显示装置及其驱动方法 | |
CN102967974B (zh) | 一种阵列基板、显示装置及刷新频率控制方法 | |
US10175791B2 (en) | Display device with integrated touch screen | |
CN102445780B (zh) | 具有内嵌触摸屏的液晶显示器 | |
CN101312014B (zh) | 液晶显示装置及其驱动方法 | |
CN103996380B (zh) | 降低被动式矩阵耦合效应的电泳显示器 | |
CN101261377B (zh) | 液晶装置、液晶装置的驱动方法以及电子设备 | |
CN103996377A (zh) | 像素电路和显示装置 | |
CN105159490A (zh) | 触控显示面板及其驱动方法和触控显示装置 | |
CN104050919B (zh) | 像素电路和显示装置 | |
JP2021192246A (ja) | 入出力パネル | |
CN104809988A (zh) | 一种oled阵列基板及显示面板、显示装置 | |
CN103488009A (zh) | 一种阵列基板及控制方法、液晶显示装置 | |
CN106557194A (zh) | 驱动器集成电路及包括该驱动器集成电路的显示设备 | |
CN104360556A (zh) | 一种液晶显示面板及阵列基板 | |
CN104280920A (zh) | 集成触摸屏的液晶显示面板及液晶显示装置 | |
CN103091913A (zh) | 电光设备和显示设备 | |
US20170229077A1 (en) | Liquid crystal display panel and electronic device adopting liquid crystal display panel thereof | |
CN103064221B (zh) | 一种透明显示装置 | |
TWI564873B (zh) | 觸控顯示系統及其驅動裝置與驅動方法 | |
CN101004521B (zh) | 阵列基板和具有其的显示设备及显示设备的驱动方法 | |
CN102163608A (zh) | 电光装置用基板、电光装置以及电子设备 | |
JP2020503536A (ja) | 電荷放出回路、表示基板、表示装置及びその電荷放出方法 | |
CN104636015A (zh) | 触控显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |