CN104375549A - 一种cmos器件的抗闩锁电路 - Google Patents

Abstract

本发明公开了一种CMOS器件的抗闩锁电路，该电路包括：电流检测电路，用于实时检测CMOS器件的工作电流，并将CMOS器件的工作电流转换为输出电压，发送给电压比较电路；电压比较电路，用于将输出电压与基准电压进行比较，若输出电压大于基准电压，则输出第一控制信号给电压控制电路，若输出电压小于基准电压，则输出第二控制信号给电压控制电路；电压控制电路，用于在收到第一控制信号时，停止向CMOS器件输出工作电压；在收到第二控制信号时，继续向CMOS器件输出工作电压。本发明的CMOS器件的抗闩锁电路，结构简单、可靠性高，能对易发生闩锁的CMOS器件提供实时的安全防护，提高CMOS器件空间单粒子环境适应能力。

Description

一种CMOS器件的抗闩锁电路

技术领域

本发明涉及集成电路设计领域，具体涉及一种CMOS器件的抗闩锁电路。

背景技术

单粒子闩锁是发生于体硅CMOS器件的一种极具危害性的空间辐射效应。由空间高能带电粒子引起的CMOS器件单粒子闩锁，在卫星工程中已日益受到重视。由于体硅CMOS制造工艺自身不可避免的特点，体硅CMOS器件存在一个固有的p-n-p-n四层结构，形成一个寄生可控硅，在适当条件触发下，p阱电阻或衬底电阻上的压降可能导通寄生的三极管并维持饱和状态，从而在CMOS器件内部产生大电流并形成CMOS器件的闩锁。

CMOS器件广泛应用与航天产品的电路中，CMOS器件一旦发生单粒子闩锁，会对航天产品造成很大的潜在危害，例如：发生单粒子闩锁的器件可能被闩锁产生的大电流烧毁，发生闩锁的器件所使用的星上二次电源可能被突然骤增的负载电流所损坏以及发生闩锁的CMOS器件所用二次电源受闩锁影响导致输出电压变化时，使用同一电源的其他器件的工作可能受到影响等。

现有技术中，为了提高复杂辐照环境下CMOS器件的在轨适应、生存能力，一般均采用增加等效铝厚度或局部使用防护材料的设计策略，这样的方案越来越不适合航天产品和设备的小型化、轻量化趋势。因此，亟需一种简单有效的对CMOS器件的闩锁进行防护的技术方案。

发明内容

本发明提供了一种CMOS器件的抗闩锁电路，能够有效的对CMOS器件的闩锁进行防护，防止闩锁对CMOS器件造成损害。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供了一种CMOS器件的抗闩锁电路，该电路包括：电压控制电路，电流检测电路和电压比较电路；

电流检测电路，用于实时检测CMOS器件的工作电流，并将CMOS器件的工作电流转换为输出电压，发送给电压比较电路；

电压比较电路，用于将输出电压与基准电压进行比较，若输出电压大于基准电压，则输出第一控制信号给电压控制电路，若输出电压小于基准电压，则输出第二控制信号给电压控制电路；

电压控制电路，用于在收到第一控制信号时，停止向CMOS器件输出工作电压；在收到第二控制信号时，继续向CMOS器件输出工作电压。

可选地，电流检测电路包括：采样电阻R1、分压电阻R2、R3、R4、R5以及调整电阻R6、R7、R8、R9和运算放大器；其中，

采样电阻R1串联在CMOS器件和电压控制电路之间；

采样电阻R1的两端分别连接分压电阻R2和R3的一端；

分压电阻R2的另一端连接分压电阻R4的一端，分压电阻R4的另一端接地；

分压电阻R3的另一端连接分压电阻R5的一端，分压电阻R5的另一端接地；

分压电阻R2和R4的连接端与调整电阻R6的一端连接；

分压电阻R3和R5的连接端与调整电阻R7的一端连接；

调整电阻R6的另一端连接调整电阻R8的一端，调整电阻R8的另一端连接运算放大器N1的输出端；

调整电阻R7的另一端连接调整电阻R9的一端，调整电阻R9的另一端接地；

调整电阻R6和R8的连接端与运算放大器N1的同相输入端连接；

调整电阻R7和R9的连接端与运算放大器N1的反相输入端连接；

运算放大器N1的输出端与电压比较电路的输入端连接。

可选地，采样电阻R1的取值根据CMOS器件的工作电流确定；

采样电阻R1可以为：一个或者多个；

当采样电阻R1为多个时，多个采样电阻R1之间并联。

可选地，分压电阻R2和R4的阻值，根据采样电阻R1两端的电压值与运算放大器N1的工作电压确定；

分压电阻R3的阻值等于分压电阻R2的阻值，分压电阻R5的阻值等于分压电阻R4的阻值。

可选地，运算放大器N1的放大倍数根据分压后加载在调整电阻R6和R8之间的压差与比较器N2的基准电压之间的关系确定；

调整电阻R6、R9的阻值根据运算放大器N1的放大倍数确定；

调整电阻R7的阻值等于调整电阻R6的阻值，调整电阻R9的阻值等于调整电阻R8的阻值。

可选地，电压比较电路包括：比较器N2、限流电阻R10和R11；

限流电阻R10的一端连接运算放大器N1的输出端，另一端接入比较器N2的同相输入端；

比较器N2的反相输入端输入基准电压；

限流电阻R11的一端连接比较器N2的输出端，另一端连接电压控制电路的输入端。

可选地，限流电阻R10、R11的阻值，根据运算放大器N1和比较器N2的工作电压选取。

可选地，基准电压取值为比较器N2的工作电压值的1/2。

可选地，电压控制电路包括输出可控的DC/DC转换器件。

可选地，CMOS器件为体硅CMOS器件。

本发明的这种CMOS器件的抗闩锁电路，通过实时检测CMOS器件的工作电流；将CMOS器件的工作电流，转换成输出电压，并将输出电压与预设电压进行比较，若输出电压大于基准电压，则停止输出工作电流到CMOS器件。该抗闩锁电路可实时高精度检测CMOS器件电路的工作电流，实现CMOS器件电路快速实时防护；并且本电路简单、可靠性高，增强了航天产品中CMOS器件在复杂辐射环境下的防护能力。

附图说明

图1是本发明一个实施例提供的一种CMOS器件的抗闩锁电路的结构框图；

图2是本发明一个实施例提供的一种CMOS器件的抗闩锁电路的电路图。

具体实施方式

本发明的核心思想是：利用采样电阻串联在CMOS器件供电端，CMOS器件工作时，实时检测CMOS器件的工作电流，通过电流检测电路，将CMOS器件的工作电流转换成一个合理的输出电压V0，该电压值在CMOS器件正常工作时，低于比较器基准电压V1；在CMOS器件发生闩锁的条件下，高于比较器基准电压V1。通过比较器的输出控制电平的变化来输出控制信号：CMOS器件正常工作时，运算放大器N1的输出电压V0＜基准电压V1，比较器N2的输出控制电平为低电平；CMOS器件闩锁时，运算放大器N1的输出电压V0＞基准电压V1，比较器N2的输出控制电平为高电平。将比较器输出的控制信号送到电压控制电路的控制端，高电平关断电压控制电路的工作电压的输出，CMOS闩锁的大电流失去来源，从而解除闩锁。

本发明提供了一种CMOS器件的抗闩锁电路，图1是本发明一个实施例提供的一种抗闩锁电路的结构框图；参见图1，该CMOS器件的抗闩锁电路100包括：电压控制电路101，电流检测电路102和电压比较电路103；

电流检测电路102，用于实时检测CMOS器件的工作电流，并将CMOS器件的工作电流转换为输出电压，发送给电压比较电路103；

电压比较电路103，用于将输出电压与基准电压进行比较，若输出电压大于基准电压，则输出第一控制信号给电压控制电路101，若输出电压小于基准电压，则输出第二控制信号给电压控制电路101；

电压控制电路101，用于在收到第一控制信号时，停止向CMOS器件输出工作电压；在收到第二控制信号时，继续向CMOS器件输出工作电压。

本发明一个实施例提供的CMOS器件抗闩锁电路，通过对CMOS器件工作电流的实时检测，能在CMOS器件发生闩锁时进行防护，提高了CMOS器件在复杂单粒子环境下的适应生存能力，增强了航天产品和设备的可靠性、安全性。

图2是本发明一个实施例提供的一种CMOS器件的抗闩锁电路的电路图，参见图2，在本实施例中，电流检测电路包括：采样电阻R1、分压电阻R2、R3、R4、R5以及调整电阻R6、R7、R8、R9和运算放大器；其中，

采样电阻R1串联在CMOS器件和电压控制电路之间；

采样电阻R1的两端分别连接分压电阻R2和R3的一端；

分压电阻R2的另一端连接分压电阻R4的一端，分压电阻R4的另一端接地；

分压电阻R3的另一端连接分压电阻R5的一端，分压电阻R5的另一端接地；

分压电阻R2和R4的连接端与调整电阻R6的一端连接；

分压电阻R3和R5的连接端与调整电阻R7的一端连接；

调整电阻R6的另一端连接调整电阻R8的一端，调整电阻R8的另一端连接运算放大器N1的输出端；

调整电阻R7的另一端连接调整电阻R9的一端，调整电阻R9的另一端接地；

调整电阻R6和R8的连接端与运算放大器N1的同相输入端连接；

调整电阻R7和R9的连接端与运算放大器N1的反相输入端连接；

运算放大器N1的输出端与电压比较电路的输入端连接。

参见图2，在本实施例中，电压比较电路包括：比较器N2、限流电阻R10和R11；

限流电阻R10的一端连接运算放大器N1的输出端，另一端接入比较器N2的同相输入端；

比较器N2的反相输入端输入基准电压；

限流电阻R11的一端连接比较器N2的输出端，另一端连接电压控制电路的输入端。

电压控制电路的供电输入端与电源VCC连接。

参见图2，本发明的这种CMOS器件的抗闩锁电路的具体工作过程是：CMOS器件工作时，工作电流流经采样电阻R1，产生一个压降；该压降通过包括电阻R2-R5的分压电路，按比例降低，该比例为R2/(R2+R4)。分压电路中，R3＝R2、R5＝R4，分压电路将采样电阻R1两端的电压降至运算放大器N1的正常工作范围内，通过运放放大后输出，从而实现了电流到电压的转换。

通过上述电流检测电路，可以将CMOS器件的工作电流转换成一个合理的输出电压V0。在CMOS器件正常工作时，该输出电压值V0低于比较器基准电压V1，1V以上；在闩锁条件下，高于比较器基准电压V1，1V以上。电压比较电路中的比较器N2的输出控制电平信号：CMOS器件正常工作时，由于输出电压值V0＜基准电压V1，比较器N2输出控制电平为低电平，比较器N2将该低电平信号发送给电压控制电路，其中，该低电平信号为第二控制信号；电压控制电路继续向CMOS器件输出工作电压，CMOS器件正常工作。当CMOS器件发生闩锁时，由于输出电压V0＞基准电压V1，比较器的输出控制电平为高电平，比较器N2将该高电平信号输出到电压控制电路的输入端，该高电平信号为第一控制信号；电压控制电路根据该第一控制信号关断其输出，CMOS器件发生闩锁的大电流失去来源，从而保护CMOS器件不被烧毁。

在本实施例中，电压控制电路包括：输出可控的DC/DC转换器件。DC/DC转换器件的型号为MSK系列或者Inter point系列或者VPT系列或者其他同类型的器件。在实际应用时，可根据具体的需要进行选择。

具体地，在本实施例中，采样电阻R1的取值根据CMOS器件的工作电流来确定；R1的取值应当满足采样电阻R1两端产生的压降不影响CMOS器件的正常工作。其中，采样电阻R1可以是RX21系列的精密电阻，包括但不仅限于碳膜绕线精密电阻。在本发明的其他实施例中，采样电阻R1可以为：一个或者多个；当采样电阻R1为多个时，多个采样电阻R1之间并联。

在本实施例中，分压电阻R2、R4的阻值根据采样电阻R1两端的电压值与运算放大器N1的工作电压来选取。分压电阻R2、R4应当满足分压后加载在调整电阻R6输入端的电压值低于采样电阻R1端电压2V以上，同时满足R6输入端的电压低于运放N1的工作电压1.5V以上。在确定分压电阻R2、R4的阻值后，令R3＝R2；R5＝R4，从而得到电阻R3、R5的阻值。另外，分压电阻R2-R5，可以是表贴电阻，或者为带封装的电阻，封装形式包括但不限于表贴封装。分压电阻R2-R5也可以是不带封装的薄膜电阻，如果电阻R2-R5采用薄膜电阻时，使用的薄膜材料包括但不限于氮化钽(TaN)材料。在实际应用时，可根据具体的需要进行选择。

在本实施例中，根据分压后加载在调整电阻R6和R8之间的压差与后续比较器的基准电压V1之间的关系，确定运放N1的放大倍数(即R9/R6)，电阻R6、R8的阻值应当满足：在CMOS器件正常工作条件下，运放N1的输出电压V0比基准电压V1低1V以上。根据具体应用所需的放大倍数即可确定R6、R9的阻值。确定R6、R9阻值后，电阻R7的取值为：R7＝R6；电阻R8的取值为：R8＝R9，得到电阻R7和R8阻值。另外，调整电阻R6～R9，可以是表贴电阻或者调整电阻R6～R9可为带封装的电阻，具体的封装形式包括但不限于表贴封装。调整电阻R6～R9也可以是不带封装的薄膜电阻，所使用的薄膜材料包括但不限于氮化钽(TaN)材料。在实际应用时，可根据具体的需要进行选择。

在本实施例中，根据运放N1、比较器N2的工作电压设置，选取限流电阻R10、R11的阻值。电阻R10、R11应当满足：防止运算放大器N1、比较器N2器件的I/O口瞬态大电流对器件的损伤。可选地，R10和R11取值均为1KΩ。

运算放大器N1包含但不限于LM158系列运放。比较器N2是LM158或者LM124或者LM224系列运放。在实际应用时，可根据具体的需要进行选择。

在本实施例中，判断CMOS器件是否发生闩锁的基准电压，是根据比较器N2工作电压选取的，若比较器N2的工作电压为VC，则比较器N2的基准电压值V1一般选取为VC/2，同时，比较器N2的输出高电平应当不低于3.5V。

在本实施例中，CMOS器件为体硅CMOS器件，该CMOS器件可以是AD、DA、FPGA、DSP、RAM器件。

综上，本发明的这种CMOS器件的抗闩锁电路，通过对CMOS器件工作电流提供实时检测，CMOS器件在轨运行如果发生单粒子闩锁，电流检测电路检测到CMOS器件的工作电流增大，危及器件安全时，启动防护机制：电压比较电路输出高电平(第一控制信号)，电压控制电路根据该第一控制信号关断电压控制电路的输出，切断CMOS器件发生闩锁的大电流来源实现对CMOS器件的实时保护。本发明的抗闩锁电路简单、可靠性高，可实时高精度检测CMOS电路的工作电流，对CMOS电路闩锁的快速实时防护，增强了宇航产品中CMOS器件在复杂辐射环境下的防护能力。另外，该电路结构简单，未增加宇航产品的重量和体积，适应宇航产品小型化和轻量化的发展趋势。

以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种CMOS器件的抗闩锁电路，其特征在于，该电路包括：电压控制电路，电流检测电路和电压比较电路；

所述电流检测电路，用于实时检测所述CMOS器件的工作电流，并将所述CMOS器件的工作电流转换为输出电压，输出给所述电压比较电路；

所述电压比较电路，用于将所述电流检测电路输出的输出电压与基准电压进行比较，若所述输出电压大于所述基准电压，则输出第一控制信号给所述电压控制电路，若所述输出电压小于所述基准电压，则输出第二控制信号给所述电压控制电路；

所述电压控制电路，用于在收到所述第一控制信号时，停止向所述CMOS器件输出工作电压；在收到所述第二控制信号时，继续向所述CMOS器件输出工作电压。

2.如权利要求1所述的CMOS器件的抗闩锁电路，其特征在于，所述电流检测电路包括：采样电阻R1、分压电阻R2、R3、R4、R5以及调整电阻R6、R7、R8、R9和运算放大器N1；其中，

所述采样电阻R1串联在所述CMOS器件和所述电压控制电路之间；

所述采样电阻R1的两端分别连接分压电阻R2和R3的一端；

所述分压电阻R2的另一端连接所述分压电阻R4的一端，所述分压电阻R4的另一端接地；

所述分压电阻R3的另一端连接所述分压电阻R5的一端，所述分压电阻R5的另一端接地；

所述分压电阻R2和R4的连接端与所述调整电阻R6的一端连接；

所述分压电阻R3和R5的连接端与所述调整电阻R7的一端连接；

所述调整电阻R6的另一端连接所述调整电阻R8的一端，所述调整电阻R8的另一端连接所述运算放大器N1的输出端；

所述调整电阻R7的另一端连接所述调整电阻R9的一端，所述调整电阻R9的另一端接地；

所述调整电阻R6和R8的连接端与所述运算放大器N1的同相输入端连接；

所述调整电阻R7和R9的连接端与所述运算放大器N1的反相输入端连接；

所述运算放大器N1的输出端与所述电压比较电路的输入端连接。

3.如权利要求2所述的CMOS器件的抗闩锁电路，其特征在于，采样电阻R1的取值根据所述CMOS器件的工作电流确定；

所述采样电阻R1可以为：一个或者多个；

当所述采样电阻R1为多个时，多个采样电阻R1之间并联。

4.如权利要求2所述的CMOS器件的抗闩锁电路，其特征在于，

所述分压电阻R2和R4的阻值，根据所述采样电阻R1两端的电压值与运算放大器N1的工作电压确定；

分压电阻R3的阻值等于所述分压电阻R2的阻值，分压电阻R5的阻值等于所述分压电阻R4的阻值。

5.如权利要求2所述的CMOS器件的抗闩锁电路，其特征在于，

所述运算放大器N1的放大倍数根据分压后加载在所述调整电阻R6和R8之间的压差与所述比较器N2的基准电压之间的关系确定；

所述调整电阻R6、R9的阻值根据所述运算放大器N1的放大倍数确定；

调整电阻R7的阻值等于所述调整电阻R6的阻值，调整电阻R9的阻值等于所述调整电阻R8的阻值。

6.如权利要求1所述的CMOS器件的抗闩锁电路，其特征在于，所述电压比较电路包括：比较器N2、限流电阻R10和R11；

所述限流电阻R10的一端连接所述运算放大器N1的输出端，另一端接入所述比较器N2的同相输入端；

所述比较器N2的反相输入端输入所述基准电压；

所述限流电阻R11的一端连接所述比较器N2的输出端，另一端连接所述电压控制电路的输入端。

7.如权利要求6所述的CMOS器件的抗闩锁电路，其特征在于，所述限流电阻R10、R11的阻值，根据所述运算放大器N1和所述比较器N2的工作电压选取。

8.如权利要求6所述的CMOS器件的抗闩锁电路，其特征在于，所述基准电压取值为所述比较器N2的工作电压值的1/2。

9.如权利要求1所述的CMOS器件的抗闩锁电路，其特征在于，所述电压控制电路包括输出可控的DC/DC转换器件。

10.如权利要求1-9任一项所述的CMOS器件的抗闩锁电路，其特征在于，所述CMOS器件为体硅CMOS器件。