CN104363405B - 一种超高清信号转换装置及转换方法 - Google Patents
一种超高清信号转换装置及转换方法 Download PDFInfo
- Publication number
- CN104363405B CN104363405B CN201410599970.8A CN201410599970A CN104363405B CN 104363405 B CN104363405 B CN 104363405B CN 201410599970 A CN201410599970 A CN 201410599970A CN 104363405 B CN104363405 B CN 104363405B
- Authority
- CN
- China
- Prior art keywords
- signals
- signal
- data
- lvds
- definition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
本发明公开了一种超高清信号转换装置及转换方法,超高清信号转换装置,与电视机的机芯板连接,其包括信号接收模块和信号转换模块;信号接收模块接收主板输出的V‑BY‑ONE信号,进行数据初始化后输出V‑BY‑ONE信号给信号转换模块,信号转换模块将V‑BY‑ONE信号转换为LVDS信号输出、以及将LVDS信号转换为HDMI信号和VGA信号输出;各维修点使用具有LVDS信号、或HDMI信号、或VGA信号输入的普通FHD屏工装设备即可了解维修情况,满足超高清电视机的主板的维修要求,无需配置超高清屏,大大的降低了售后维修成本,其通用性强,方便了该类主板的维修。
Description
技术领域
本发明涉及电视技术领域,特别涉及一种超高清信号转换装置及转换方法。
背景技术
近年来,超高清电视的视觉效果突破了人眼视网膜的极限,画质效果非常的清晰,在市场上获得了广大的消费团体。目前,超高清电视的主板跟4K屏视频信号之间的标配接口为高速串行接口——V-BY-ONE接口。由于主板从V-BY-ONE接口输出的显示信号必须连接到配有V-BY-ONE接口的超高清屏上后才能看到显示画面,这给各电视厂商的售后维修带来了一定困难。电视厂商在各个维修点等处配置的通常是标清屏或高清屏,可以满足售后对高清电视的维修需求,但不能满足超高清电视的维修需求。如果需要维修超高清4K的带有V-BY-ONE接口的主板,在验证主板是否维修好,问题点出在哪里时,往往需要各个维修点都配置一个超高清屏才能发现问题,看到检修后的效果,这无疑会给电视厂商增加非常大的维修成本。
发明内容
鉴于上述现有技术的不足之处,本发明的目的在于提供一种超高清信号转换装置及转换方法,以解决现有维修超高清电视需配置超高清屏导致维修成本高的问题。
为了达到上述目的,本发明采取了以下技术方案:
一种超高清信号转换装置,与超高清电视机的主板连接,其包括:信号接收模块和信号转换模块;
信号接收模块接收主板输出的V-BY-ONE信号,进行数据初始化后输出V-BY-ONE信号给信号转换模块,信号转换模块将V-BY-ONE信号转换为LVDS信号输出、以及将LVDS信号转换为HDMI信号和VGA信号输出。
所述的超高清信号转换装置中,所述信号接收模块包括:
V-BY-ONE接口,用于传输V-BY-ONE信号给V-BY-ONE接收单元;
V-BY-ONE接收单元,用于接收V-BY-ONE信号,进行数据初始化后输出V-BY-ONE信号给信号转换模块。
所述的超高清信号转换装置中,所述信号转换模块包括:
LVDS转换单元,用于将V-BY-ONE信号转换为的LVDS信号;
HDMI转换单元,用于将LVDS信号转换为HDMI信号;
VGA转换单元,用于将LVDS信号转换为VGA信号。
所述的超高清信号转换装置中,还包括供电模块,用于对信号接收模块和信号转换模块供电。
所述的超高清信号转换装置中,所述供电模块包括:
适配器接口,用于获取输入电压;
第一转换电路,用于将输入电压转换为第一电压后输出给LVDS转换单元供电;
第二转换电路,用于将输入电压转换为第二电压后输出给HDMI转换单元和VGA转换单元供电;
第三转换电路,用于将第二电压转换为第三电压后输出给V-BY-ONE接收单元、LVDS转换单元、HDMI转换单元和VGA转换单元供电。
所述的超高清信号转换装置中,所述V-BY-ONE接口包括第一插座和第二插座,所述第一插座为51PIN的FFC插座,包括8对数据信号输入脚、LOCKN脚、HTPDN脚以及控制脚;所述第二插座为41PIN的FFC插座,包括8对数据信号输入脚。
所述的超高清信号转换装置中,所述V-BY-ONE接口还包括第一电阻和第二电阻,所述第一电阻的一端连接第一插座的HTPDN脚,第一电阻的另一端连接电压端;第二电阻的一端连接第一插座的LOCKN脚,第二电阻的另一端连接电压端。
一种超高清信号转换装置的转换方法,其包括:
信号接收模块接收主板输出的V-BY-ONE信号,进行数据初始化后输出V-BY-ONE信号给信号转换模块;
信号转换模块将V-BY-ONE信号转换为LVDS信号输出、以及将LVDS信号转换为HDMI信号和VGA信号输出。
所述的转换方法中,所述进行数据初始化后输出V-BY-ONE信号给信号转换模块的步骤具体包括:
当主板接入时,将HTPDN信号置为低电平,开始时钟数据恢复,主板的V-BY-ONE信号发送端启动并锁定时钟频率;
信号接收模块完成时钟恢复后将LOCKN信号置为低电平,开始传输数据前的设置准备;
所述设置准备完成后,信号接收模块开始V-BY-ONE信号数据的传输。
所述的转换方法中,所述信号转换模块将V-BY-ONE信号转换为LVDS信号输出时,还包括步骤:
将V-BY-ONE信号中的控制数据与图像像素的数据信号分离;
将超高清3840*2160的数据信号缩小为高清1920*1080的数据信号。
相较于现有技术,本发明提供的超高清信号转换装置及转换方法,所述超高清信号转换装置与超高清电视机的主板连接,包括供电模块、信号接收模块和信号转换模块;由信号接收模块接收主板输出的V-BY-ONE信号,进行数据初始化后输出V-BY-ONE信号给信号转换模块,信号转换模块将V-BY-ONE信号转换为LVDS信号输出、以及将LVDS信号转换为HDMI信号和VGA信号输出;各维修点使用具有LVDS信号、或HDMI信号、或VGA信号输入的普通FHD(Full High Definition,全高清)屏工装设备即可了解维修情况,满足超高清电视机的主板的维修要求,无需配置超高清屏,大大的降低了售后维修成本,其通用性强,方便了该类主板的维修。
附图说明
图1为本发明实施例提供的超高清信号转换装置应用实施例的示意图;
图2为本发明实施例提供的超高清信号转换装置中数据初始化的示意图;
图3为本发明实施例提供的超高清信号转换装置中第一插座采用51PIN的FFC插座的接口示意图;
图4为本发明实施例提供的超高清信号转换装置中第二插座采用41PIN的FFC插座的接口示意图;
图5为本发明实施例提供的超高清信号转换装置的转换方法流程图;
图6为本发明实施例提供的超高清信号转换装置中LVDS转换单元的应用实施例结构框图;
图7为本发明实施例提供的超高清信号转换方法中屏上坐标示意图;
图8为本发明实施例提供的超高清信号转换方法中V-BY-ONE信号中图像像素输出框图;
图9为本发明实施例提供的超高清信号转换方法中取奇数行奇数列得到的数据对应原始坐标值的示意图;
图10为本发明实施例提供的超高清信号转换方法中取偶数行偶数列得到的数据对应原始坐标值的示意图;
图11为本发明实施例提供的超高清信号转换方法中V-BY-ONE信号进行LVDS转换流程图。
具体实施方式
本发明提供一种超高清信号转换装置及转换方法,为使本发明的目的、技术方案及效果更加清楚、明确,以下参照附图并举实施例对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
本发明提供的超高清信号转换装置适用于超高清电视维修,涉及超高清信号转换,该超高清信号转换装置与待维修的超高清电视机的主板连接,用于将主板输出的V-BY-ONE信号转化为LVDS(Low-Voltage Differential Signaling ,低电压差分信号)信号、再将LVDS信号进一步转换为HDMI(High Definition Multimedia Interface)信号或者VGA(Video Graphics Array)信号输出。在此情况下,各维修点的超高清维修平台只需具有HDMI输入或VGA输入的功能接口,就可以在不配置超高清屏的情况下,实现4K主板的(即超高清电视的主板)维修;其通用性强,相对增配4K屏而言,大大的降低了售后维修成本。
请参阅图1,本发明提供的超高清信号转换装置1包括信号接收模块10、信号转换模块 20和供电模块30。所述信号接收模块10连接主板2和信号转换模块20。信号接收模块10接收主板2输出的V-BY-ONE信号(即图1中4组4Lane),进行数据初始化后输出V-BY-ONE信号给信号转换模块20。信号转换模块20将V-BY-ONE信号转换为LVDS信号输出、以及将LVDS信号转换为HDMI信号和VGA信号输出。供电模块30连接信号接收模块10和信号转换模块20,供电模块30用于对信号接收模块10和信号转换模块20供电。
其中,所述信号接收模块10包括V-BY-ONE接口101和V-BY-ONE接收单元102。所述信号转换模块20包括LVDS转换单元201、HDMI转换单元202(如LVDS转HDMI芯片)、VGA转换单元203(如LVDS转VGA芯片)、LVDS输出接口204、HDMI输出接口205和VGA输出接口206。所述V-BY-ONE接口101连接待维修主板2的V-BY-ONE输出接口和V-BY-ONE接收单元102,用于传输V-BY-ONE信号给V-BY-ONE接收单元。在主板2接入时,V-BY-ONE接收单元102接收主板2输出的V-BY-ONE信号,在数据初始化完成后才输出V-BY-ONE信号给LVDS转换单元201。
所述LVDS转换单元201连接V-BY-ONE接收单元102、HDMI转换单元202、VGA转换单元203和LVDS输出接口204。所述HDMI转换单元202连接HDMI输出接口205,VGA转换单元203连接VGA输出接口206。LVDS转换单元201将V-BY-ONE接收单元102传输的串行的V-BY-ONE信号转换为符合LVDS传输标准的差分串行LVDS信号。LVDS信号一方面可通过LVDS输出接口输出,另一方面传输至HDMI转换单元202和VGA转换单元203作进一步信号转换。即HDMI转换单元202将输入的LVDS信号转换为HDMI格式的HDMI信号,进一步地,HDMI信号从HDMI输出接口205输出; VGA转换单元203将输入的LVDS信号转换为VGA格式的VGA信号,进一步地,VGA信号从VGA输出接口206输出。输出后的HDMI信号或VGA信号可以传输至具有HDMI输入接口或VGA输入接口的工装平台上显示。超高清信号转换装置通过将主板输出的V-BY-ONE信号转换为一般屏即可显示的HDMI信号或VGA信号,方便了该类主板的维修,节省了超高清屏的配置成本。
请继续参阅图1,所述供电模块30包括适配器接口301、第一转换电路302、第二转换电路303和第三转换电路304。所述适配器接口301与外部适配器3连接,适配器3提供12V的输入电压给供电模块30。适配器接口301将12V的输入电压传输给第一转换电路302(即12V转1.2V DC-DC转换电路)和第二转换电路303(即12V转5V DC-DC转换电路)。所述第一转换电路302将12V的输入电压转换为1.2V的第一电压后输出给LVDS转换单元201供电。第二转换电路303将12V的输入电压转换为5V的第二电压后输出给HDMI转换单元202和VGA转换单元203供电,还将第二电压输出给第三转换电路304(即5V转3.3V DC-DC转换电路)。所述第三转换电路304将5V的第二电压转换为3.3V的第三电压后输出给V-BY-ONE接收单元102、LVDS转换单元201、HDMI转换单元202和VGA转换单元203供电。
所述超高清信号转换装置通过适配器提供工作电压,通过供电模块实现电压转换以满足上述各单元的电压需求。因此该超高清信号转换装置可以单独工作,方便使用。
请同时参阅图1至图4。基于目前的超高清屏体主流为60Hz和120Hz,因此主板2主要输出8 Lane数据对或16 Lane数据对至超高清信号转换装置1中。本实施例中,所述V-BY-ONE接口101可以支持16 Lane以下(含16 Lane)数据对的输入。应当理解的是,本实施主要涉及16 Lane数据对以及16 Lane以下的数据对的输入,增加相应的数据对时选择引脚数对应增加的V-BY-ONE接口即可,数据对的增加是在本实施例基础上做的改变而已,其在本发明的保护范围之内。
除了上述数据对之外、还设置有HTPDN_TX脚(即热插拔脚)和LOCKN_TX脚(即时钟锁定脚)。所述数据初始化过程即与HTPDN_TX脚和LOCKN脚_TX的电平有关。
本实施例中,超高清信号转换装置1相对于主板,为V-BY-ONE信号的接收端RX、主板为V-BY-ONE信号的发送端TX。如图2所示,所述数据初始化具体为:
当主板未接入超高清信号转换装置时,发送端TX和接收端RX分别关闭数据传输(即Shut Down)。
当主板2接入V-BY-ONE接口101时,发送端TX等待接收端RX的命令(即Stand By)。接收端RX将HTPDN_TX脚的HTPDN信号置于低电平,使发送端TX的HTPDN信号也被拉低。
接收端RX的V-BY-ONE接收单元102开始进行(CDR=clockdatarecovery,时钟数据恢复)处理。发送端TX启动并锁定时钟频率(即Acquisition)。V-BY-ONE接收单元102完成时钟恢复后,将LOCKN_TX脚的LOCKN信号置低,使发送端TX的LOCKN信号也被拉低。发送端TX和接收端RX开始ALNtraining(完成传输数据前的设置准备工作)处理。ALNtraining处理完成后,数据初始化结束,V-BY-ONE接收单元102即可开始V-BY-ONE信号数据的传输(即Normal)。
如果主板2改变时钟频率或者中断传输,导致V-BY-ONE接收单元102丢失时钟时,V-BY-ONE接收单元102将LOCKN信号重新置为高电平,重新进行数据时钟恢复的动作,此时HTPDN信号保持低电平,进行CDRtraining处理,直至时钟恢复完成后再将LOCKN信号置为低电平。只有在HTPDN信号均为低电平时,V-BY-ONE接收单元102才能进行V-BY-ONE信号输出。在HTPDN信号和LOCKN 信号不为低电平时,主板2不会正常输出,此时也就没有V-BY-ONE信号输入给超高清信号转换装置1。
在超高清信号转换装置1中,LOCKN信号和HTPDN信号为***必须的信号,而数据对根据不同的主板选择接入,如主板为4K*2K@60Hz时,输入数据对为8对(8 Lane)。主板为4K*2K@120Hz时,输入数据对为16对(16 Lane),超高清信号转换装置1内所需电压为1.2V、3.3V、5V。
以主板为4K*2K@120Hz为例,基于其需要16 Lane V-BY-ONE数据对。本实施例中,所述V-BY-ONE接口101由第一插座103和第二插座104(如图1所示)组成,所述第一插座103为51PIN的FFC插座(如图3所示),采用FI-R51HL型号,其包括8对数据信号输入脚、LOCKN脚、HTPDN脚以及其他的一些控制脚(AGP or NSB脚、L-DIM Enable脚、Bit SEL脚、SCL脚、SDA脚、PCID_EN脚、Data format1~0脚),NC脚为预留脚。如图3所示,SDA脚和SCL脚用于传输SCL信号和SDA信号,以实现I2C数据通讯。HTPDN脚和LOCKN脚分别传输HTPDN_TX信号(也即是HTPDN信号,该信号的不同称呼)和LOCKN_TX信号(也即是LOCKN信号,该信号的不同称呼)。Rx0n脚和Rx0p脚、Rx1n脚和Rx1p脚、Rx2n脚和Rx2p脚、Rx3n脚和Rx3p脚、Rx4n脚和Rx4p脚、Rx5n脚和Rx5p脚、Rx6n脚和Rx6p脚、Rx7n脚和Rx7p脚为51PIN的FFC插座上面的8对数据信号输入脚,分别传输VBY0N_2信号和VBY0P_2信号、VBY1N_2信号和VBY1P_2信号、VBY2N_2信号和VBY2P_2信号、VBY3N_2信号和VBY3P_2信号、VBY4N_2信号和VBY4P_2信号、VBY5N_2信号和VBY5P_2信号、VBY6N_2信号和VBY6P_2信号、VBY7N_2信号和VBY7P_2信号。
本实施例中,若主板上的LOCKN信号和HTPDN信号没有外接上拉电阻,则可在所述V-BY-ONE接口101中设置第一电阻R1和第二电阻R2,如图3所示,所述第一电阻R1的一端连接第一插座103的HTPDN脚,第一电阻R1的另一端连接3.3V电压端。第二电阻R2的一端连接第一插座103的LOCKN脚,第二电阻R2的另一端连接3.3V电压端。所述第一电阻R1和第二电阻R2为上拉电阻,其阻值为4.7KΩ,上拉电压为3.3V。在具体实施时,所述上拉电阻也可设置在主板上。
第二插座104为41PIN的FFC插座(如图3所示),采用的型号为FI-RE41HL,其包括另8对数据信号输入脚,即Rx8n脚和Rx8p脚、Rx9n脚和Rx9p脚、Rx10n脚和Rx10p脚、Rx11n脚和Rx11p脚、Rx12n脚和Rx12p脚、Rx13n脚和Rx13p脚、Rx14n脚和Rx14p脚、Rx15n脚和Rx15p脚,分别传输VBY8N_1信号和VBY8P_1信号、VBY9N_1信号和VBY9P_1信号、VBY10N_1信号和VBY10P_1信号、VBY11N_1信号和VBY11P_1信号、VBY12N_1信号和VBY12P_1信号、VBY13N_1信号和VBY13P_1信号、VBY14N_1信号和VBY14P_1信号、VBY15N_1信号和VBY15P_1信号。
采用51PIN和41PIN不同位数的FFC插座,在一定程度上起到了防呆作用。即只需要8 Lane数据对时,仅用51PIN的FFC插座就可以了,防止插错。在具体实施时,对于上述插座的每个接口,都标有功能丝印,以防止有部分主板接口丝印跟超高清信号转换装置不一致引起故障。
基于上述的超高清信号转换装置,本发明实施例还相应提供一种超高清信号转换装置的转换方法。请参阅图5,所述转换方法包括:
S100、信号接收模块接收主板输出的V-BY-ONE信号,进行数据初始化后输出V-BY-ONE信号给信号转换模块;
S200、信号转换模块将V-BY-ONE信号转换为LVDS信号输出、以及将LVDS信号转换为HDMI信号和VGA信号输出。
所述数据初始化具体包括:
步骤1、当主板2接入V-BY-ONE接口101时,将HTPDN信号置为低电平,开始CDRtraining(CDR=clockdatarecovery,时钟数据恢复),主板的V-BY-ONE信号发送端启动并锁定时钟频率;
步骤2、信号接收模块完成时钟恢复后将LOCKN信号置为低电平,开始ALNtraining(完成传输数据前的设置准备工作);
步骤3、ALNtraining完成后,信号接收模块开始V-BY-ONE信号数据的传输。具体请参见上述实施例。
由于V-BY-ONE信号中除了基本的图像像素显示的数据信号外,还有控制数据(比如CLK)等, LVDS转换单元201将V-BY-ONE信号转换为LVDS信号时,需要将控制数据进行分离。基于V-BY-ONE信号以串行方式传输,传输频率最大可达到3.75Gbit/s,而目前电视行业速率基本为3.0Gbit/s。V-BY-ONE信号的传输是将时钟信号加入到数据中,以多路时钟和数据的方式传输,没有专门的时钟信号,因此在对数据进行处理前,还需要从V-BY-ONE信号中提取数据信号和时钟信号。本发明中的钟数据恢复电路能对高速的串行差分信号进行数据和时钟的恢复(要求能达到3.75Gbit/s)。
请一并参阅图6、其为所述LVDS转换单元201的应用实施例结构框图。所述LVDS转换单元201包括多个差分信号接收器2011(个数与输入数据对匹配,本实施例为图6左边的16个)、多个时钟数据恢复电路2012(个数与差分信号接收器匹配,本实施例为16个)、串并行转换器2013、格式规范器2014(采用FORMATER 格式规范器)、锁相环PLL电路2015、时钟电路2016、TTL/CMOS(Transistor-Transistor Logic,逻辑门电路/MOS管集成电路)电路2017和差分信号发生器2018(即图6右边的3个)。V-BY-ONE信号(为差分信号)在经过差分信号接收器2011时,由平衡数据转化为非平衡数据。时钟数据恢复电路2012对该非平衡数据进行数据和时钟的恢复,具体为:时钟数据恢复电路提取出时钟信号,并且进一步的提取出数据信号,一并送往串并行转换器2013进行串行转并行处理。在进行串并行转换处理的同时,串并行转换器2013还进行超高清像素的SCALER DOWN处理(从大分辨率到小分辨率),将输入的不同分辨率的V-BY-ONE信号进行缩放调整,以转换成和显示屏一样的分辨率进行显示。SCALER DOWN处理后的数据放在 BUFFER缓存区进行交换的(BUFFER缓存区为本***中程序运行、以及数据交换的缓存区)。转换后的信号由格式规范器2014(FORMATER格式规范器)对信号进行格式规范,使信号符合视频信号的标准。本实施例中,视频信号的规范是通过信号规范宏定义表完成的,信号规范宏定义表除了对串并行转换后的数据信号进行规范外,还存储有标准的V-BY-ONE信号规范数据、以及规范了对整体信号在转换模块的处理流程)。
应当理解的是,所述格式规范器2014在进行格式规范之前,即V-BY-ONE信号输入差分信号接收器2011之前,格式规范器2014先对V-BY-ONE接收模块接收到的信号进行核准确认,只有满足要求的V-BY-ONE信号才能进行转换处理。例如:目前常用屏体的V-BY-ONE信号接收标准为3840*2160@60Hz 和3840*2160@120Hz ,对应的待维修主板输出的V-BY-ONE信号也应该为3840*2160@60Hz 和3840*2160@120Hz。也即是说,信号规范宏定义表确认待维修板V-BY-ONE信号为3840*2160@60Hz 和3840*2160@120Hz时,LVDS转换单元201才允许V-BY-ONE接收单元对该V-BY-ONE信号进行接收,并输入LVDS转换单元201进行进一步的转换处理。
信号规范宏定义表采用多层嵌套方式,其包括一级宏定义,二级宏定义,三级宏定义……。一级宏定义包含了可接收的信号的分辨率,如下表1所示,4K2K表示可以处理3840*2160分辨率的图像信号;4K1K表示可以处理3840*1080分辨率的图像信号;FHD 1920表示可以接收1920*1080格式的图像信号。
表1
一级宏定义下面又包含有二级宏定义,请一并参阅表2,以一级宏定义为4K2K为例。
表2
在表2中,第一列为信号处理的TIMING,4K2K@60Hz即代表可以处理的信号为3840*2160,频率为60Hz;4K2K@120Hz即代表可以处理的信号为3840*2160,频率为120Hz。而第一行为规范信号的处理流程,从SCALER DOWN开始,从左到右,依次为***对信号处理的流程,分别以符号代表所处理流程。其中,SCALER DOWN表示对图像进行压缩处理。444TO422代表对图象从全色域4:4:4压缩为4:2:2。IBC表示对图像颜色亮度进行处理。每个处理流程对应的列则为该功能选项,即三级宏定义。ON表示对应流程处理功能打开,OFF则表示对应流程处理功能关闭,“-”表示该种格式信号无此项处理功能。对于需要处理的流程项目,除了有定义开关功能外,还需有定义其处理的项目选项, 即第四级宏定义,如下述表3中所示的IBC(颜色)流程,其中,IBC_C为 IBC的处理名,在IBC开的状态下,对4K2K@60Hz的信号调用HD_GP处理宏,对4K2K@120Hz的信号调用HD_SP处理宏。
以IBC为例,第四级宏定义下面包含***可以处理的颜色的设置值,如IBC设置红绿蓝的参数,被调用的四级宏定义为HD_GP时,设置红R、绿G、蓝B的参数分别为十六进制的20、18、08(即对应0x20、0x18、0x08)。
表3
还可以根据需要在上述表3的后面加上第四级的宏名,以及参数值,以供调用。
为方便宏定义的维护,宏定义是以EXCEL为基础,在EXCEL中修改维护宏数据,进行数据的输入和修改,输入修改完成后,生成“.c”和“.h”为后缀的宏文件(即程序文件),***程序即调用这些生成的宏文件。
对于SCALER DOWN,以信号信号格式为3840*2160@120Hz为例:假设SCALER DOWN在为开的情况下,SCALER DOWN对应的处理有四种选择,分别为SCALER DOWN_1、SCALER DOWN_2、SCALER DOWN_3、SCALER DOWN_4。
为满足转换格式要求的某中V-BY-ONE信号,其信号格式为3840*2160@120Hz。并且其信号板输出的V-BY-ONE信号对应像素的传输对应关系为如下描述的内容。在下面的方式中SCALER DOWN_1为调用宏为 奇数行和奇数列取像素方式,SCALER DOWN_2为调用宏为 偶数行和奇数列取像素方式,SCALER DOWN_3为调用宏为 奇数行和偶数列取像素方式,SCALER DOWN_4为调用宏为 奇偶数行和偶数列取像素方式。
分离后得到图像像素显示的数据信号再传输给HDMI转换单元202和VGA转换单元203。请同时参阅图7,假设以屏对应的水平方向3840为X坐标,对应的垂直方向2160为Y坐标。则第一行的像素点坐标分别为(0,0)、(1,0)、(2,0)… (3838,0)、(3839,0);第二行的像素点坐标分别为(0,1)、(1,1)、(2,1)… (3838,1)、(3839,1);以此类推,则第N行的像素点坐标分别为(0,N-1)、(1,N-1)、(2,N-1)… (3838,N-1)、(3839,N-1);第2160行的像素点坐标分别为(0,2159)、(1,2159)、(2,2159)… (3838,2159)、(3839,2159)。图8为V-BY-ONE信号中图像像素输出框图,以第一行的像素点坐标对应的数据传输为例,假设V-BY-ONE接口101支持16 Lane数据对的输入。从图8中可以看出,其传送方法为:第1对数据Lane(即1stLane) 传送图像数据对应的像素点(0,0),第2对数据Lane (即2ndLane)传送图像数据对应的像素点(1,0),以此类推,第15对数据Lane (即15thLane)传送图像数据对应的像素点(14,0),第16对数据Lane (即16thLane)传送图像数据对应的像素点(15,0)。接下来第1对数据Lane 传送图像数据对应的像素点(16,0),第2对数据Lane 传送图像数据对应的像素点(17,0),以此类推,第15对数据Lane 传送图像数据对应的像素点(30,0),第16对数据Lane传送图像数据对应的像素点(31,0),如此循环依次完成第一行数据传送。由上面可以看出,每行数据传送时,1至16 Lane按序依次传送第1个至第16个像素点坐标对应的数据,接着1至16 Lane又依次传送第17个至第32个像素点坐标对应的数据。依次类推直至该行所有数据传送完成。将数据对记为M,那么每对数据对传送数据的坐标为(M-1,0)。在第一行数据传输完成后,依次完成第二行数据的传送,第三行数据的传送,一直到第2160行像素点对应数据的传送。图8中的黑色框表示被省略的其他行的数据。
LVDS转换单元201将V-BY-ONE信号转换为LVDS信号时,还需要进行SCALER DOWN处理,即将超高清信号3840*2160的数据缩小为高清1920*1080的信号。假设进行SCALER DOWN处理时以图7所示的原坐标形式为准,按照图8中坐标排列的顺序水平方向上按照从左到右、上到下从下到上的顺序依次获取Lane1、Lane3、Lnae5、… Lane13、Lane15像素点的值,垂直方向上以(0,0)为基准依次隔列取值(即取奇数列的值),得到数据对应原始(3840*2160)坐标值如图9所示。
对于行列均取奇数值时,先判断各像素点所属的行是否为奇数行(取上面对应纵坐标为0,2,…2158的行),如果属于,则继续判断所属的列是否为奇数列,根据信号传输的顺序,即取1Lane、3Lane、…、15Lane上面的值。
或者按照坐标排列的顺序水平方向上按照以左到右、上到下的顺序依次获取Lane2、Lane4、Lnae6、… Lane14、Lane16像素点的值,垂直方向上以(1,1)为基准依次隔列取值(即取偶数列的值),得到数据对应原始(3840*2160)坐标值如图10所示。
对于行列均取偶数值时,先判断各像素点所属的行是否为偶数行(取上面对应纵坐标为1,3,…2159的行),如果属于,则继续判断所属的列是否为偶数列,根据信号传输的顺序,即取2Lane、4Lane、…、16Lane上面的值。
在具体实施时,还可以取奇数列、偶数行上对应的值,或者偶数列奇数行上对应的值。对于SCALER DOWN的方式,还可以加入SCALER DOWN_5第5种甚至第6种优化算法,在信号规范宏定义表加入后,在相应的状态选取相应的算法即可。以上SCALER DOWN_1、CALERDOWN_2、CALER DOWN_3、CALER DOWN_4仅仅是为较佳实施例,在具体实施时,SCALER DOWN方式还可以有其他的优化算法解决。
按照上述方式得到的实际图像像素为1920*1080,在将图像像素的数据进行SCALER DOWN处理的同时,将串行数据进行并行化。得到SCALER DOWN后并行化的RGB数据后,对该RGB数据信号进行信号格式的规范,规范由格式规范器以及信号规范宏定义表共同完成。
并行化的图像信号进行图像提升处理后,进行串行化处理,同时对需要传输的RGB等信号数据进行电平转换,以使能达到LVDS信号的传输标准,在锁相环PLL电路2015的作用下,再加入控制信号(包括行场同步信号),然后通过TTL/COMS电路进行电平转换,最后通过差分信号发生器2018产生LVDS信号(图6中的差分信号LVDSA±、差分信号LVDSB±、差分信号LVDSCLK±),并对LVDS信号进行传输。其中,时钟电路2016提供本***运行所需的时钟信号,其与所有需要时钟信号的模块连接。本实施例中,LVDS差分传输线的阻抗为100Ω。LVDS信号输出时可通过设置的LVDS输出接口204输出,也可以直接接FHD屏工装设备。
LVDS信号生成后,由HDMI转换单元202将LVDS信号转换为HDMI信号时,可以运用现有的LVDS转HDMI芯片完成。由VGA转换单元203将LVDS信号转换为VGA信号时,可以运用现有的LVDS转VGA芯片完成。进行VGA信号转换过程中,首先需要将LVDS信号进行DAC转换,即数字信号转换为模拟信号,同时还需要采用行场同步芯片,实现VGA格式信号的转换。
请同时参阅图11,V-BY-ONE信号进行LVDS转换流程如下:
***在I2C通信协议的状态下进行通信,在***运行初试化完成后,对V-BY-ONE信号的接收端进行检测,即检测V-BY-ONE接收单元是否有V-BY-ONE信号输入、通信请求;若没有,则继续进行检测;若有,则在信号输入或者通信请求时,与待检测维修的主板建立V-BY-ONE通信,为数据传输做好准备,并同时启动时钟数据恢复电路。之后,调用信号规范宏定义文件(信号规范宏定义文件由信号规范宏定义表生成),按照信号规范宏定义文件规范的文件格式以及信号处理流程按照各流程中的参数以及算法进行处理。处理完成后返回当前处理值。
综上所述,本发明提供的超高清信号转换装置及转换方法,通过将V-BY-ONE信号转换为LVDS信号,并进一步将LVDS信号转换为HDMI或者VGA信号输出,维修平台无需配置超高清屏即可满足4K主板的维修需求,其通用性强,大大的降低了售后维修成本。
可以理解的是,对本领域普通技术人员来说,可以根据本发明的技术方案及其发明构思加以等同替换或改变,而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。
Claims (9)
1.一种超高清信号转换装置,与超高清电视机的主板连接,其特征在于,包括:信号接收模块和信号转换模块;
信号接收模块接收主板输出的V-BY-ONE信号,进行数据初始化后输出V-BY-ONE信号给信号转换模块,信号转换模块将V-BY-ONE信号转换为LVDS信号输出、以及将LVDS信号转换为HDMI信号和VGA信号输出;
当主板接入时,信号接收模块将HTPDN信号置为低电平,开始时钟数据恢复,发送端启动并锁定时钟频率;
信号接收模块完成时钟恢复后,将LOCKN信号置为低电平,开始传输数据前的设置准备;
准备完成后,信号接收模块开始V-BY-ONE信号数据的传输;
当信号接收模块丢失时钟时,将LOCKN信号重新置为高电平,重新进行数据时钟恢复,HTPDN信号保持低电平,进行CDRtraining处理,直至时钟恢复完成后再将LOCKN信号置为低电平;
所述信号转换模块包括:
LVDS转换单元,用于将V-BY-ONE信号转换为LVDS信号;
所述LVDS转换单元包括多个差分信号接收器、多个时钟数据恢复电路、串并行转换器和格式规范器;V-BY-ONE信号经过差分信号接收器,由平衡数据转化为非平衡数据;时钟数据恢复电路从该非平衡数据提取出时钟信号和数据信号,一并送往串并行转换器进行串行转并行处理;在进行串并行转换处理的同时,串并行转换器还进行SCALER DOWN处理,将输入的不同分辨率的V-BY-ONE信号进行缩放调整,转换成和显示屏一样的分辨率进行显示;转换后的信号由格式规范器进行格式规范,使符合视频信号的标准。
2.根据权利要求1所述的超高清信号转换装置,其特征在于,所述信号接收模块包括:
V-BY-ONE接口,用于传输V-BY-ONE信号给V-BY-ONE接收单元;
V-BY-ONE接收单元,用于接收V-BY-ONE信号,进行数据初始化后输出V-BY-ONE信号给信号转换模块。
3.根据权利要求2所述的超高清信号转换装置,其特征在于,所述信号转换模块还包括:
HDMI转换单元,用于将LVDS信号转换为HDMI信号;
VGA转换单元,用于将LVDS信号转换为VGA信号。
4.根据权利要求3所述的超高清信号转换装置,其特征在于,还包括供电模块,用于对信号接收模块和信号转换模块供电。
5.根据权利要求4所述的超高清信号转换装置,其特征在于,所述供电模块包括:
适配器接口,用于获取输入电压;
第一转换电路,用于将输入电压转换为第一电压后输出给LVDS转换单元供电;
第二转换电路,用于将输入电压转换为第二电压后输出给HDMI转换单元和VGA转换单元供电;
第三转换电路,用于将第二电压转换为第三电压后输出给V-BY-ONE接收单元、LVDS转换单元、HDMI转换单元和VGA转换单元供电。
6.根据权利要求3所述的超高清信号转换装置,其特征在于,所述V-BY-ONE接口包括第一插座和第二插座,所述第一插座为51PIN的FFC插座,包括8对数据信号输入脚、LOCKN脚、HTPDN脚以及控制脚;所述第二插座为41PIN的FFC插座,包括8对数据信号输入脚。
7.根据权利要求6所述的超高清信号转换装置,其特征在于,所述V-BY-ONE接口还包括第一电阻和第二电阻,所述第一电阻的一端连接第一插座的HTPDN脚,第一电阻的另一端连接电压端;第二电阻的一端连接第一插座的LOCKN脚,第二电阻的另一端连接电压端。
8.一种超高清信号转换装置的转换方法,其特征在于,包括:
信号接收模块接收主板输出的V-BY-ONE信号,进行数据初始化后输出V-BY-ONE信号给信号转换模块;
信号转换模块将V-BY-ONE信号转换为LVDS信号输出、以及将LVDS信号转换为HDMI信号和VGA信号输出;
所述进行数据初始化后输出V-BY-ONE信号给信号转换模块的步骤具体包括:
当主板接入时,将HTPDN信号置为低电平,开始时钟数据恢复,主板的V-BY-ONE信号发送端启动并锁定时钟频率;
信号接收模块完成时钟恢复后将LOCKN信号置为低电平,开始传输数据前的设置准备;
所述设置准备完成后,信号接收模块开始V-BY-ONE信号数据的传输;
当信号接收模块丢失时钟时,将LOCKN信号重新置为高电平,重新进行数据时钟恢复,HTPDN信号保持低电平,进行CDRtraining处理,直至时钟恢复完成后再将LOCKN信号置为低电平;
所述信号转换模块包括:
LVDS转换单元,用于将V-BY-ONE信号转换为LVDS信号;
所述LVDS转换单元包括多个差分信号接收器、多个时钟数据恢复电路、串并行转换器和格式规范器;V-BY-ONE信号经过差分信号接收器,由平衡数据转化为非平衡数据;时钟数据恢复电路从该非平衡数据提取出时钟信号和数据信号,一并送往串并行转换器进行串行转并行处理;在进行串并行转换处理的同时,串并行转换器还进行SCALER DOWN处理,将输入的不同分辨率的V-BY-ONE信号进行缩放调整,转换成和显示屏一样的分辨率进行显示;转换后的信号由格式规范器进行格式规范,使符合视频信号的标准。
9.根据权利要求8所述的转换方法,其特征在于,所述信号转换模块将V-BY-ONE信号转换为LVDS信号输出时,还包括步骤:
将V-BY-ONE信号中的控制数据与图像像素的数据信号分离;
将超高清3840*2160的数据信号缩小为高清1920*1080的数据信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410599970.8A CN104363405B (zh) | 2014-10-31 | 2014-10-31 | 一种超高清信号转换装置及转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410599970.8A CN104363405B (zh) | 2014-10-31 | 2014-10-31 | 一种超高清信号转换装置及转换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104363405A CN104363405A (zh) | 2015-02-18 |
CN104363405B true CN104363405B (zh) | 2017-12-12 |
Family
ID=52530628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410599970.8A Active CN104363405B (zh) | 2014-10-31 | 2014-10-31 | 一种超高清信号转换装置及转换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104363405B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104935859A (zh) * | 2015-06-05 | 2015-09-23 | 武汉精测电子技术股份有限公司 | LVDS视频信号转换为适用于32LaneV-BY-ONE视频信号的方法及*** |
CN105915833A (zh) * | 2015-12-14 | 2016-08-31 | 乐视致新电子科技(天津)有限公司 | 视频信号处理方法及设备 |
CN105704418B (zh) * | 2016-03-17 | 2018-11-02 | 武汉精测电子集团股份有限公司 | Mipi图像信号转换成lvds图像信号的装置及方法 |
CN105704417B (zh) * | 2016-03-17 | 2018-11-02 | 武汉精测电子集团股份有限公司 | V-by-One图像信号转换成LVDS图像信号的装置及方法 |
CN105812703B (zh) * | 2016-03-17 | 2018-11-27 | 武汉精测电子集团股份有限公司 | Hdmi视频信号转换成lvds视频信号的装置及方法 |
CN105812702B (zh) * | 2016-03-17 | 2018-11-27 | 武汉精测电子集团股份有限公司 | 一种dp图像信号转换成lvds图像信号的装置及方法 |
CN107172321B (zh) * | 2017-05-16 | 2021-08-10 | 晶晨半导体(上海)股份有限公司 | 一种降低数字显示接口的电磁干扰的方法及显示装置 |
CN107205176B (zh) * | 2017-07-17 | 2020-12-29 | 深圳创维-Rgb电子有限公司 | 一种信号转换装置及转换方法 |
CN107241562B (zh) * | 2017-07-25 | 2020-09-22 | 四川长虹电器股份有限公司 | 超高清液晶电视电路***及接口 |
CN107613233B (zh) * | 2017-09-30 | 2020-06-30 | 四川长虹电器股份有限公司 | 一种可兼容处理两种信号的电视处理*** |
CN108933959A (zh) * | 2018-07-02 | 2018-12-04 | 晶晨半导体(上海)股份有限公司 | 显示***及显示装置 |
CN109410816A (zh) * | 2018-11-23 | 2019-03-01 | 惠科股份有限公司 | 显示装置及其驱动方法 |
CN110459154B (zh) * | 2019-07-31 | 2022-12-20 | 深圳康佳电子科技有限公司 | 一种显示器屏接口信号转换电路、装置及方法 |
CN110581963B (zh) * | 2019-11-11 | 2020-04-10 | 武汉精立电子技术有限公司 | 一种v-by-one信号转换方法、装置及电子设备 |
CN112004044B (zh) * | 2020-09-02 | 2022-04-01 | 深圳市研盛芯控电子技术有限公司 | 一种数字模拟信号转换集成电路 |
CN112365830B (zh) * | 2020-11-13 | 2022-11-15 | 苏州华兴源创科技股份有限公司 | 一种信号驱动板 |
CN114339107B (zh) * | 2022-03-14 | 2022-06-24 | 武汉精立电子技术有限公司 | 一种降低vbo信号速率的方法、装置及测试设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103702164A (zh) * | 2014-01-07 | 2014-04-02 | 深圳创维-Rgb电子有限公司 | 一种超高清信号中转装置及网络机顶盒 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103024313B (zh) * | 2012-12-17 | 2016-11-02 | 深圳创维-Rgb电子有限公司 | 一种超高清显示设备 |
CN103198807B (zh) * | 2013-04-12 | 2016-03-30 | 深圳市华星光电技术有限公司 | 显示信号处理***、电路板及液晶显示装置 |
CN103347163B (zh) * | 2013-06-28 | 2017-02-08 | 冠捷显示科技(厦门)有限公司 | 一种超高清视频图像处理和传送的***及其方法 |
CN103376401B (zh) * | 2013-07-03 | 2016-08-17 | 佛山市进步科技有限公司 | 一种自动检测4k2k产品主控板的方法及装置 |
CN203788414U (zh) * | 2014-03-04 | 2014-08-20 | 南京创维平面显示科技有限公司 | 一种电视盒子 |
-
2014
- 2014-10-31 CN CN201410599970.8A patent/CN104363405B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103702164A (zh) * | 2014-01-07 | 2014-04-02 | 深圳创维-Rgb电子有限公司 | 一种超高清信号中转装置及网络机顶盒 |
Non-Patent Citations (1)
Title |
---|
VB1信号处理流程;无;《http://www.go-gddq.com/html/s732/2014-05/1244519.htm》;20140519;1 * |
Also Published As
Publication number | Publication date |
---|---|
CN104363405A (zh) | 2015-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104363405B (zh) | 一种超高清信号转换装置及转换方法 | |
CN103903568B (zh) | Led显示屏控制卡 | |
CN103024313B (zh) | 一种超高清显示设备 | |
CN206865570U (zh) | 视频处理器 | |
CN105721795A (zh) | 视频矩阵拼接器及其交换底板 | |
CN107665105A (zh) | 显示设备接口转换装置、多屏显示***及多屏显示方法 | |
CN103702164B (zh) | 一种超高清信号中转装置及网络机顶盒 | |
CN104599654B (zh) | 信号转换装置及方法、信号生成***和显示设备 | |
CN105451045A (zh) | 电子装置及视频数据接收方法 | |
US8931029B2 (en) | Transmitter, receiver and extender system | |
CN107205176A (zh) | 一种信号转换装置及转换方法 | |
CN105427772A (zh) | 共用协议层的多通道显示接口信号生成***及方法 | |
CN208093124U (zh) | 一种移动终端及其双lvds屏驱动装置 | |
CN108053784A (zh) | 一种高速图像信号源的测试***及方法 | |
CN107529024A (zh) | 多功能图像视频切换板 | |
Navaneethan et al. | Image Display using FPGA with BRAM and VGA Interface for Multimedia Applications | |
TWI473075B (zh) | 輸入及輸出矩陣式影像傳輸系統及其應用方法 | |
CN102497493A (zh) | 全高清视频信号处理电路及处理方法 | |
CN204887289U (zh) | 服务器 | |
CN201045695Y (zh) | 用于vga接口的信号处理电路及具有所述电路的电视机 | |
CN101969552A (zh) | 一种视频数据并行处理***及其方法 | |
CN202711245U (zh) | 基于pci-e总线的信号切换设备 | |
CN205356608U (zh) | 用于智能led电视的控制设备 | |
CN112349233B (zh) | 服务器 | |
CN105898178A (zh) | 信号处理方法及信号处理器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |