CN104350700A

CN104350700A - 用于串行通信设备的时钟

Info

Publication number: CN104350700A
Application number: CN201280073567.0A
Authority: CN
Inventors: 奥利维尔·多阿雷; 克里斯托夫·朗代
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2012-05-29
Filing date: 2012-05-29
Publication date: 2015-02-11
Anticipated expiration: 2032-05-29
Also published as: EP2856691A1; US20150163046A1; WO2013179077A1; EP2856691B1; US9197394B2; CN104350700B; EP2856691A4

Abstract

集成电路的多样性和灵活性可以经由串行接口(102、122)，例如SPI，由远程控制来实现。对所述SPI从属(120)节点的读/写访问可以由所述主节点(100)根据SPI协议来实现。此外，关联于所述从属节点SPI的状态机需要本地时钟以在写访问之后执行控制模拟功能。串行协议定义了串行数据字传输，以包括多个没有被分配为用于传送数据字的数据比特值的保留时钟周期。所述从属设备包括耦合于所述串行时钟线的时钟单元(124)，用于基于所述保留时钟周期提供衍生时钟(125)。所述衍生时钟被内部用于所述从属设备中以执行内部同步操作。

Description

用于串行通信设备的时钟

技术领域

本发明涉及电子设备,例如经由串行接口耦合的主设备和从属设备，以及通信的方法。更具体地说，本发明处于这种设备的时钟生成领域。

背景技术

文献[1]“Motorola Document Number S12SPIV3/D–SPI BlockGuide V03.06-Original Release Date:21JAN 2000-Revised:04FEB2003”(摩托罗拉文件编号S 12SPIV3/D-SPI块指南V03.06-最初发布日期：2000年1月21日-修订版：2003年2月4日)描述了串行通信***和称为“串行并行接口(SPI)”的协议。SPI允许主串行设备(主控制单元MCU)和***电子设备(通常称为从属设备之间)的双工、同步、串行通信。从属设备具有串行接口单元，用于根据串行协议经由串行数据线和串行时钟线与主设备传送。SPI定义了串行时钟线(SCLK)，而串行数据线可能有各种功能(MOSI主输出、从属输入；MISO主输入、从属输出；MOMI主输出、主输入；SISO从属输入、从属输出)。

串行协议定义了时钟周期和串行数据字传输，所述时钟周期包括串行时钟线上的时钟脉冲和要被同步通信到该时钟脉冲的串行数据线上的串行数据比特值，所述串行数据字传输包括用于传送数据比特值的数据字的预定数目的时钟周期。

主设备和从属设备都必须执行逻辑操作，以按要求运行。对于这种操作，时钟是必需的。从属设备中的操作可能与串行接口单元的操作相互作用，并且因此必须被控制，以符合串行时钟线上的时钟脉冲。当从属设备要求时钟执行逻辑操作的时候，提供这样时钟以稳健地执行这些操作是相对复杂的。

发明内容

正如附属权利要求中所描述的，本发明提供了一种电子设备和一种主设备，包括串行接口单元。正如附属权利要求中所描述的，本发明还提供了在从属设备和主设备之间传送的方法。

本发明的具体实施例在从属权利要求中被陈述。根据下文中描述的实施例，本发明的方面将会很明显并且被阐述。

附图说明

根据附图，仅仅通过举例的方式，本发明的进一步细节、方面和实施例将被描述。

图1显示了用于串行通信的***的一个例子的方框图，

图2显示了在串行接口上的读和写操作的时序图，

图3显示了具有保留时钟周期的数据字传输的时序图，

图4显示了到寄存器的串行数据传输的时序图，

图5显示了数字控制器和关联的状态机的方框图，以及

图6显示了控制从属设备的方法的一个例子的流程图。

为了简便以及清晰，附图中的元件不一定按比例绘制。在附图中，对应于已描述的元件的元件可能具有相同的参考符号。

具体实施方式

图1显示了用于串行通信的***的例子。被称为主设备的第一电子设备100经由串行接口耦合于被称为从属设备的第二电子设备120。从属设备具有串行接口单元122，所述串行接口单元122用于根据串行协议，经由串行数据线S_D和串行时钟线S_C，与具有串行接口单元102的主设备通信。

主设备具有用于控制串行接口单元102并且执行另外的操作的控制单元101。另外的操作可能包括任何逻辑或其它功能，例如可编程***控制器或计算机***设备等。主设备可能包括到目前已知的任何另外的数字或模拟电路。经由串行接口单元，控制单元可能向或从其它设备发射或接收数据和/或命令。

从属设备120具有用于控制串行接口单元122并且执行另外的操作的控制单元121。另外的操作可能包括任何逻辑或其它功能，例如控制模拟元件，例如电机或照明单元、RF发射器或接收器电路或计算机***设备等。从属设备可能包括目前已知的任何另外的到数字或模拟电路。经由串行接口单元，控制单元可能向或从其他设备发射或接收数据和/或指令。

串行协议定义了时钟周期，其具有串行时钟线上的时钟脉冲和串行数据线上的要被同步传送到该时钟脉冲的串行数据比特值。串行协议还定义了具有用于传送数据字的预定数目时钟周期的串行数据字传输。数据字具有多个数据比特值。该数据字的前面可以是多个地址比特。

各种串行通信***被已知为这种，例如，正如在上述[1]中所描述的摩托罗拉的串行并行接口(SPI)或已知的I²C串行总线。在进一步的描述中，SPI串行接口的例子将被使用，但增强可以被应用于任何串行接口***。

串行协议还定义了串行数据字传输，以包括没有被分配用于传送数据字的数据比特值的另外预定数目的保留时钟周期。保留时钟周期具有功能使从属设备能够执行同步的逻辑操作，并且不在串行接口上传输比特。用于地址比特和/或与数据字有关的其它控制比特的时钟周期被分配用于传输这种特定的比特，并且因此当讨论保留的时钟周期的时候不被考虑。从属设备包括时钟单元和控制单元，所述时钟单元被布置成耦合于串行时钟线，用于基于串行数据字的保留时钟周期的时钟脉冲来提供衍生时钟，所述控制单元用于基于衍生时钟来执行逻辑操作。效果是，从属设备被提供有同步于串行接口上的串行时钟的衍生时钟。因此，根据衍生时钟，逻辑操作可以被稳健地控制。此外，可以避免需要用于在从属设备中生成本地时钟的电路，并且本地时钟被省略。

可选地，串行协议还将串行数据字传输定义为对从属设备的写访问，在其中预定数目的时钟周期之后跟随有所述保留时钟周期。因此，逻辑操作可以被同步控制到紧随在数据字的数据比特值传输之后的保留时钟周期。

该设备具有用于提供本地时钟信号的时钟单元124。本地时钟信号耦合于控制单元121，以触发控制单元的逻辑操作。例如，控制单元具有有限状态机，其基于本地时钟信号来前进到下一个状态。本地时钟信号可以基于位于串行接口的串行时钟线上的选定时钟脉冲被产生。另外，时钟单元耦合于串行时钟线，用于基于串行数据字的保留时钟周期的时钟脉冲来提供所谓的衍生时钟。因此，控制单元可能基于衍生时钟执行逻辑操作。

保留时钟周期如下被提供。串行协议定义了串行数据字传输，以包括没有被分配用于传送数据字的数据比特值的预定数目保留时钟周期。在这样的保留时钟周期期间，数据线的值可以被设置为预定义值，或该值可以是未定义的，或该数据线可以处于高阻抗，或该数据线可以被用于任何另外的操作。因此，串行时钟线上的时钟脉冲被定义，并且在保留时钟周期期间由主设备传递到串行时钟线。这些时钟脉冲被用于从属设备，以由时钟电路24提供衍生时钟。对于在从属设备中执行这种操作来说，本地时钟生成器是没有必要的。

由于来自串行线的时钟脉冲被用于从属设备，因此由该时钟操作的从属设备中的机制自动同步到串行接口上的主时钟。可选地，在所述保留时钟周期期间，除了来自串行时钟线的时钟脉冲，从属设备中的另外时钟生成器也被提供，用于产生另外的本地时钟。

注意，衍生时钟使得多个处理步骤能够被同步执行到串行时钟线上的时钟的时序，其由主设备设置。因此，使得主设备能够在从属设备中同步执行、激活或触发功能。

图2显示了在串行接口上的读和写操作。该图的上部显示了在读操作期间SPI串行接口上的信号。第一信号是作为选择信号的SEB。选择引脚被用于将选择信号从SPI模块输出到另一个***设备，当其被配置为主的时候，数据传输通过该***设备发生，而当SPI被配置为从属的时候，其被用作输入以接收从属选择信号。串行时钟线SCLK提供了用于定时数据传输的时钟脉冲，而串行数据线具有两个信号MOSI：主输出、从属输入；以及MISO：主输入、从属输出。在设备上，当MOSI引脚被配置为主的时候，其被用于将数据发射到SPI模块之外，而当其被配置为从属的时候，其被用于接收数据。当MISO引脚被配置为从属的时候，其被用于将数据发射到SPI模块之外，而当其被配置为主的时候，其被用于接收数据。

在SPI信号的例子中，a[5:0]是被写的SPI地址，d[7:0]是被写入该地址或从该地址读取的数据，并且“rwb”是读写比特。当rwb是‘1’的时候，完成从从属设备读取数据，当rwb是‘0’的时候，完成向从属设备写入。每一个比特在具有一个时钟脉冲的时钟周期期间被传输，在时钟脉冲的上升沿上的相应串行数据线上数据是有效的。

图3显示了具有保留时钟周期的数据字传输。正如在图2所讨论的SPI例子中，该图显示了相同的串行接口信号，但现在最后两个时钟周期310构成了保留时钟周期。最初提供了数据字的d1和d0的数据比特值320现在没有用于传输任何数据。串行数据线MOSI的值可以也被预定(高或低)或处于高阻抗。在本实施例中，当rwb是低时，串行协议将串行数据字传输定义为到设备的写访问。在写访问期间，预定数目的时钟周期(在该例子中是6)之后跟随有保留时钟周期(在该例子中是2)。因此，数据字现在仅具有被传输的6个数据比特。

在从属设备中，控制单元121可能被布置成：基于衍生时钟，通过传输的数据字的数据比特值来控制模拟功能。数据比特值在写访问期间由从属设备接收。随后，控制单元被激活，以控制被连接到控制单元的一些模拟电路或功能。

在一个实施例中，串行协议还将串行数据字传输定义为自从属设备的读访问，其中预定数目的时钟周期之前是保留时钟周期(未显示)。当写访问通过6比特数据和2个空闲时钟周期完成的时候，读访问可以也在6比特数据和2个空闲时钟周期上完成。然后，空闲时钟周期的数目对于从从属到主的通信上的读和写是相同的。另外，用于写访问和读访问的空闲周期的数目可以被不同地设置。此外，空闲周期的数目在主设备和第一从属设备之间可以是2，但对于另一个从属设备可以是3、4或更多，例如取决于从属设备的类型。在另一个例子中，类似于图3，现在值d7、d6和d5可以被三个保留时钟周期代替，据此数据字被缩短为将要自从属设备读取的5个数据比特。位于数据比特之前的保留时钟周期使得从属设备能够同步检索来自被控制电路、设备或传感器的任何值，并且经由在随后时钟周期中的串行接口来准备所检索值的传输。

在从属设备中，控制单元可以被布置成基于衍生时钟从基于模拟功能来检索数据结果，并且将数据结果进行输出，作为传输数据字的数据比特值。控制单元可能具有耦合于模拟电路的输入和/或输出。参数可以被设置或从模拟电路检索，并且该电路的模拟功能可以经由控制单元121很容易地被控制或被测量。

有效地，数据格式已针对现存的串行协议而改变。每一个字节的数据写入数目被减少到低于8的值(例如，6)，而对于写访问，周期数目仍保持在8。对应于保留数据的剩余时钟周期(例如，2)可以被用于操作数字控制器。同样地，较少数目的数据比特可以被设置用于其它标准的串行字长度。例如，长度16、24、32可以是串行接口中的另外的标准访问长度，并且可以分别被减少到14、20、24。较长的字可能使得使用较高数目的剩余时钟周期例如2、4、6或8，或对于字长度来说达到n-1的任何数目。

图4显示了到寄存器的串行数据传输。串行时钟提供了时钟脉冲。串行数据信号首先显示6个地址比特“地址[5:0]”，其被用于选择将接收数据的特定寄存器。在中间比特之后，六个数据比特“数据[5:0]”被传输。在六个数据比特之后，2个保留时钟周期变为可用于操纵寄存器中存在的新值。在2个保留时钟周期期间，没有另外的数据值在串行数据线上被传输。

图5显示了数字控制器和关联的状态机。在该图中，数字控制器510耦合于模拟设备520。在实践中，控制器和模拟设备可以被包括在单一半导体设备或电子电路中。控制器510具有关联的有限状态机FSM，其经由胶合逻辑电路耦合于串行寄存器REG。正如上面图4所讨论的，该寄存器可以经由串行接口接收数据。控制器510还可能包括一个或多个触发器530。状态机FSM和触发器530由基于上述的保留时钟周期的衍生时钟驱动。因此，在保留时钟周期期间，状态机FSM和触发器的操作同步到串行时钟线上的衍生时钟和时钟脉冲。

图6的流程图说明了控制从属设备的方法。当主设备和从属设备都在等待数据传输的时候，该方法开始于WAITTR 610。当数据已被传输的时候，在第一阶段ADDRESS 620中，主设备将发起数据传输，并且控制串行接口的数据和时钟线。该主设备可能选择特定的从属设备，并且正如在相应串行协议中所定义的，经由串行线发送相应的选择、寻址和状态数据。在下一个阶段DATA 630中，根据相应的串行协议，主设备和从属设备经由时钟周期来交换预定数目的数据比特。随后，该方法继续进行，在根据串行协议的串行数据字传输中，在阶段RESERV 640中，传输没有被分配用于传送数据字的数据比特值的另外预定数目的保留时钟周期。在从属设备中，在阶段DERCL 650中，该方法继续进行，基于串行数据字的保留时钟周期的时钟脉冲，提供衍生时钟。最后，在阶段PERFOP 660，基于衍生时钟执行逻辑操作结束，该方法结束，。

在一个实施例中，串行协议定义了没有保留时钟周期的数据字，另外还定义了具有保留时钟周期的增强数据字传输。保留时钟周期的数目可以是固定的，或对于到被传送数据所针对的相应从属设备可能是变化的。因此，该协议可能定义第一串行数据字传输和第二串行数据字传输，所述第一串行数据字传输包括用于传送具有第一预定数目数据比特值的数据字的第一预定数目时钟周期，所述第二串行数据字传输具有用于传送具有小于第一预定数目数据比特值的数据比特值的数据字的第一预定数目时钟周期。在这样数据字传输中，在数据比特值已被输出之后，保持了多个时钟周期。第一预定数目时钟周期的剩余数目构成了保留时钟周期。例如，第一预定数目是8，而构成保留时钟周期的剩余数目是2。对于其它字长度，第一预定数目可以是16、24或32，而构成保留时钟周期的剩余数目可能是2、4、6或8。

总之，模拟集成电路的多样性和灵活性可以由远程控制(例如，基于软件)来实现。这种控制可以经由串行接口(例如SPI)由主控制单元(MCU)来实现。SPI是在给定的电子控制***中在MCU(主)和一组模拟电路(从属)之间通常使用的接口标准之一。根据SPI协议，到SPI从属节点的读/写访问可以通过使用由主节点提供的时钟信号来实现。此外，关联于从属节点SPI的状态机需要本地时钟，以在写访问之后实施模拟控制功能。由于成本、复杂性、噪声干扰等，空闲运行的时钟(芯片上或芯片外)可能是不期望的。特别是对于在数字控制仅被用于在期望配置中设置模拟块的模拟电路和RF电路，干扰可以由传统的本地时钟电路引起。此外，这样空闲运行的时钟异步于串行时钟，这提供了进一步的困难。串行协议现在提供了保留时钟周期，其被用于从属设备以提供衍生时钟。因此，衍生时钟被内部用于从属设备中，以执行内部同步操作。

异步状态机和另外的异步操作在数字设计中不是稳健的。当前***允许构建同步电路，其可以使用数字工具(例如经由时钟树***、时间校验等)被设计和被验证。上面的增强串行协议以及主设备和/或从属设备提出了经由串行接口同步操作在没有本地时钟生成器的从属设备中的数字控制器的方法。

在前面的说明中，参照本发明实施例的特定例子已对本发明进行了描述。然而，很明显各种修改和变化可以在不脱离附属权利要求中所陈述的本发明的宽范围精神及范围的情况下被做出。例如，该连接可以是一种类型的连接。该连接适于将信号从或传输到相应的节点、单元或设备，例如通过中间设备。因此，除非暗示或说明，连接例如可能是直接连接或间接连接。

由于实施本发明的装置大部分是由本领域所属技术人员所熟知的电子元件以及电路组成，电路的细节不会在比上述所说明的认为有必要的程度大的任何程度上进行解释。对本发明基本概念的理解以及认识是为了不混淆或偏离本发明所教之内容。

虽然本发明已关于具体导电类型或电位极性被描述，技术人员知道导电类型和电位极性可以是相反的。

此外，单元和电路可以适当地在一个或多个半导体设备中被结合。

在权利要求中，放置在括号之间的任何参考符号不得被解释为限定权利要求。单词“包括”不排除其它元素或然后在权力要求中列出的那些步骤的存在。此外，本发明所用的“a”或“an”被定义为一个或多个。并且，在权利要求中所用词语如“至少一个”以及“一个或多个”不应该被解释以暗示通过不定冠词“a”或“an”引入的其它权利要求元素限定任何其它特定权利要求。所述特定权利要求包括这些所介绍的对发明的权利元素，所述权利元素不仅仅包括这样的元素。即使当同一权利要求中包括介绍性短语“一个或多个”或“至少一个”以及不定冠词，例如“a”或“an”。使用定冠词也是如此。除非另有说明，使用术语如“第一”以及“第二”被用于任意区分这些术语描述的元素。因此，这些术语不一定表示时间或这些元素的其它优先次序。某些措施在相互不同的权利要求中被列举的事实并不表示这些措施的组合不能被用于获取优势。

Claims

1.一种电子设备，所述设备(120)包括串行接口单元(122)，所述串行接口单元(122)用于经由串行数据线和串行时钟线，根据串行协议与主设备(100)进行通信，

所述串行协议定义了：

-时钟周期，所述时钟周期包括所述串行时钟线上的时钟脉冲和所述串行数据线上的要被同步传送到所述时钟脉冲的串行数据比特值，以及

-串行数据字传输，所述串行数据字传输包括用于传送具有数据比特值的数据字的预定数目时钟周期，

所述串行协议进一步定义了所述串行数据字传输，以包括另外的预定数目的保留时钟周期，所述另外的预定数目的保留时钟周期没有被分配用于传送所述数据字的数据比特值，以及

所述设备包括：

时钟单元(124)，所述时钟单元(124)被布置成耦合于所述串行时钟线，用于基于所述串行数据字的所述保留时钟周期的所述时钟脉冲来提供衍生时钟(125)，以及

控制单元(121)，所述控制单元(121)用于基于所述衍生时钟来执行逻辑操作。

2.根据权利要求1所述的设备，其中，所述串行协议还将所述串行数据字传输定义为对所述设备的写访问，在其中所述预定数目的时钟周期之后跟随有所述保留时钟周期。

3.根据权利要求1或2所述的设备，其中，所述控制单元(121)被布置成：基于所述衍生时钟，通过所传输数据字的所述数据比特值来控制模拟功能。

4.根据权利要求1、2或3所述的设备，其中所述串行协议还将所述串行数据字传输定义为自所述设备的读访问，在其中所述预定数目的时钟周期之前是所述保留时钟周期。

5.根据权利要求4所述的设备，其中所述控制单元(121)被布置成：基于所述衍生时钟，从模拟功能检索数据结果，并且将所述数据结果输出，作为所传输数据字的所述数据比特值。

6.根据权利要求1-5中任何一项所述的设备，其中：

所述串行协议定义了：

-第一串行数据字传输，所述第一串行数据字传输包括第一预定数目的时钟周期，用于传送具有所述第一预定数目的数据比特值的数据字，

-第二串行数据字传输，所述第二串行数据字传输包括用于传送下述数据字的所述第一预定数目的时钟周期：该数据字具有的数据比特值小于所述第一预定数目的数据比特值，所述第一预定数目的时钟周期的剩余数目构成所述保留时钟周期。

7.根据权利要求6所述的设备，其中，所述第一预定数目是8，而构成所述保留时钟周期的所述剩余数目是2。

8.根据权利要求6所述的设备，其中所述第一预定数目是16、24或32，而构成所述保留时钟周期的所述剩余数目是2、4、6或8。

9.一种主设备，所述设备(100)包括串行接口单元(102)，所述串行接口单元(102)用于经由串行数据线和串行时钟线，根据串行协议与串行从属设备(120)通信，

所述串行协议定义了：

-串行数据字传输，所述串行数据字传输包括预定数目的时钟周期，用于传送具有数据比特值的数据字，

所述串行接口单元(102)被布置成：调节所述串行数据字传输，以包括另外的预定数目的保留时钟周期，所述另外的预定数目的保留时钟周期没有被分配用于传送所述数据字的数据比特值，以及

所述从属设备包括：

10.根据权利要求9所述的主设备，其中，所述串行协议还将所述串行数据字传输定义为对所述设备的写访问，在其中所述预定数目的时钟周期之后跟随有所述保留时钟周期。

11.根据权利要求9或10所述的主设备，其中，所述串行协议还将所述串行数据字传输定义为自所述设备的读访问，在其中所述预定数目的时钟周期之前是所述保留时钟周期。

12.根据权利要求11所述的主设备，其中，所述控制单元(101)被布置成：基于所述衍生时钟，输入来自所述从属设备中模拟功能的数据结果。

13.根据权利要求9-12中任何一项所述的主设备，其中，

所述串行协议定义了：

14.根据权利要求13所述的主设备，其中所述第一预定数目是8，而构成所述保留时钟周期的所述剩余数目是2。

15.根据权利要求13所述的主设备，其中所述第一预定数目是16、24或32，而构成所述保留时钟周期的所述剩余数目是2、4、6或8。

16.一种经由串行数据线和串行时钟线、根据串行协议在从属设备和主设备之间通信的方法，

所述串行协议定义了：

所述方法包括：根据所述串行协议，在所述串行数据字传输中，

传输(640)没有被分配为用于传送所述数据字的数据比特值的另外的预定数目的保留时钟周期，以及

-基于所述串行数据字的所述保留时钟周期的所述时钟脉冲，提供(650)衍生时钟，并且基于所述衍生时钟来执行逻辑操作。

17.根据权利要求16所述的方法，其中，所述串行协议还将所述串行数据字传输定义为对所述设备的写访问，在其中所述预定数目的时钟周期之后跟随有所述保留时钟周期。

18.根据权利要求16或17所述的方法，其中所述串行协议定义了：

19.根据权利要求18所述的方法，其中所述第一预定数目是8，而构成所述保留时钟周期的所述剩余数目是2。

20.根据权利要求18所述的方法，其中所述第一预定数目是16、24或32，而构成所述保留时钟周期的所述剩余数目是2、4、6或8。