CN104347600A - 针对多个管芯的封装组件配置及关联的技术 - Google Patents

针对多个管芯的封装组件配置及关联的技术 Download PDF

Info

Publication number
CN104347600A
CN104347600A CN201410333254.5A CN201410333254A CN104347600A CN 104347600 A CN104347600 A CN 104347600A CN 201410333254 A CN201410333254 A CN 201410333254A CN 104347600 A CN104347600 A CN 104347600A
Authority
CN
China
Prior art keywords
package
tube core
package substrate
level interconnection
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410333254.5A
Other languages
English (en)
Inventor
Y.刘
I.萨拉马
M.K.罗伊
R.S.维斯瓦纳思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104347600A publication Critical patent/CN104347600A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本公开的实施例涉及针对多个管芯的封装组件配置及关联的技术。在一个实施例中，封装组件包含：具有第一侧和被安置成与第一侧相对的第二侧的封装衬底，被安装在第一侧上和通过一个或多个第一管芯级互连与封装衬底电耦合的第一管芯，被安装在第二侧上和通过一个或多个第二管芯级互连与封装衬底电耦合的第二管芯，和被安置在封装衬底的第一侧上并被配置成在第一管芯与封装衬底外部的电器件之间和在第二管芯与外部器件之间路由电信号的封装级互连结构。其他实施例可以被描述和/或要求保护。

Description

针对多个管芯的封装组件配置及关联的技术
技术领域
本公开的实施例大体涉及集成电路的领域，更具体来说涉及针对多个管芯的封装组件配置及关联的技术。
背景技术
响应于客户对诸如例如智能手机和平板电脑的移动计算器件的需求，正在开发具有更大功能的更小和更轻的电子器件。目前，这些器件可以包含具有彼此堆叠的管芯的封装。然而，制造用于堆叠管芯的电布线的成本和复杂度仍然很高，并且因此可能对于低成本、大规模的制造而言是不可行的。此外，堆叠管芯配置可能使从堆叠管芯上移除热量更有挑战性。
取代使管芯彼此堆叠，其他封装配置可能包含多个封装衬底，其中各自管芯被安装在多个衬底中的每个衬底上。例如，具有被安装在衬底上的管芯的衬底可能与具有被安装在其他衬底上的另一个管芯的另一个衬底耦合。然而，这种配置可能具有太大的形状因数（例如，Z-高度），太高的重量，和/或可能对于管芯之间的连接来说表现出糟糕的电性能。
附图说明
通过以下与附图结合的详细描述将容易理解实施例。为了便于这一描述，同样的参考数字指代同样的结构元件。在附图的各图中作为示例且不作为限制地图示实施例。
图1示意性地图示依照一些实施例的示例集成电路（IC）封装组件的横截面侧视图。
图2a－d示意性地图示依照一些实施例的制作示例IC封装组件的各个阶段。
图3示意性地图示依照一些实施例的制作IC封装组件的方法的流程图。
图4示意性地图示依照一些实施例的包含如本文所描述的IC封装组件的计算器件。
具体实施方式
本公开的实施例描述针对多个管芯的封装组件配置及关联的技术。在下面的描述中，将要使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以向本领域的其他技术人员传达他们工作的实质。然而，将对本领域技术人员显而易见的是，可以用所描述方面中的仅仅一些来实施本公开的实施例。出于解释的目的，为了提供对说明性实施方式的透彻理解，阐述了特定的数字、材料和配置。然而，将对本领域技术人员显而易见的是，实施本公开的实施例可以不用特定的细节来实施。在其他的例子中，为了不使说明性实施方式晦涩难懂，公知的特征被省略或简化。
在下面的具体实施方式中，参考形成本文的一部分的附图，其中自始至终同样的数字指代同样的部分，并且在附图中通过说明的方式示出了其中可以实施本公开的主题内容的实施例。要理解的是，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑上的改变。所以，下面的具体实施方式将不以限制的意义理解，并且实施例的范围由所附加的权利要求书和它们的等同物来限定。
出于本公开的目的，短语“A和/或B”意味着（A）、（B）或者（A和B)。出于本公开的目的，短语“A、B和/或C”意味着（A）、（B）、（C）、（A和B)、（A和C)、（B和C)、或（A、B和C）”。
本描述可以使用基于透视的描述，诸如顶部/底部、内/外、上方/下方等。这样的描述仅仅用来便于讨论，而不意图将本文中所描述的实施例的应用约束到任何具体的定向。
本描述可以使用短语“在实施例中”或“在多个实施例中”，其每个可以指相同或不同实施例中的一个或多个。而且，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。
术语“与…耦合”与它的派生词一起，可以在本文中使用。“耦合”可以意味着下面中的一个或多个。“耦合”可以意味着两个或更多个元件处于直接的物理接触或电接触。然而，“耦合”还可以意味着两个或更多个元件互相间接接触，但是还仍然互相协作或相互作用，并且可以意味着一个或多个其他的元件在被说成互相耦合的元件之间被耦合或连接。术语“直接耦合”可以意味着两个或更多个元件处于直接接触。
在各种实施例中，短语“第一特征被形成、淀积或另外安置在第二特征上”可以意味着第一特征被形成、淀积或安置在第二特征上方，以及第一特征中的至少一部分可以与第二特征的至少一部分直接接触（例如，直接物理接触和/或电接触）或间接接触（例如，在第一特征和第二特征之间具有一个或多个其他特征）。
如本文中所使用的术语“模块”可以指如下部件的一部分或包含如下部件：专用集成电路（ASIC）；电子电路；片上***(SOC)；执行一个或多个软件程序或固件程序的处理器（共享的、专用的或群组）和/或存储器（共享的、专用的或群组）；组合逻辑电路；和/或提供所描述的功能的其它合适的构件。
图1示意性地图示了依照一些实施例的示例集成电路（IC）封装组件（下文中为“封装组件100”）的横截面侧视图。在一些实施例中，封装组件100包含安装在封装衬底104的相对侧上的第一管芯102a和第二管芯102b。例如，在所描绘的实施例中，封装衬底104具有第一侧S1和安置成与第一侧S1相对的第二侧S2。第一管芯102a被安装在第一侧S1上，并且使用一个或多个管芯级互连108来与封装衬底104电耦合。第二管芯102b被安装在第二侧S2上，并且使用一个或多个管芯级互连108来与封装衬底104电耦合。
在所描绘的实施例中，管芯级互连108包含了突块，诸如例如可控塌陷芯片连接(C4)突块，其形成安置在第一管芯102a和第二管芯102b中的每个的有源侧A上的焊盘与安置在封装衬底104上的焊盘之间的接点和电连接以提供倒装芯片配置，如可以看到的。在一些实施例中，管芯级互连108包含焊盘。有源电路（例如，晶体管器件）可以在有源侧A上形成。可以看出，无源侧I可以被安置成与有源侧A相对。
在其他的实施例中，其他合适的管芯级互连108可以用来耦合第一管芯102a和/或第二管芯102b与封装衬底104。例如，可以使用迹线、柱子等来耦合管芯102a、管芯102b与封装衬底104。在其他的实施例中，接合线可以用来耦合第一管芯102a和第二管芯102b中的一个或两个与封装衬底104。在引线接合配置（未示出）中，使用粘合剂可以耦合管芯的无源侧与封装衬底104，并且使用接合线可以电耦合管芯的有源侧与在封装衬底104上的焊盘或相似的结构。根据各种实施例，可以使用其他合适公知的管芯级互结构（例如，第一级互连（FLI）），以提供在管芯102a、管芯102b和封装衬底104之间的管芯级互连108。
在一些实施例中，封装级互连110可以被安置在封装衬底104的第一侧S1上。可以看出，封装级互连110（例如，第二级互连（SLI））可以被配置成在管芯102a、管芯102b与封装衬底104外的诸如例如电路板106的电器件之间路由电信号。该电信号可以包含例如输入/输出（I/O）信号和/或电源/接地。例如，封装衬底104可以包含被配置成在第一管芯102a和第二管芯102b中的每个与封装级互连110的相应互连之间路由电信号的电布线特征（未示出）。该电布线特征可以包含例如迹线、沟槽、通孔、岸面（land）、焊盘或其他合适的结构，并且可以在一些实施例中被配置成扇出配置。可以看出，第一管芯102a在一些实施例中可以被安置在封装衬底104和电路板106之间。
在所描绘的实施例中，封装级互连110包含与各自地被安置在封装衬底104和电路板106上的焊盘形成接点的焊料球，如可以看到的。在一些实施例中，封装级互连110包含焊盘。在一些实施例中，封装级互连110可以被布置在球栅格阵列（BGA）配置、岸面栅格阵列（LGA）配置、或其他公知配置中。在其他实施例中，封装级互连110可以包含其他合适类型的互连结构，包含例如如本文中进一步所描述的柱子。
在一些实施例中，封装衬底104可以包含被安置在第一侧S1和第二侧S2之间并且被配置成彼此电耦合管芯102a、管芯102b的附加的电布线特征。在一些实施例中，电布线特征可以包含直通衬底通孔（TSubV）104a以通过封装衬底104电耦合管芯102a、管芯102b。在一些实施例中，封装衬底104的块体可以包含或实质上由聚合物（例如，有机材料诸如环氧树脂）、陶瓷、玻璃或半导体材料组成。在一个实施例中，封装衬底104包括硅，并且一个或多个TSubV 104a包含一个或多个直通硅通孔（TSV）。在其他实施例中，TSubV 104a可以包含诸如例如镀通孔（PTH）或激光通孔（LTH）的其他合适的结构，该结构可以被安置在封装衬底104中以在管芯102a、管芯102b之间路由电信号。在其他实施例中，其他合适的电布线特征可以用来电耦合管芯102a、管芯102b，包含例如迹线、沟槽、通孔、岸面、焊盘或其他合适的公知结构。
根据各种实施例，封装衬底104可以是倒装芯片球栅格阵列（FCBGA）或倒装芯片芯片规模（FCCSP）封装的衬底。在其他实施例中，该封装衬底104可以适合各种其他公知的封装配置。
根据各种实施例，第一管芯102a和第二管芯102b可以表示各种各样类型的管芯中的任何一种。例如，在一些实施例中，第一管芯102a和/或第二管芯102b可以表示逻辑管芯、存储管芯、处理器、ASIC、片上***（SoC）或其他类型管芯中的一个或多个。在一些实施例中，第一管芯102a和第二管芯102b中的一个是处理器，并且第一管芯102a和第二管芯102b中的另一个是存储器。处理器和存储器可以电耦合在一起以在它们之间路由电信号。在一些实施例中，第一管芯102a和第二管芯102b中的一个是ASIC，第一管芯102a和第二管芯102b中的另一个是现场可编程门阵列（FPGA)，其管芯102a和管芯102b可以电耦合以在它们之间路由电信号。在一些实施例中，第一管芯102a和第二管芯102b中的一个或两个是SoC或ASIC。在第一管芯102a和第二管芯102b两个都是SoC和/或ASIC的实施例中，管芯102a和管芯102b可以彼此不被电耦合。
电路板106可以是由诸如环氧树脂层压材料的电绝缘材料组成的印刷电路板（PCB）。例如，电路板106可以包含电绝缘层，该电绝缘层由材料诸如例如聚四氟乙烯、酚醛棉纸材料诸如阻燃剂4（FR-4）、FR-1、棉纸和环氧树脂材料诸如CEM-1或CEM-3或使用环氧树脂预浸渍材料层压在一起的玻璃纤维材料组成。诸如迹线、沟槽、通孔等的结构（未示出）可以通过电绝缘层形成，以通过电路板106路由管芯102a、管芯102b的电信号。在其他实施例中，电路板106可以由其他合适的材料组成。在一些实施例中，电路板106是母板（例如，图4的母板402）。
提供具有各自地安装在封装衬底104的相对侧S1、S2上的管芯102a和管芯102b的封装组件100，可以提供比包含堆叠管芯（例如，管芯彼此堆叠）的封装组件具有更低制作成本的封装组件。相对于堆叠管芯配置或层叠封装（PoP）配置，这样的配置可以进一步减小封装组件的Z维度（例如，见箭头Z），其中在堆叠管芯配置或层叠封装（PoP）配置中，每个管芯被安装在各自的衬底上以便于封装组件实施成更小的诸如移动计算器件的电子器件。相对于一些PoP配置，通过除去管芯102a、管芯102b中的一个的衬底，封装衬底104的双侧管芯配置可以进一步减小重量。此外，相对于其他封装配置，通过为在管芯102a、管芯102b之间的电互连提供更短、更低的电阻和/或改进的硅效率，提供在封装衬底104的相对侧上的管芯102a、管芯102b（例如，如在封装组件100中所描绘的）可以提高电性能。相对于管芯的堆叠配置，这样的配置可以进一步便于从管芯102a、管芯102b中的每个的热量移除。
封装组件100可以包含比所描绘更多的管芯。例如，在一些实施例中，在具有管芯102a、管芯102b中的一个或两个的并排配置中，封装组件100可以进一步包含与封装衬底的第一侧S1和/或第二侧S2耦合的一个或多个管芯。在一些实施例中，封装组件100可以进一步包含被堆叠在管芯102a、管芯102b中的一个或两个上且使用TSV与管芯102a和/或管芯102b耦合的一个或多个管芯。封装组件100可以包含与以PoP配置的封装衬底104耦合的另一个封装衬底。管芯102a和/或管芯102b中的一个或多个可以被嵌入到封装衬底104中。封装组件100可以包含其他合适的配置。
在其他实施例中，封装组件100可以包含其他附加的元件和/或可以被配置在各种各样的其他合适的配置中，包含例如倒装芯片和/或引线接合配置、***器的使用、包含***级封装（SiP）和PoP配置的多芯片封装配置的合适组合。封装组件100可以包含本文中所描述的实施例的合适组合。
图2a－d示意性地图示依照一些实施例的制作示例IC封装组件（在下文中为“封装组件200”）的各个阶段。封装组件200可以适合于与封装组件100结合所描述的实施例。
在图2a中，在封装衬底104的第一侧S1和第二侧S2上形成管芯级互连结构并且在封装衬底104的第一侧S1上形成封装级互连之后，描绘封装组件200。在所描绘的实施例中，管芯级互连结构包含安置在封装衬底104上的焊盘208a和安置在焊盘208a上诸如例如C4突块的突块208b，如可以看到的。在第一侧S1上的管芯级互连结构可以被配置成接收第一管芯（例如，图2b的第一管芯102a）的电连接，并且在第二侧S2上的管芯级互连结构可以被配置成接收第二管芯（例如，图2b的第二管芯102b）的电连接。在其他实施例中，在第一侧S1和/或第二侧S2上的管芯级互连结构可以仅仅包含焊盘208a，并且突块208b可以形成在第一管芯和/或第二管芯上，而不在封装衬底104上。在一些实施例中，焊盘208a可以被配置成接收引线接合连接或可以表示诸如可以用作管芯级互连结构的柱子的其他结构。
在第一侧S1上的封装级互连结构可以包含被配置成在管芯级互连结构与封装衬底104外的电器件之间路由电信号的焊盘110a或相似结构。焊盘110a可以被配置成接收焊料球或柱子（例如，铜柱），或其组合。可以以任何顺序和/或同时彼此独立地形成管芯级互连结构和封装级互连结构。例如，在一些实施例中，使用任何合适的技术可以同时形成焊盘208a和焊盘110a。使用任何合适的技术，可焊材料可以被淀积在焊盘208a上，以形成突块208b。
在图2b中，在使用被安置在封装衬底104的第一侧S1和第二侧S2上的各自的管芯级互连（例如，焊盘208a和/或突块208b）来耦合第一管芯102a与封装衬底104的第一侧S1以及耦合第二管芯102b与封装衬底104的第二侧S2之后，描绘封装组件200。
管芯102a和管芯102b的附接可以以任何合适的顺序出现。例如，第一管芯102a和第二管芯102b中的一个可以与封装衬底104耦合，并且第一管芯102和第二管芯102b中的另一个可以随后与封装衬底104耦合。在所描绘的实施例中，使用焊料回流工艺，管芯102a、102b可以附接到封装衬底104，以形成在封装衬底104上的焊盘208a和管芯102a、102b上的相应的焊盘208c之间的可焊材料之间的接点。在其他的实施例中，可以使用粘合剂来耦合（一个或多个）管芯的无源侧到封装衬底104而将管芯（例如，102a、102b）中的一个或两个附接到封装衬底104，并且可以形成接合线以附接在（一个或多个）管芯的有源侧上的电接触（例如，焊盘）与在封装衬底104上的相应的接触（例如，焊盘）。
在图2c中，在耦合焊料球110b与焊盘110a之后，描绘封装组件200。焊料球110b可以与焊盘110a耦合，例如，使用焊料回流工艺以形成焊料球110b与焊盘110a之间的接点。在一些实施例中，与焊盘110a耦合的焊料球110b可以形成BGA结构。在其他实施例中，其他合适的技术可以用来形成其他公知的诸如例如LGA结构的结构。
在一些实施例中，，封装组件200可能准备好使用任何合适的表面安装技术（SMT）在诸如母板的电路板（例如，图1的电路板106）上的表面安装，以提供如图1中所描绘的封装组件100。在其他实施例中，焊料球110b可以表示安置在焊盘110a上的可焊材料，以便于如进一步与图2d结合所描述的柱子互连结构的形成。
在图2d中，在形成柱子互连结构以耦合封装衬底104与电路板106之后，描绘封装组件200。例如，通过与焊料球110b的可焊材料的可焊接触地放置柱子110c（例如，铜柱或其他合适材料柱子）并且执行焊料回流工艺以形成柱子110c和焊盘110a之间的接点，可以形成柱子互连结构。可以与被安置在电路板106的焊盘110e上的可焊材料的可焊接触地安放柱子110c，并且可以执行焊料回流工艺以形成柱子110c和焊盘110e之间的接点。在一些实施例中，可以执行多次焊料回流工艺，以形成柱子互连结构。其他合适的技术可以用来形成柱子互连结构。柱子110c可以具有高度H，该高度H被设计或被选择成提供封装衬底104和电路板106之间的间隙以适应在Z维度上第一管芯102a的尺寸。
图3示意性地图示依照一些实施例的制作IC封装组件的方法300的流程图。方法300可以适合于与图1－2结合所描述的实施例。
在302中，方法300可以包含提供具有第一侧（例如，图2a的侧S1）和被安置成与第一侧相对的第二侧（例如，图2a的侧S2）的封装衬底（例如，图2a的封装衬底104）。封装衬底可以包含在封装衬底的第一侧和第二侧之间的电布线特征（图1的TSubV 104a），以在第一管芯和第二管芯之间路由电信号。
在304中，方法300可以包含使用一个或多个第一管芯级互连（例如，在图2b的侧S1上的焊盘208a和/或突块208b）来耦合第一管芯（例如，图2b的第一管芯102a）与第一侧。依照与图2b结合所描述的技术，可以形成第一管芯级互连，并且使用与图2b结合所描述的技术，可以耦合第一管芯与第一侧。
在306中，使用一个或多个第二管芯级互连（例如，在图2b的侧S2上的焊盘208a和/或突块208b），方法300可以包含耦合第二管芯（例如，图2b的第二管芯102b）与第二侧。依照与图2b结合所描述的技术，可以形成第二管芯级互连，并且使用与图2b结合所描述的技术，可以耦合第二管芯与第二侧。在一些实施例中，在304中耦合第一管芯或在304中耦合第二管芯可以包含形成C4突块或引线接合连接。
在308中，方法300可以包含形成在封装衬底的第一侧上的封装级互连结构(例如，图2c的焊盘110a和/或焊料球110b)。在一些实施例中，形成封装级互连结构可以包含形成BGA或LGA结构。在其他实施例中，形成封装级互连结构可以包含形成柱子互连结构（例如，图2d的柱子110c）。
在310中，该方法可以包含使用封装级互连结构来耦合封装衬底与电路板（例如，图1的电路板106）。例如，在封装衬底包含可焊材料的实施例中，可以使用焊料回流工艺以形成在封装衬底和电路板上的焊盘与可焊材料之间的接点。
以一种最有助于理解要求保护的主题内容的方式，将各种操作依次描述为多个离散操作。然而，描述的顺序不应该解释成暗示这些操作是必须顺序相关的。例如，以除所描绘之外的另一个合适的顺序来执行方法300的动作。
本公开的实施例可以被实施成使用任何合适的硬件和/或软件来按需配置的***。图4示意性地图示依照一些实施例的包含本文所描述的IC封装组件（例如，图1的封装组件100）的计算器件400。计算器件400可以容纳诸如母板402（例如，在外壳408中）的电路板。母板402可以包含大量的元件，包含但不限于处理器404和至少一个通信芯片406。处理器404可以被物理和电耦合到母板402。在一些实施方式中，至少一个通信芯片406可以还被物理和电耦合到母板402。在进一步的实施方式中，通信芯片406可以是处理器404的一部分。
依赖于它的应用，计算器件400可以包含其他可以或可以不被物理和电耦合到母板402的元件。这些其他元件可以包含但不限于易失性存储器（例如，DRAM）、非易失性存储器（例如，ROM）、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触屏显示器、触屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位***（GPS）器件、罗盘、盖格计数器、加速计、陀螺仪、扬声器、照相机和大容量存贮器器件（诸如硬盘驱动器、光盘（CD）、数字多用途光盘（DVD）等等）。
通信芯片406可以使无线通信能用于与计算器件400之间数据的传递。术语“无线”和它的派生词可以用来描述经过使用通过非固态媒质的调制电磁辐射可以传送数据的电路、器件、***、方法、技术、通信通道等。该术语没有暗示关联的器件不含有任何导线，尽管在一些实施例中它们可以不含有导线。通信芯片406可以实施大量无线标准或协议中的任一个，包含但不限于电气和电子工程师协会（IEEE）标准，包含Wi-Fi（IEEE 802.11族）、IEEE 802.16标准（例如，IEEE 802.16－2005修正）、长期演进（LTE）项目连同任何修正、更新、和/或修订（例如，高级LTE项目、超移动宽带（UMB）项目（还称为“3GPP2”）等）。IEEE 802.16兼容的BWA网络通常被称为WiMAX网络（代表微波存取全球互通的首字母缩略词），其是针对IEEE 802.16标准通过合格和互用性测试的产品的认证标志。通信芯片406可以依照全球移动通信***（GSM）、通用分组无线服务（GPRS）、通用移动电信***（UMTS）、高速分组接入（HSPA）、演进高速分组接入（E-HSPA）或LTE网络来操作。通信芯片406可以依照增强型数据GSM演进（EDGE）、GSM EDGE无线接入网络（GERAN），通用陆地无线接入网络（UTRAN）、或演进UTRAN（E－UTRAN）来操作。通信芯片406可以依照码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、演变数据优化（EV－DO）及其派生物、以及任何其他指定为3G、4G、5G及以外的无线协议来操作。在其他实施例中，通信芯片406可以依照其他无线协议来操作。
计算器件400可以包含多个通信芯片406。举例来说，第一通信芯片406可以专用于诸如Wi-Fi和蓝牙的较短距离的无线通信，而第二通信芯片406可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他的较长距离的无线通信。
可以将计算器件400的处理器404封装在如本文中所描述的IC封装组件（例如，图1的封装组件100）中。例如，图1的电路板106可以是母板402，而处理器404可以是安装在图1的封装衬底104上的第一管芯102a或第二管芯102b。封装衬底104和母板402可以使用封装级互连结构110耦合在一起。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何器件或器件的一部分。
通信芯片406还可以包含可以封装在如本文所描述的IC封装组件（例如，图1的封装组件100）中的管芯（例如，图1的第一管芯102a或第二管芯102b）。在进一步的实施方式中，被容纳于计算器件400内的另一个元件（例如，存储器件或其他集成电路器件）可以包含可以封装在如本文所描述的IC封装组件（例如，图1的封装组件100）中的管芯（例如，图1的第一管芯102a或第二管芯102b）。
在各种实施方式中，计算器件400可以是膝上型电脑、上网本、笔记本电脑、超级本、智能手机、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频录像机。计算器件400在一些实施例中可以是移动计算器件。在进一步的实施方式中，计算器件400可以是任何其他处理数据的电子器件。
示例
根据各种实施例，本公开描述一种设备（例如，封装组件），该设备包括：具有第一侧和安置成与第一侧相对的第二侧的封装衬底，安装在第一侧上和通过一个或多个第一管芯级互连而与封装衬底电耦合的第一管芯，安装在第二侧上和通过一个或多个第二管芯级互连而与封装衬底电耦合的第二管芯，和安置在封装衬底的第一侧上并被配置成在第一管芯与封装衬底外部的电器件之间和在第二管芯与外部电器件之间路由电信号的封装级互连结构。在一些实施例中，封装衬底包含被配置成在第一管芯与第二管芯之间路由电信号的电布线特征。
在一些实施例中，封装衬底包括聚合物、玻璃、半导体或陶瓷材料，并且电布线特征包含一个或多个直通衬底通孔（TSubV）。在一些实施例中，封装衬底包含硅，并且一个或多个TSubV包含一个或多个直通硅通孔（TSV）。在一些实施例中，第一管芯级互连和第二管芯级互连包括可控塌陷芯片连接（C4）突块。在一些实施例中，封装衬底是倒装芯片球栅格阵列（FCBGA）封装或倒装芯片芯片规模（FCCSP）封装，并且第一管芯和第二管芯中的至少一个是片上***（SoC）管芯。在一些实施例中，封装级互连包含焊盘。在一些实施例中，封装级互连包含与焊盘耦合的焊料球。在一些实施例中，封装级互连包含与焊盘耦合的铜柱。
根据各种实施例，本公开描述另一种设备（例如，封装衬底），其包括：第一侧，安置成与第一侧相对的第二侧，安置在第一侧上的一个或多个第一管芯级互连结构，第一管芯级互连结构被配置成接收要安装在第一侧上的第一管芯的电连接，安置在第二侧上的一个或多个第二管芯级互连结构，第二管芯级互连结构被配置成接收要安装在第二侧上的第二管芯的电连接，和安置在封装衬底的第一侧上和被配置成在第一管芯级互连结构与封装衬底外部的电器件之间和在第二管芯级互连结构与外部电器件之间路由电信号的封装级互连结构。在一些实施例中，封装衬底可以进一步包含配置成在第一管芯级互连结构与第二管芯级互连结构之间路由电信号的电布线特征。在一些实施例中，第一管芯级互连结构和第二管芯级互连结构包含配置成接收可控塌陷芯片连接(C4)突块或引线接合连接的焊盘。在一些实施例中，封装级互连结构包含配置成接收焊料球或铜柱的焊盘。
根据各种实施例，本公开描述一种制作封装组件的方法，该方法包括：提供具有第一侧和安置成与第一侧相对的第二侧的封装衬底，使用一个或多个第一管芯级互连来耦合第一管芯与第一侧，使用一个或多个第二管芯级互连来耦合第二管芯与第二侧，以及在封装衬底的第一侧上形成封装级互连结构，其中，封装级互连结构被配置成在第一管芯与封装衬底外部的电器件之间和在第二管芯与外部电器件之间路由电信号。在一些实施例中，提供封装衬底包括提供包含配置成在第一管芯与第二管芯之间路由电信号的电布线特征。
在一些实施例中，耦合第一管芯或耦合第二管芯包括形成可控塌陷芯片连接（C4）突块。在一些实施例中，耦合第一管芯或耦合第二管芯包括形成引线接合连接。在一些实施例中，形成封装级互连结构包括形成球栅格阵列（BGA）结构或岸面栅格阵列（LGA）结构。在一些实施例中，形成封装级互连结构包括形成柱子互连结构。在一些实施例中，外部的器件是电路板，该方法进一步包括使用封装级互连结构耦合封装衬底与电路板。
根据各种实施例，本公开描述一种***（例如，计算器件），该***包括封装组件和电路板，该封装组件包含：具有第一侧和安置成与第一侧相对的第二侧的封装衬底，使用一个或多个第一管芯级互连安置在第一侧上的第一管芯，使用一个或多个第二管芯级互连安置在第二侧上的第二管芯，以及封装级互连结构，被安置在封装衬底的第一侧上并被配置成在第一管芯与封装衬底外部的电器件之间和在第二管芯与外部器件之间路由电信号，其中，使用封装级互连结构耦合封装组件与电路板，并且安置第一管芯于封装衬底的第一侧和电路板之间。在一些实施例中，计算器件是移动计算器件，它包含与电路板耦合的天线、显示器、触屏显示器、触屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位***（GPS）器件、罗盘、盖格计数器、加速计、陀螺仪、扬声器或照相机中的一个或多个。
各种实施例可以包含上面所描述的实施例的任何合适组合，包含用上面的连接形式（和）（例如，“和”可以是“和/或”）所描述的实施例的替换（或）实施例。而且，一些实施例可以包含一个或多个具有存储在其上的指令的制品（例如，非暂时性计算机可读介质），该指令当执行时导致任何上面所描述的实施例的动作。此外，一些实施例可以包含具有任何合适的实行上面所描述的实施例的各种操作的装置的设备或***。
所图示实施方式的上面描述（包含在摘要中所描述的内容）不意图是穷举的或将本公开的实施例限制于公开的精确形式。在出于说明性目的在本文中描述特定的实施方式和示例的同时，在本公开的范围内各种等效修改是可能的，如相关领域的技术人员将会认识到的。
考虑到上面详细的描述，可以对本公开的实施例做出这些修改。在所附的权利要求中所使用的术语不应该解释为将本公开的各种实施例限制在说明书和权利要求书中所公开的特定的实施方式。相反，该范围要完全通过所附的权利要求来确定，所附的权利要求将依照确立的权利要求解释原理来解释。

Claims (22)

1.一种封装组件，包括：
封装衬底，具有第一侧和安置成与第一侧相对的第二侧；
第一管芯，被安装在第一侧上和通过一个或多个第一管芯级互连而与封装衬底电耦合；
第二管芯，被安装在第二侧上和通过一个或多个第二管芯级互连而与封装衬底电耦合；以及
封装级互连结构，被安置在封装衬底的第一侧上并且被配置成在第一管芯与封装衬底外部的电器件之间和在第二管芯与外部器件之间路由电信号。
2.根据权利要求1所述的封装组件，其中，所述封装衬底包含被配置成在第一管芯与第二管芯之间路由电信号的电布线特征。
3.根据权利要求2所述的封装组件，其中：
所述封装衬底包括聚合物、玻璃、半导体或陶瓷材料；以及
所述电布线特征包含一个或多个直通衬底通孔（TSubV）。
4.根据权利要求3所述的封装组件，其中：
所述封装衬底包括硅；以及
一个或多个TSubV包含一个或多个直通硅通孔（TSV）。
5.根据权利要求1至4中任何一项所述的封装组件，其中，第一管芯级互连和第二管芯级互连包括可控塌陷芯片连接（C4）突块。
6.根据权利要求1至4中任何一项所述的封装组件，其中：
所述封装衬底是倒装芯片球栅格阵列（FCBGA）封装或倒装芯片芯片规模（FCCSP）封装的衬底；以及
第一管芯和第二管芯中的至少一个是片上***（SoC）管芯。
7.根据权利要求1至4中任何一项所述的封装组件，其中封装级互连包含焊盘。
8.根据权利要求7所述的封装组件，其中封装级互连包含与焊盘耦合的焊料球。
9.根据权利要求7所述的封装组件，其中封装级互连包含与焊盘耦合的铜柱。
10.一种封装衬底，包括：
第一侧；
第二侧，被安置成与第一侧相对；
一个或多个第一管芯级互连结构，被安置在第一侧上，所述第一管芯级互连结构被配置成接收要安装在第一侧上的第一管芯的电连接；
一个或多个第二管芯级互连结构，被安置在第二侧上，所述第二管芯级互连结构被配置成接收要安装在第二侧上的第二管芯的电连接；以及
封装级互连结构，被安置在封装衬底的第一侧上并且被配置成在第一管芯级互连结构与封装衬底外部的电器件之间和在第二管芯互连结构与外部器件之间路由电信号。
11.根据权利要求10所述的封装衬底，进一步包括：
电布线特征，被配置成在第一管芯级互连结构与第二管芯级互连结构之间路由电信号。
12.根据权利要求10和11中任何一项所述的封装衬底，其中，第一管芯级互连结构和第二管芯级互连结构包含被配置成接收可控塌陷芯片连接（C4）突块或引线接合连接的焊盘。
13.根据权利要求10和11中任何一项所述的封装衬底，其中，封装级互连结构包含被配置成接收焊料球或铜柱的焊盘。
14.一种制作封装组件的方法，包括：
提供封装衬底，所述封装衬底具有第一侧和被安置成与第一侧相对的第二侧；
使用一个或多个第一管芯级互连来耦合第一管芯与第一侧；
使用一个或多个第二管芯级互连来耦合第二管芯与第二侧；
在封装衬底的第一侧上形成封装级互连结构，其中，封装级互连结构被配置成在第一管芯与封装衬底外部的电器件之间和在第二管芯与外部器件之间路由电信号。
15.根据权利要求14所述的方法，其中，提供封装衬底包括提供包含电布线特征的封装衬底，所述电布线特征被配置成在第一管芯与第二管芯之间路由电信号。
16.根据权利要求14所述的方法，其中，耦合第一管芯或耦合第二管芯包括形成可控塌陷芯片连接（C4）突块。
17.根据权利要求14所述的方法，其中，耦合第一管芯或耦合第二管芯包括形成引线接合连接。
18.根据权利要求14至17任何一项所述的方法，其中，形成封装级互连结构包括形成球栅格阵列（BGA）或岸面栅格阵列（LGA）结构。
19.根据权利要求14至17任何一项所述的方法，其中，形成封装级互连结构包括形成柱子互连结构。
20.根据权利要求14至17任何一项所述的方法，其中，外部器件是电路板，所述方法进一步包括：
使用封装级互连结构来耦合封装衬底与电路板。
21.一种计算器件，包括：
一种封装组件，包含：
　　封装衬底，具有第一侧和被安置成与第一侧相对的第二侧；
　　第一管芯，使用一个或多个第一管芯级互连被安装在第一侧上；
　　第二管芯，使用一个或多个第二管芯级互连被安装在第二侧上；
　　封装级互连结构，被安置在封装衬底的第一侧上并且被配置成在第一管芯与封装衬底外部的电器件之间和在第二管芯与外部器件之间路由电信号；以及
电路板，其中，使用封装级互连结构将封装组件与电路板耦合，并且第一管芯被安置在封装衬底的第一侧和电路板之间。
22.根据权利要求21所述的计算器件，其中：
所述计算器件是移动计算器件，包含与电路板耦合的天线、显示器、触屏显示器、触屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位***（GPS）器件、罗盘、盖格计数器、加速计、陀螺仪、扬声器或照相机中的一个或多个。
CN201410333254.5A 2013-07-12 2014-07-14 针对多个管芯的封装组件配置及关联的技术 Pending CN104347600A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/941,322 US20150014852A1 (en) 2013-07-12 2013-07-12 Package assembly configurations for multiple dies and associated techniques
US13/941,322 2013-07-12

Publications (1)

Publication Number Publication Date
CN104347600A true CN104347600A (zh) 2015-02-11

Family

ID=52107501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410333254.5A Pending CN104347600A (zh) 2013-07-12 2014-07-14 针对多个管芯的封装组件配置及关联的技术

Country Status (5)

Country Link
US (1) US20150014852A1 (zh)
KR (1) KR20150007990A (zh)
CN (1) CN104347600A (zh)
DE (1) DE102014109520A1 (zh)
TW (1) TWI585931B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292626A (zh) * 2015-12-23 2018-07-17 英特尔公司 在双侧互连器件上制作和使用穿硅过孔
CN108630674A (zh) * 2017-03-16 2018-10-09 英特尔公司 具有穿通模具过孔的多封装集成电路组件
CN109600917A (zh) * 2018-12-28 2019-04-09 郑州云海信息技术有限公司 一种降低bga短路风险的pcb板及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122022A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 인터포저를 갖는 반도체 패키지 및 제조 방법
TWI663666B (zh) * 2015-08-14 2019-06-21 中華精測科技股份有限公司 嵌埋被動元件之轉接介面板結構的製造方法
KR101845714B1 (ko) * 2016-02-24 2018-04-05 주식회사 에스에프에이반도체 반도체 패키지 및 그 제조방법
TWI714905B (zh) * 2018-11-08 2021-01-01 瑞昱半導體股份有限公司 電路裝置與電路設計及組裝方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365962B1 (en) * 2000-03-29 2002-04-02 Intel Corporation Flip-chip on flex for high performance packaging applications
US20050051906A1 (en) * 2003-09-08 2005-03-10 Jianqi He I/O architecture for integrated circuit package
US20060244117A1 (en) * 2005-04-29 2006-11-02 Stats Chippac, Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
CN102971846A (zh) * 2010-07-08 2013-03-13 国际商业机器公司 3d堆叠式裸片封装的增强型热管理

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
US6558169B2 (en) * 2001-03-29 2003-05-06 Intel Corporation Shunt power connection for an integrated circuit package
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US7247517B2 (en) * 2003-09-30 2007-07-24 Intel Corporation Method and apparatus for a dual substrate package
CN2762964Y (zh) * 2005-01-10 2006-03-08 南京德朔实业有限公司 用电池供电的电动工具
US7898093B1 (en) * 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
US8609463B2 (en) * 2007-03-16 2013-12-17 Stats Chippac Ltd. Integrated circuit package system employing multi-package module techniques
US8754506B1 (en) * 2008-05-05 2014-06-17 Marvell International Ltd. Through via semiconductor die with backside redistribution layer
US8178976B2 (en) * 2008-05-12 2012-05-15 Texas Instruments Incorporated IC device having low resistance TSV comprising ground connection
US8310051B2 (en) * 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US7732252B2 (en) * 2008-10-09 2010-06-08 Stats Chippac Ltd. Multi-chip package system incorporating an internal stacking module with support protrusions
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8283250B2 (en) * 2008-12-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming a conductive via-in-via structure
US8168529B2 (en) * 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
US8034662B2 (en) * 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure
US8471376B1 (en) * 2009-05-06 2013-06-25 Marvell International Ltd. Integrated circuit packaging configurations
US8587129B2 (en) * 2009-07-31 2013-11-19 Stats Chippac Ltd. Integrated circuit packaging system with through silicon via base and method of manufacture thereof
JP5251799B2 (ja) * 2009-09-15 2013-07-31 株式会社リコー データ処理装置およびデータ処理方法
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
US8531012B2 (en) * 2009-10-23 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die disposed in a cavity of an interconnect structure and grounded through the die TSV
US8803305B2 (en) * 2009-11-18 2014-08-12 Qualcomm Incorporated Hybrid package construction with wire bond and through silicon vias
US8518752B2 (en) * 2009-12-02 2013-08-27 Stats Chippac Ltd. Integrated circuit packaging system with stackable package and method of manufacture thereof
EP2339627A1 (en) * 2009-12-24 2011-06-29 Imec Window interposed die packaging
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8298863B2 (en) * 2010-04-29 2012-10-30 Texas Instruments Incorporated TCE compensation for package substrates for reduced die warpage assembly
US8344749B2 (en) * 2010-06-07 2013-01-01 Texas Instruments Incorporated Through carrier dual side loop-back testing of TSV die after die attach to substrate
US8471577B2 (en) * 2010-06-11 2013-06-25 Texas Instruments Incorporated Lateral coupling enabled topside only dual-side testing of TSV die attached to package substrate
US8409918B2 (en) * 2010-09-03 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming pre-molded substrate to reduce warpage during die mounting
US8829666B2 (en) * 2010-11-15 2014-09-09 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8643148B2 (en) * 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
US9129958B2 (en) * 2011-12-22 2015-09-08 Intel Corporation 3D integrated circuit package with window interposer
US8742597B2 (en) * 2012-06-29 2014-06-03 Intel Corporation Package substrates with multiple dice
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US8933564B2 (en) * 2012-12-21 2015-01-13 Intel Corporation Landing structure for through-silicon via
US9832883B2 (en) * 2013-04-25 2017-11-28 Intel Corporation Integrated circuit package substrate
US8916981B2 (en) * 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365962B1 (en) * 2000-03-29 2002-04-02 Intel Corporation Flip-chip on flex for high performance packaging applications
US20050051906A1 (en) * 2003-09-08 2005-03-10 Jianqi He I/O architecture for integrated circuit package
US20060244117A1 (en) * 2005-04-29 2006-11-02 Stats Chippac, Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
CN102971846A (zh) * 2010-07-08 2013-03-13 国际商业机器公司 3d堆叠式裸片封装的增强型热管理

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292626A (zh) * 2015-12-23 2018-07-17 英特尔公司 在双侧互连器件上制作和使用穿硅过孔
CN108292626B (zh) * 2015-12-23 2024-03-08 英特尔公司 在双侧互连器件上制作和使用穿硅过孔
CN108630674A (zh) * 2017-03-16 2018-10-09 英特尔公司 具有穿通模具过孔的多封装集成电路组件
CN109600917A (zh) * 2018-12-28 2019-04-09 郑州云海信息技术有限公司 一种降低bga短路风险的pcb板及其制作方法

Also Published As

Publication number Publication date
TW201507088A (zh) 2015-02-16
US20150014852A1 (en) 2015-01-15
DE102014109520A1 (de) 2015-01-15
TWI585931B (zh) 2017-06-01
KR20150007990A (ko) 2015-01-21

Similar Documents

Publication Publication Date Title
CN104347600A (zh) 针对多个管芯的封装组件配置及关联的技术
US10068852B2 (en) Integrated circuit package with embedded bridge
DE102014108328B4 (de) Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen
US20160329272A1 (en) Stacked semiconductor device package with improved interconnect bandwidth
US10595409B2 (en) Electro-magnetic interference (EMI) shielding techniques and configurations
JP6130880B2 (ja) キャプダクタアセンブリに関連する技術及び構成
TW201620106A (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
CN104103596A (zh) 包括玻璃焊接掩模层的集成电路封装组件
CN107646141A (zh) 用于堆叠封装的具有凹陷导电接触部的集成电路结构
CN104900626A (zh) 管芯到管芯接合以及相关联的封装构造
CN106463466A (zh) 具有集成天线的多层封装件
CN105917465B (zh) 可缩放封装架构及相关技术和配置
CN208722864U (zh) 多层芯片基板及多功能芯片晶圆
US10879152B2 (en) Through mold via (TMV) using stacked modular mold rings
EP2916351A2 (en) Embedded die flip-chip package assembly
US20130313727A1 (en) Multi-stacked bbul package
CN106133905B (zh) 集成电路封装衬底
AU2017217375A1 (en) Integrated device comprising flexible connector between integrated circuit (IC) packages
DE112016007552T5 (de) Gestapelte-die-hohlraum-gehäuse
US20230230923A1 (en) Microelectronic die including swappable phy circuitry and semiconductor package including same
JP5966252B2 (ja) 通信モジュール
US20220406654A1 (en) Technologies for aligned vias
EP4105984A1 (en) Technologies for aligned vias over multiple layers
Ghaffarian Book of Knowledge (BOK) for NASA electronic packaging roadmap
CN117795670A (zh) 包括可交换phy电路装置的微电子管芯和包括该微电子管芯的半导体封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150211

RJ01 Rejection of invention patent application after publication