CN104346485B - 综合模型同仿真模型的时序约束一致性的验证***及方法 - Google Patents
综合模型同仿真模型的时序约束一致性的验证***及方法 Download PDFInfo
- Publication number
- CN104346485B CN104346485B CN201310330694.0A CN201310330694A CN104346485B CN 104346485 B CN104346485 B CN 104346485B CN 201310330694 A CN201310330694 A CN 201310330694A CN 104346485 B CN104346485 B CN 104346485B
- Authority
- CN
- China
- Prior art keywords
- file
- master pattern
- converted
- simulation model
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种综合模型同仿真模型的时序约束一致性的验证***,第一格式转换模块用于将综合模型文件转换成标准模型文件;第二格式转换模块用于将仿真模型文件转换成标准模型文件;比较验证模块,将综合模型文件、仿真模型文件转换成的标准模型文件的时序约束关键字进行比对,输出一比较结果文件,比较结果文件包括综合模型文件、仿真模型文件转换成的标准模型文件两者间的不一致的时序约束关键字。本发明还公开了一种综合模型同仿真模型的时序约束一致性的验证方法。本发明,便于模型设计工程师验证综合模型同仿真模型两种模型的时序约束是否一致。
Description
技术领域
本发明涉及集成电路的线路设计技术,特别涉及一种综合模型同仿真模型的时序约束一致性的验证***及方法。
背景技术
综合模型,又称synopsys模型,是指Synopsys公司的liberty格式所描述地带功耗和时序信息的模型文件,通常在数字逻辑综合时会用到。
仿真模型,是指IEEE工业标准verilog硬件描述语言所描述的模型文件,通常在数字逻辑仿真时会用到。
由于综合模型、仿真模型两种模型的格式不同,模型设计工程师难以验证两种模型时序约束是否一致,模型设计工程师进行综合模型、仿真模型设计时无法及时发现两者间的时序约束一致性差错,给客户芯片设计带来隐患。
发明内容
本发明要解决的技术问题是,便于模型设计工程师验证综合模型同仿真模型两种模型的时序约束是否一致,提高综合模型同仿真模型的质量,减少设计成本,降低芯片设计出错的风险。
为解决上述技术问题,本发明提供的综合模型同仿真模型的时序约束一致性的验证***,包括第一格式转换模块、第二格式转换模块、比较验证模块;
所述第一格式转换模块,用于按照综合模型文件到标准模型文件的格式转换规则,将选定的综合模型文件转换成标准模型文件;
所述第二格式转换模块,用于按照仿真模型文件到标准模型文件的格式转换规则,将选定的仿真模型文件转换成标准模型文件;
所述比较验证模块,用于将选定的综合模型文件转换成的标准模型文件的时序约束关键字,同选定的仿真模型文件转换成的标准模型文件的时序约束关键字进行比对,输出一比较结果文件,所述比较结果文件,包括选定的综合模型文件转换成的标准模型文件同选定的仿真模型文件转换成的标准模型文件两者间的不一致的时序约束关键字。
较佳的,所述格式转换规则,为时序约束相关的关键字的格式转换规则。
较佳的,该***还包括一输入输出模块;
所述输入输出模块,用于输入选定的综合模型文件、仿真模型文件或输出比较结果文件。
较佳的,该***还包括一存储器;
所述第一格式转换模块,将选定的综合模型文件转换成标准模型文件并存储到所述存储器;
所述第二格式转换模块,将选定的仿真模型文件转换成标准模型文件并存储到所述存储器;
所述比较验证模块,输出一比较结果文件到所述存储器;
所述存储器,用于存储选定的综合模型文件转换成的标准模型文件、选定的仿真模型文件转换成的标准模型文件及其对应的比较结果文件。
为解决上述技术问题,本发明提供的综合模型同仿真模型的时序约束一致性的验证方法,包括以下把步骤:
一.通过第一格式转换模块,按照综合模型文件到标准模型文件的格式转换规则,将选定的综合模型文件转换成标准模型文件;
通过第二格式转换模块,按照仿真模型文件到标准模型文件的格式转换规则,将选定的仿真模型文件转换成标准模型文件;
二.通过比较验证模块,将选定的综合模型文件转换成的标准模型文件的时序约束关键字,同选定的仿真模型文件转换成的标准模型文件的时序约束关键字进行比对,输出一比较结果文件,所述比较结果文件,包括选定的综合模型文件转换成的标准模型文件同选定的仿真模型文件转换成的标准模型文件两者间的不一致的时序约束关键字。
较佳的,所述格式转换规则,为时序约束相关的关键字的格式转换规则。
较佳的,通过输入输出模块,输入选定的综合模型文件、仿真模型文件或输出比较结果文件。
较佳的,所述第一格式转换模块,将选定的综合模型文件转换成标准模型文件并存储到存储器;
所述第二格式转换模块,将选定的仿真模型文件转换成标准模型文件并存储到存储器;
所述比较验证模块,输出一比较结果文件到存储器。
本发明的综合模型同仿真模型的时序约束一致性的验证***及方法,把综合模型文件、仿真模型文件各自的时序约束相关的关键字,分别按照相应的格式转换规则转换成统一格式的标准模型文件,然后进行文本比较,把不一致的时序约束相关的关键字输出到比较结果文件中,便于模型设计工程师验证综合模型同仿真模型两种模型的时序约束是否一致,避免综合模型同仿真模型两种模型中的时序约束不一致,提高综合模型同仿真模型的质量,减少设计成本,降低芯片设计出错的风险。
附图说明
为了更清楚地说明本发明的技术方案,下面对本发明所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明的综合模型同仿真模型的时序约束一致性的验证***一实施例示意图。
具体实施方式
下面将结合附图,对本发明中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例,都属于本发明保护的范围。
实施例一
综合模型同仿真模型的时序约束一致性的验证***,如图1所示,包括第一格式转换模块、第二格式转换模块、比较验证模块;
所述第一格式转换模块,用于按照综合模型文件到标准模型文件的格式转换规则,将选定的综合模型文件转换成标准模型文件;
所述第二格式转换模块,用于按照仿真模型文件到标准模型文件的格式转换规则,将选定的仿真模型文件转换成标准模型文件;
所述比较验证模块,用于将选定的综合模型文件转换成的标准模型文件的时序约束关键字,同选定的仿真模型文件转换成的标准模型文件的时序约束关键字进行比对,输出一比较结果文件,所述比较结果文件,包括选定的综合模型文件转换成的标准模型文件同选定的仿真模型文件转换成的标准模型文件两者间的不一致的时序约束关键字。
较佳的,所述格式转换规则,为时序约束相关的关键字的格式转换规则。
实施例一的综合模型同仿真模型的时序约束一致性的验证***,把综合模型文件、仿真模型文件各自的时序约束相关的关键字,分别按照相应的格式转换规则转换成统一格式的标准模型文件,然后进行文本比较,把不一致的时序约束相关的关键字输出到比较结果文件中,便于模型设计工程师验证综合模型同仿真模型两种模型的时序约束是否一致,避免综合模型同仿真模型两种模型中的时序约束不一致,提高综合模型同仿真模型的质量,减少设计成本,降低芯片设计出错的风险。
实施例二
基于实施例一的综合模型同仿真模型的时序约束一致性的验证***,该***还包括一输入输出模块;
所述输入输出模块,用于输入选定的综合模型文件、仿真模型文件或输出比较结果文件。
实施例三
基于实施例二的综合模型同仿真模型的时序约束一致性的验证***,该***还包括一存储器;
所述第一格式转换模块,将选定的综合模型文件转换成标准模型文件并存储到所述存储器;
所述第二格式转换模块,将选定的仿真模型文件转换成标准模型文件并存储到所述存储器;
所述比较验证模块,输出一比较结果文件到所述存储器;
所述存储器,用于存储选定的综合模型文件转换成的标准模型文件、仿真模型文件转换成的标准模型文件及其对应的比较结果文件。
实施例四
基于实施例一的综合模型同仿真模型的时序约束一致性的验证***,一选定综合模型文件如下:
其时序约束相关的关键字为:hold_rising,setup_rising,nochange_high_high,nochange_low_hifh,rise_constraint,fall_constraint,min_pulse_width_high,min_pulse_width_low,min_period,pin;
一选定仿真模型文件如下:
$period(posedgeA,1000);
$width(posedgeA,1000);
$width(negedgeA,1000);
$hold(posedgeA,posedge B,1000);
$setup(posedgeA,posedge B,1000);
其时序约束相关的关键字为:$ho1d,$setup,$width,$nochange,$period,$posedge,$negedge;
标准模型文件的格式如下:
PERIOD A80000
WIDTH posedge A
WIDTH negedge A
SETUP posedge B posedge C
HOLD posedge A negedge B
NOCHANGE posedge D posedge E
其时序约束相关的关键字为:PERIOD,WIDTH,SETUP,HOLD,NOCHANGE,posedge,negedge;
比较结果文件如下:
NO Consistent PERIOD A 80000
NO Consistent WIDTH posedge A
NO Consistent WIDTH negedge A
NO Consistent SETUP posedge B posedge C
NO Consistent HOLD posedge A negedge B
NO Consistent NOCHANGE posedge D posedge E
不一致的时序约束关键字为:PERIOD,WIDTH,SETUP,HOLD,NOCHANGE,posedge,negedge。
模型设计工程师根据比较结果文件中的不一致的时序约束关键字,能便捷地验证综合模型同仿真模型两种模型时序约束是否一致。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (8)
1.一种综合模型同仿真模型的时序约束一致性的验证***,其特征在于,包括第一格式转换模块、第二格式转换模块、比较验证模块;
所述第一格式转换模块,用于按照综合模型文件到标准模型文件的格式转换规则,将选定的综合模型文件转换成标准模型文件;
所述第二格式转换模块,用于按照仿真模型文件到标准模型文件的格式转换规则,将选定的仿真模型文件转换成标准模型文件;
所述比较验证模块,用于将选定的综合模型文件转换成的标准模型文件的时序约束关键字,同选定的仿真模型文件转换成的标准模型文件的时序约束关键字进行比对,输出一比较结果文件,所述比较结果文件,包括选定的综合模型文件转换成的标准模型文件同选定的仿真模型文件转换成的标准模型文件两者间的不一致的时序约束关键字。
2.根据权利要求1所述的综合模型同仿真模型的时序约束一致性的验证***,其特征在于,
所述格式转换规则,为时序约束相关的关键字的格式转换规则。
3.根据权利要求2所述的综合模型同仿真模型的时序约束一致性的验证***,其特征在于,
该***还包括一输入输出模块;
所述输入输出模块,用于输入选定的综合模型文件、仿真模型文件或输出比较结果文件。
4.根据权利要求3所述的综合模型同仿真模型的时序约束一致性的验证***,其特征在于,
该***还包括一存储器;
所述第一格式转换模块,将选定的综合模型文件转换成标准模型文件并存储到所述存储器;
所述第二格式转换模块,将选定的仿真模型文件转换成标准模型文件并存储到所述存储器;
所述比较验证模块,输出一比较结果文件到所述存储器;
所述存储器,用于存储选定的综合模型文件转换成的标准模型文件、选定的仿真模型文件转换成的标准模型文件及其对应的比较结果文件。
5.一种综合模型同仿真模型的时序约束一致性的验证方法,其特征在于,包括以下把步骤:
一.通过第一格式转换模块,按照综合模型文件到标准模型文件的格式转换规则,将选定的综合模型文件转换成标准模型文件;
通过第二格式转换模块,按照仿真模型文件到标准模型文件的格式转换规则,将选定的仿真模型文件转换成标准模型文件;
二.通过比较验证模块,将选定的综合模型文件转换成的标准模型文件的时序约束关键字,同选定的仿真模型文件转换成的标准模型文件的时序约束关键字进行比对,输出一比较结果文件,所述比较结果文件,包括选定的综合模型文件转换成的标准模型文件同选定的仿真模型文件转换成的标准模型文件两者间的不一致的时序约束关键字。
6.根据权利要求5所述的综合模型同仿真模型的时序约束一致性的验证方法,其特征在于,
所述格式转换规则,为时序约束相关的关键字的格式转换规则。
7.根据权利要求6所述的综合模型同仿真模型的时序约束一致性的验证方法,其特征在于,
通过输入输出模块,输入选定的综合模型文件、仿真模型文件或输出比较结果文件。
8.根据权利要求7所述的综合模型同仿真模型的时序约束一致性的验证方法,其特征在于,
所述第一格式转换模块,将选定的综合模型文件转换成标准模型文件并存储到存储器;
所述第二格式转换模块,将选定的仿真模型文件转换成标准模型文件并存储到存储器;
所述比较验证模块,输出一比较结果文件到存储器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310330694.0A CN104346485B (zh) | 2013-08-01 | 2013-08-01 | 综合模型同仿真模型的时序约束一致性的验证***及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310330694.0A CN104346485B (zh) | 2013-08-01 | 2013-08-01 | 综合模型同仿真模型的时序约束一致性的验证***及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104346485A CN104346485A (zh) | 2015-02-11 |
CN104346485B true CN104346485B (zh) | 2017-12-05 |
Family
ID=52502076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310330694.0A Active CN104346485B (zh) | 2013-08-01 | 2013-08-01 | 综合模型同仿真模型的时序约束一致性的验证***及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104346485B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106445800A (zh) * | 2015-08-05 | 2017-02-22 | 深圳市中兴微电子技术有限公司 | 一种芯片验证的方法和装置 |
CN112464636B (zh) * | 2020-11-25 | 2024-02-09 | 海光信息技术股份有限公司 | 约束文件的比较方法、装置、电子设备和存储介质 |
CN117875271B (zh) * | 2024-03-12 | 2024-05-31 | 成都华兴汇明科技有限公司 | S2p文件转换p2d模型文件的方法、ads仿真方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102340791A (zh) * | 2010-07-21 | 2012-02-01 | ***通信集团福建有限公司 | 一种用于实现数据一致性的***和方法 |
CN102857949A (zh) * | 2012-09-14 | 2013-01-02 | 中兴通讯股份有限公司 | 一种规划数据一致性保证的方法和装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8208640B2 (en) * | 2008-07-29 | 2012-06-26 | Realtek Semiconductor Corp. | TV audio multi-standard detection apparatus and method |
-
2013
- 2013-08-01 CN CN201310330694.0A patent/CN104346485B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102340791A (zh) * | 2010-07-21 | 2012-02-01 | ***通信集团福建有限公司 | 一种用于实现数据一致性的***和方法 |
CN102857949A (zh) * | 2012-09-14 | 2013-01-02 | 中兴通讯股份有限公司 | 一种规划数据一致性保证的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104346485A (zh) | 2015-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102592023B (zh) | 集成电路设计过程中的寄存器设计方法及装置 | |
CN104346485B (zh) | 综合模型同仿真模型的时序约束一致性的验证***及方法 | |
CN104020994B (zh) | 基于流***的流过程定义装置和流过程定义方法 | |
US20110216775A1 (en) | System and Method for Multiple Concurrent Virtual Networks | |
CN104298595A (zh) | 自动化测试方法及测试*** | |
CN103838653A (zh) | 基于vmm ral的寄存器自动化验证方法 | |
CN106484415A (zh) | 一种寄存器配置代码自动生成方法及装置 | |
CN105718644A (zh) | 一种现场可编程门阵列网表生成方法及装置 | |
CN107862155A (zh) | 对芯片进行功能覆盖率模型验证的方法和装置 | |
US20140100841A1 (en) | Testing a Hardware Emulation Model of a Circuit with Software Checker Routines Designed for an RTL Model of the Circuit | |
CN104699473B (zh) | 时序约束文件的生成方法、装置以及rtl仿真设备 | |
US20140306746A1 (en) | Dynamic clock skew control | |
CN112733478B (zh) | 用于对设计进行形式验证的装置 | |
CN105574219B (zh) | 非标准单元库逻辑单元自动布局布线的方法 | |
CN105740293B (zh) | 数据导出方法和装置 | |
CN105740579A (zh) | 一种连接uvm验证平台的搭建方法 | |
CN107944183A (zh) | Fpga顶层网表的创建方法、装置、计算机设备及介质 | |
CN102495778B (zh) | 一种测试单包正则匹配逻辑的***和方法 | |
CN107491605A (zh) | 一种用于芯片设计的功能验证方法及平台 | |
CN106485601A (zh) | 变电站现场运行规程模块化编辑***及方法 | |
CN105446863B (zh) | 具有记录能力的电子装置与电路状态记录方法 | |
CN107742042A (zh) | 一种cae仿真前处理***及方法 | |
CN105512381B (zh) | 时钟延迟验证方法 | |
WO2008109481B1 (en) | Generating test benches for pre-silicon validation of retimed complex ic designs against a reference design | |
CN105630120B (zh) | 一种加载处理器硬件配置字的方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |