CN104346318B - 面向通用多核dsp的矩阵乘加速方法 - Google Patents
面向通用多核dsp的矩阵乘加速方法 Download PDFInfo
- Publication number
- CN104346318B CN104346318B CN201410541958.1A CN201410541958A CN104346318B CN 104346318 B CN104346318 B CN 104346318B CN 201410541958 A CN201410541958 A CN 201410541958A CN 104346318 B CN104346318 B CN 104346318B
- Authority
- CN
- China
- Prior art keywords
- matrix
- turn
- variable
- turns
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Complex Calculations (AREA)
Abstract
本发明公开了一种面向通用多核DSP的矩阵乘加速方法，目的是提高矩阵乘的运算速度和最大化通用多核DSP的计算效率。技术方案是先对进行DSP配置并初始化：然后对矩阵A和矩阵B进行划分，依据VPU的拓扑结构mg×ng将原矩阵乘运算转换为分块矩阵乘运算；接着每个VPU同时并行执行数据迁移操作；最后依据数据分布原理，将各VPU中AM的结果归并组成结果矩阵C＝A×B的计算结果。采用本发明可以提高通用多核DSP结构的矩阵乘运算速度和通用多核DSP***的计算资源利用率。
Description
技术领域
本发明涉及矩阵乘加速方法，尤指面向通用多核DSP结构的矩阵乘加速方法。
背景技术
随着通用DSP计算性能的不断攀升和通用DSP的广泛应用，通用多核DSP必将成为高性能计算重要的发展方向。矩阵乘是数值计算中最常用的一类操作，很多应用中都包含矩阵乘的计算过程，面向通用多核DSP设计高效的矩阵乘方法可以有效提高应用的计算速度和提升通用多核DSP的计算效率，以达到通用多核DSP的设计目标。
矩阵乘是将被乘矩阵A的一行和乘数矩阵B的一列相乘得到结果矩阵C中的一个元素。面向多核***的矩阵乘法通常需要将矩阵乘计算过程合理分布在各个处理器计算核之间并行完成计算过程，以提高矩阵乘的运算速度和最大化异构***的计算效率。
由于处理器设计目标和指令集结构的不同，传统的面向通用处理器的矩阵乘实现技术很难满足面向特定应用而设计的处理器DSP(Digital Signal Processing,数字信号处理)的性能要求，因此，必须面向DSP体系结构定制高效的矩阵乘，以提高矩阵乘的运算速度，最大限度满足处理器设计目标。随着通用多核DSP计算性能的不断攀升和广泛应用，面向通用多核DSP定制高效矩阵乘是DSP在高性能计算领域发展的关键技术。
高效的矩阵乘与处理器体系结构紧密相关。因此，面向通用多核DSP体系结构，如图1所示，如何面向多核DSP结构对矩阵乘进行加速是本领域技术人员亟需解决的技术难题。
发明内容
本发明要解决的技术问题在于：面向通用多核DSP体系结构提出一种面向通用多核DSP的矩阵乘加速方法，以提高矩阵乘的运算速度和最大化通用多核DSP的计算效率。
为了解决上述技术问题，本发明的具体技术方案为：
第一步、DSP配置与初始化。
1.1定义矩阵A的维度为M×K，矩阵B的维度为K×N，则A和B相乘的结果矩阵C的维度为M×N，M,K,N均为正整数；A的元素为apq(0≤p≤M-1,0≤q≤K-1)，B的元素为bst(0≤s≤K-1,0≤t≤N-1)；
1.2查询体系结构手册获取DSP中DSP计算核，即虚拟处理单元VPU(VirtualProcessing Unit)的拓扑结构mg×ng，即DSP中有mg×ng个VPU，物理分布为mg行×ng列，依次编号为(0,0),(0,1),…(0,ng-1)，(1,0),(1,1),…(1,ng-1)，……(mg-1,0),(mg-1,1),…(mg-1,ng-1)；
1.3查询体系结构手册获取每个VPU拥有的浮点乘累加功能部件VPE(VirtualProcessing Element)的数目me；
1.4利用***软件提供的初始化函数(如init)完成DSP初始化；
第二步、对矩阵A和矩阵B进行划分，依据VPU的拓扑结构mg×ng将原矩阵乘运算转换为分块矩阵乘运算，具体方法如下：
2.1将M*K的矩阵A采用矩阵划分方法划分为mg×ng个A块矩阵，A块矩阵表示为Aij(0≤i≤mg-1,0≤j≤ng-1)，每个块矩阵的维度为m×k，其中1≤m≤M,1≤k≤K，mg*m+mod(M,mg)＝M，其中，mod(M,mg)表示对M用mg求余，ng*k+mod(K,ng)＝K，其中，mod(K,ng)表示对K用ng求余；边缘A块矩阵的维度需要特殊处理。具体的矩阵划分方法如下：
2.1.1令A块矩阵行变量i＝0；
2.1.2令A块矩阵列变量j＝0；
2.1.3令A行坐标变量s＝0；
2.1.4令A列坐标变量e＝0；
2.1.5令A块矩阵元素行变量m'＝0；
2.1.6令A块矩阵元素列变量n'＝0；
2.1.7s＝m*i+m'；
2.1.8e＝n*j+n'；
2.1.9如果s≤M-1，转2.1.10，否则，矩阵A划分完毕，转2.2；
2.1.10如果e≤K-1，转2.1.11，否则，矩阵A划分完毕，转2.2；
2.1.11选取矩阵A的元素ase组成A块矩阵Aij的元素a'm'n'；
2.1.12n'＝n'+1；
2.1.13如果n'≤k-1，转2.1.7，否则，转2.1.14；
2.1.14m'＝m'+1；
2.1.15如果m'≤m-1，转2.1.6，否则，转2.1.16；
2.1.16j＝j+1；
2.1.17如果j≤ng-1，转2.1.3，否则，转2.1.18；
2.1.18i＝i+1；
2.1.19如果i≤mg-1，转2.1.2，否则，矩阵A划分完毕，转2.2；
2.2将K*N的矩阵B采用矩阵划分方法划分为mg×ng个B块矩阵，B块矩阵表示为Bpq，0≤p≤mg-1,0≤q≤ng-1，每个B块矩阵的维度为k×n，其中1≤k≤K,1≤n≤N，mg*k+mod(K,mg)＝K，其中，mod(K,mg)表示求对K用mg求余，ng*n+mod(K,ng)＝N，其中，mod(K,ng)表示对K用ng求余；边缘B块矩阵的维度需要特殊处理，具体的矩阵划分方法如下：
2.2.1令B块矩阵行变量p＝0；
2.2.2令B块矩阵列变量q＝0；
2.2.3令B行坐标变量s'＝0；
2.2.4令B列坐标变量e'＝0；
2.2.5令B块矩阵元素行变量k'＝0；
2.2.6令B块矩阵元素列变量n”＝0；
2.2.7s'＝k*p+k'；
2.2.8e'＝n*q+n”；
2.2.9如果s'≤K-1，转2.2.10，否则，矩阵B划分完毕，转2.3；
2.2.10如果e'≤N-1，转2.2.11，否则，矩阵B划分完毕，转2.3；
2.2.11选取矩阵B的元素bs'e'组成块矩阵Bpq的元素b'k'n″；
2.2.12n″＝n″+1；
2.2.13如果n″≤n-1，转2.2.7，否则，转2.2.14；
2.2.14k'＝k'+1；
2.2.15如果k'≤k-1，转2.2.6，否则，转2.2.16；
2.2.16q＝q+1；
2.2.17如果j2≤ng-1，转2.2.3，否则，转2.2.18；
2.2.18p＝p+1；
2.2.19如果i2≤mg-1，转2.2.2，否则，矩阵B划分完毕，转2.3；
2.3初始化结果矩阵C＝0，即令C中所有元素都为0，即元素C(m0,n0)＝0，1≤m0≤M,1≤n0≤N。
第三步、由于每个VPU是相互独立的处理单元，每个VPU同时并行执行如下数据迁移操作：
3.1令A块矩阵行变量i'＝0；
3.2令A块矩阵列变量j'＝0；
3.3核(i',j')从DSP存储空间读A块矩阵Ai'j'到阵列存储器(Array Memory)，Ai'j'占用的存储空间记为
3.4令B块矩阵列变量k″＝0；
3.5核(j',k″)从DSP存储空间读B块矩阵Bj'k″到标量数据缓冲区L1D；
3.6由于每个VPU是相互独立的计算单元，每个VPU并行执行如下向量乘法操作：
3.7获取A块矩阵Ai'j'的维度m'0×k0，1≤m'0≤m,1≤k0≤k；
3.8令列长度变量j″＝0；
3.9初始化向量循环变量v＝0；
3.10定义向量循环次数 表示下取整；
3.11初始化广播变量r＝0；
3.12从A块矩阵Ai'j'的第j″列的第v*me个元素开始连续读取me个元素，组成me维的向量
3.13取矩阵Bj'k″第j″行中的第r个元素广播成一个me维的向量
3.14向量Va与Vb对应元素相乘，得到矩阵C第j″列连续me个元素的部分乘积，具体相乘规则如下：
3.15将3.14得到的矩阵C第j″列连续me个元素的部分乘积传回至阵列存储器，这me个元素占据的存储空间记为
3.16如果j″＞0，转3.17，否则，转3.18；
3.17将3.15传回的第j″列连续me个元素的部分乘积与AM中存储的j″-1列连续me个元素的部分乘积对应相加，具体相加方法如下：
3.17.1令i3＝vme+0；
3.17.2Ci'k″(i3,j″)＝Ci'k″(i3,j″)+Ci'k″(i3,j″-1)，Ci'k″(i3,j″)表示结果矩阵的块矩阵Ci'k″的元素；
3.17.3i3＝i3+1；
3.17.4如果i3≤vme+(me-1)，转3.17.2，否则，转3.17.5；
3.17.5将3.17.2累加结果传回至阵列存储器，占用的存储空间记为
3.18广播变量r＝r+1；
3.19如果r＜k0，转3.12，否则，转3.20；
3.20向量循环变量v＝v+1；
3.21如果v＜Vz，转3.11，否则，转3.22；
3.22定义向量循环余数vr＝m0-v*me；
3.23从A块矩阵Ai'j'的第j″列的第v*me个元素开始连续读取vr个元素构成一个me维的向量的前vr个分量，后面me-vr个分量以0补充，组成向量
3.24如果v＝Vz，转3.13，否则，转3.25；
3.25j″＝j″+1；
3.26如果j″＜n0；转3.9，否则，转3.27；
3.27k″＝k″+1；
3.28如果k″≤ng-1，转3.5，否则，转3.29；
3.29j'＝j'+1；
3.30如果j'≤ng-1，转3.3，否则，转3.31；
3.31i'＝i'+1；
3.32如果i≤mg-1，转3.2，否则，转第四步；
第四步、依据数据分布原理，将各VPU中阵列存储器的结果归并组成结果矩阵C＝A×B的计算结果。具体方法如下：
4.1令矩阵C行变量u＝0；
4.2令矩阵C列变量v＝0；
4.3将块矩阵Cuv的计算结果传回至DSP全局存储器Global Memory；
4.4获取块矩阵Cuv的维度mc×nc，1≤mc≤m,1≤nc≤n；
4.5令行坐标变量ic＝0；
4.6令列坐标变量jc＝0；
4.7C(ic,jc)＝C(ic,jc)+Cuv(ic,jc)，C(ic,jc)表示矩阵C的元素，Cuv(ic,jc)表示块矩阵Cuv的元素；
4.8jc＝jc+1；
4.9如果jc＜nc；转4.7，否则，转4.10；
4.10ic＝ic+1；
4.11如果ic＜mc，转4.6，否则，转4.12；
4.12v＝v+1；
4.13如果v≤ng-1；转4.3，否则，转4.14；
4.14u＝u+1；
4.15如果u≤mg-1，转4.2，否则，归并完毕，转第五步；
第五步、结束。
采用本发明可以达到以下技术效果：
1.本发明第三步由每个VPU同时并行执行数据迁移和数据计算操作，提高了通用多核DSP结构的矩阵乘运算速度；
2.本发明第二步依据VPU的拓扑结构划分矩阵数据，提升了通用多核DSP***的计算资源利用率。
附图说明
图1为通用多核DSP体系结构；
图2为本发明面向通用多核DSP的矩阵乘加速方法总体流程图。
具体实施方式
图1为通用多核DSP体系结构；
在图1中，每个单核DSP由SPU和VPU构成，SPU由L1I(Level 1Instruction)Cache、L1D(Level 1Data)Cache、SPE(Special Processing Unit)、标量寄存器和流控制器组成，L1I用于指令缓存；L1D用于数据缓存；SPE用于一些指令流的控制、对向量单元的配置以及主要的通信任务；VPU包括AM(Array Memory)、向量寄存器和多个可并发执行的VPE(Virtual Processing Unit)，AM主要用于数组缓存，多个VPE组成的向量SIMD单元主要用于数值运算加速。
图2为本发明面向通用多核DSP的矩阵乘加速方法总体流程图
本发明的步骤如下：
第一步、DSP配置与初始化。
第二步、对矩阵A和矩阵B进行划分，依据VPU的拓扑结构mg×ng将原矩阵乘运算转换为分块矩阵乘运算。
第三步、每个VPU同时并行执行数据迁移操作。
第四步、依据数据分布原理，将各VPU中AM的结果归并组成结果矩阵。
第五步、结束。
Claims (3)
1.一种面向通用多核DSP的矩阵乘加速方法，其特征在于包括以下步骤：
第一步、DSP配置与初始化：
1.1定义矩阵A的维度为M×K，矩阵B的维度为K×N，A和B相乘的结果矩阵C的维度为M×N，M,K,N均为正整数；A的元素为apq，0≤p≤M-1,0≤q≤K-1，B的元素为bst，0≤s≤K-1,0≤t≤N-1；
1.2查询体系结构手册获取DSP中DSP计算核，即虚拟处理单元VPU的拓扑结构mg×ng，即DSP中有mg×ng个VPU，物理分布为mg行×ng列，依次编号为(0,0),(0,1),…(0,ng-1)，(1,0),(1,1),…(1,ng-1)，……(mg-1,0),(mg-1,1),…(mg-1,ng-1)；
1.3查询体系结构手册获取每个VPU拥有的浮点乘累加功能部件VPE的数目me；
1.4利用***软件提供的初始化函数完成DSP初始化；
第二步、对矩阵A和矩阵B进行划分，依据VPU的拓扑结构mg×ng将原矩阵乘运算转换为分块矩阵乘运算；
第三步、每个VPU同时并行执行如下数据迁移操作：
3.1令A块矩阵行变量i'＝0；
3.2令A块矩阵列变量j'＝0；
3.3核(i',j')从DSP存储空间读A块矩阵Ai'j'到存储器AM，Ai'j'占用的存储空间记为
3.4令B块矩阵列变量k”＝0；
3.5核(j',k”)从DSP存储空间读B块矩阵Bj'k”到标量数据缓冲区L1D；
3.6每个VPU并行执行如下向量乘法操作：
3.7获取A块矩阵Ai'j'的维度m'0×k0，1≤m'0≤m,1≤k0≤k；
3.8令列长度变量j”＝0；
3.9初始化向量循环变量v＝0；
3.10定义向量循环次数 表示下取整；
3.11初始化广播变量r＝0；
3.12从A块矩阵Ai'j'的第j”列的第v*me个元素开始连续读取me个元素，组成me维的向量
3.13取矩阵Bj'k”第j”行中的第r个元素广播成一个me维的向量
3.14向量Va与Vb对应元素相乘，得到矩阵C第j”列连续me个元素的部分乘积，具体相乘规则如下：
3.15将3.14得到的矩阵C第j”列连续me个元素的部分乘积传回至AM，这me个元素占据的存储空间记为
3.16如果j”＞0，转3.17，否则，转3.18；
3.17将3.15传回的第j”列连续me个元素的部分乘积与AM中存储的j”-1列连续me个元素的部分乘积对应相加，具体相加方法如下：
3.17.1令i3＝vme+0；
3.17.2Ci'k”(i3,j”)＝Ci'k”(i3,j”)+Ci'k”(i3,j”-1)，Ci'k”(i3,j”)表示结果矩阵的块矩阵Ci'k”的元素；
3.17.3i3＝i3+1；
3.17.4如果i3≤vme+(me-1)，转3.17.2，否则，转3.17.5；
3.17.5将3.17.2累加结果传回至阵列存储器，占用的存储空间记为
3.18广播变量r＝r+1；
3.19如果r＜k0，转3.12，否则，转3.20；
3.20向量循环变量v＝v+1；
3.21如果v＜Vz，转3.11，否则，转3.22；
3.22定义向量循环余数vr＝m0-v*me；
3.23从A块矩阵Ai'j'的第j”列的第v*me个元素开始连续读取vr个元素构成一个me维的向量的前vr个分量，后面me-vr个分量以0补充，组成向量
3.24如果v＝Vz，转3.13，否则，转3.25；
3.25j”＝j”+1；
3.26如果j”＜n0；转3.9，否则，转3.27；
3.27k”＝k”+1；
3.28如果k”≤ng-1，转3.5，否则，转3.29；
3.29j'＝j'+1；
3.30如果j'≤ng-1，转3.3，否则，转3.31；
3.31i'＝i'+1；
3.32如果i≤mg-1，转3.2，否则，转第四步；
第四步、依据数据分布原理，将各VPU中阵列存储器的结果归并组成结果矩阵C＝A×B的计算结果；
第五步、结束。
2.如权利要求1所述的面向通用多核DSP的矩阵乘加速方法，其特征在于对矩阵A和矩阵B进行划分的方法是：
2.1将M*K的矩阵A采用矩阵划分方法划分为mg×ng个A块矩阵，A块矩阵表示为Aij，0≤i≤mg-1,0≤j≤ng-1，每个块矩阵的维度为m×k，其中1≤m≤M,1≤k≤K，mg*m+mod(M,mg)＝M，其中，mod(M,mg)表示对M用mg求余，ng*k+mod(K,ng)＝K，其中，mod(K,ng)表示对K用ng求余；边缘A块矩阵的维度需要特殊处理；具体的矩阵划分方法如下：
2.1.1令A块矩阵行变量i＝0；
2.1.2令A块矩阵列变量j＝0；
2.1.3令A行坐标变量s＝0；
2.1.4令A列坐标变量e＝0；
2.1.5令A块矩阵元素行变量m'＝0；
2.1.6令A块矩阵元素列变量n'＝0；
2.1.7s＝m*i+m'；
2.1.8e＝n*j+n'；
2.1.9如果s≤M-1，转2.1.10，否则，矩阵A划分完毕，转2.2；
2.1.10如果e≤K-1，转2.1.11，否则，矩阵A划分完毕，转2.2；
2.1.11选取矩阵A的元素ase组成A块矩阵Aij的元素a'm'n'；
2.1.12n'＝n'+1；
2.1.13如果n'≤k-1，转2.1.7，否则，转2.1.14；
2.1.14m'＝m'+1；
2.1.15如果m'≤m-1，转2.1.6，否则，转2.1.16；
2.1.16j＝j+1；
2.1.17如果j≤ng-1，转2.1.3，否则，转2.1.18；
2.1.18i＝i+1；
2.1.19如果i≤mg-1，转2.1.2，否则，矩阵A划分完毕，转2.2；
2.2将K*N的矩阵B采用矩阵划分方法划分为mg×ng个B块矩阵，B块矩阵表示为Bpq，0≤p≤mg-1,0≤q≤ng-1，每个B块矩阵的维度为k×n，其中1≤k≤K,1≤n≤N，mg*k+mod(K,mg)＝K，其中，mod(K,mg)表示求对K用mg求余，ng*n+mod(K,ng)＝N，其中，mod(K,ng)表示对K用ng求余；边缘B块矩阵的维度需要特殊处理，具体的矩阵划分方法如下：
2.2.1令B块矩阵行变量p＝0；
2.2.2令B块矩阵列变量q＝0；
2.2.3令B行坐标变量s'＝0；
2.2.4令B列坐标变量e'＝0；
2.2.5令B块矩阵元素行变量k'＝0；
2.2.6令B块矩阵元素列变量n”＝0；
2.2.7s'＝k*p+k'；
2.2.8e'＝n*q+n”；
2.2.9如果s'≤K-1，转2.2.10，否则，矩阵B划分完毕，转2.3；
2.2.10如果e'≤N-1，转2.2.11，否则，矩阵B划分完毕，转2.3；
2.2.11选取矩阵B的元素bs'e'组成块矩阵Bpq的元素b'k'n”；
2.2.12n”＝n”+1；
2.2.13如果n”≤n-1，转2.2.7，否则，转2.2.14；
2.2.14k'＝k'+1；
2.2.15如果k'≤k-1，转2.2.6，否则，转2.2.16；
2.2.16q＝q+1；
2.2.17如果j2≤ng-1，转2.2.3，否则，转2.2.18；
2.2.18p＝p+1；
2.2.19如果i2≤mg-1，转2.2.2，否则，矩阵B划分完毕，转2.3；
2.3初始化结果矩阵C＝0，即令C中所有元素都为0，即元素C(m0,n0)＝0，1≤m0≤M,1≤n0≤N。
3.如权利要求1所述的面向通用多核DSP的矩阵乘加速方法，其特征在于第四步将各VPU中阵列存储器的结果归并组成结果矩阵C＝A×B的计算结果的具体方法如下：
4.1.令矩阵C行变量u＝0；
4.2.令矩阵C列变量v＝0；
4.3.将块矩阵Cuv的计算结果传回至DSP全局存储器Global Memory；
4.4.获取块矩阵Cuv的维度mc×nc，1≤mc≤m,1≤nc≤n；
4.5.令行坐标变量ic＝0；
4.6.令列坐标变量jc＝0；
4.7.C(ic,jc)＝C(ic,jc)+Cuv(ic,jc)，C(ic,jc)表示矩阵C的元素，Cuv(ic,jc)表示块矩阵Cuv的元素；
4.8.jc＝jc+1；
4.9.如果jc＜nc；转4.7，否则，转4.10；
4.10.ic＝ic+1；
4.11.如果ic＜mc，转4.6，否则，转4.12；
4.12.v＝v+1；
4.13.如果v≤ng-1；转4.3，否则，转4.14；
4.14.u＝u+1；
4.15.如果u≤mg-1，转4.2，否则，归并完毕。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410541958.1A CN104346318B (zh) | 2014-10-15 | 2014-10-15 | 面向通用多核dsp的矩阵乘加速方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410541958.1A CN104346318B (zh) | 2014-10-15 | 2014-10-15 | 面向通用多核dsp的矩阵乘加速方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104346318A CN104346318A (zh) | 2015-02-11 |
| CN104346318B true CN104346318B (zh) | 2017-03-15 |
Family
ID=52501954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410541958.1A Active CN104346318B (zh) | 2014-10-15 | 2014-10-15 | 面向通用多核dsp的矩阵乘加速方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104346318B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106126481B (zh) * | 2016-06-29 | 2019-04-12 | 华为技术有限公司 | 一种计算***和电子设备 |
| EP3654210A1 (en) * | 2017-08-31 | 2020-05-20 | Cambricon Technologies Corporation Limited | Chip device and related products |
| CN111859273A (zh) | 2017-12-29 | 2020-10-30 | 华为技术有限公司 | 矩阵乘法器 |
| CN110770697A (zh) * | 2018-09-25 | 2020-02-07 | 深圳市大疆创新科技有限公司 | 数据处理装置和方法 |
| CN109871512B (zh) * | 2019-01-27 | 2020-05-22 | 中国人民解放军国防科技大学 | 面向异构融合体系结构的矩阵乘加速方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102799416A (zh) * | 2012-07-16 | 2012-11-28 | 中国人民解放军国防科学技术大学 | 面向gpu的细粒度并行应用映射方法 |
| CN103440229A (zh) * | 2013-08-12 | 2013-12-11 | 浪潮电子信息产业股份有限公司 | 一种基于mic架构处理器的向量化优化方法 |
-
2014
- 2014-10-15 CN CN201410541958.1A patent/CN104346318B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102799416A (zh) * | 2012-07-16 | 2012-11-28 | 中国人民解放军国防科学技术大学 | 面向gpu的细粒度并行应用映射方法 |
| CN103440229A (zh) * | 2013-08-12 | 2013-12-11 | 浪潮电子信息产业股份有限公司 | 一种基于mic架构处理器的向量化优化方法 |
Non-Patent Citations (3)
| Title |
|---|
| Matrix Multiplication based on Scalable Macro-Pipelined FPGA Accelerator Architecture;Jiang Jiang，et al.;《2009 International Conference on Reconfigurable Computing and FPGAs》;20091231;第48-53页 * |
| 一种基于 MapReduce 并行框架的大规模矩阵乘法运算的实现;张骏，等.;《计算机应用与软件》;20120630;第29卷(第6期);第267-270页 * |
| 分块循环矩阵的讨论;翟莹，等.;《北京教育学院学报（自然科学版）》;20070831;第2卷(第4期);第1-4页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104346318A (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104346318B (zh) | 面向通用多核dsp的矩阵乘加速方法 | |
| KR102443546B1 (ko) | 행렬 곱셈기 | |
| CN108241890B (zh) | 一种可重构神经网络加速方法及架构 | |
| CN108805266B (zh) | 一种可重构cnn高并发卷积加速器 | |
| US8595280B2 (en) | Apparatus and method for performing multiply-accumulate operations | |
| CN101986264B (zh) | 用于simd向量微处理器的多功能浮点乘加运算装置 | |
| CN108170639B (zh) | 基于分布式环境的张量cp分解实现方法 | |
| CN104317768B (zh) | 面向cpu+dsp异构***的矩阵乘加速方法 | |
| CN105335331B (zh) | 一种基于大规模粗粒度可重构处理器的sha256实现方法及*** | |
| KR20200128356A (ko) | 혼합-정밀도 앤피유 타일 | |
| CN103049241A (zh) | 一种提高cpu+gpu异构装置计算性能的方法 | |
| CN103970720A (zh) | 基于大规模粗粒度嵌入式可重构***及其处理方法 | |
| CN105045670A (zh) | 中央处理器和图形处理器负载均衡的方法和*** | |
| CN116710912A (zh) | 一种矩阵乘法器及矩阵乘法器的控制方法 | |
| CN104156271B (zh) | 一种协同计算集群负载均衡的方法及*** | |
| KR101696987B1 (ko) | Fft/dft의 역순 배열 시스템과 방법 및 그 연산 시스템 | |
| CN111079078A (zh) | 面向结构网格稀疏矩阵的下三角方程并行求解方法 | |
| US10013393B2 (en) | Parallel computer system, parallel computing method, and program storage medium | |
| KR20210084220A (ko) | 부분 판독/기입을 갖는 재구성 가능한 시스톨릭 어레이를 위한 시스템 및 방법 | |
| CN102012802A (zh) | 面向向量处理器数据交换的方法及装置 | |
| CN116774968A (zh) | 具有一组线程束的高效矩阵乘法和加法 | |
| CN109871512B (zh) | 面向异构融合体系结构的矩阵乘加速方法 | |
| CN111079904B (zh) | 深度可分离卷积的加速方法和存储介质 | |
| CN110780842A (zh) | 基于神威架构的船舶三维声弹性模拟计算的并行优化方法 | |
| CN113391919A (zh) | 一种基于二维胖树网络的计算结点分配方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |