CN104333256B - 基于fpga的全数字自然采样spwm控制方法及*** - Google Patents
基于fpga的全数字自然采样spwm控制方法及*** Download PDFInfo
- Publication number
- CN104333256B CN104333256B CN201410605794.4A CN201410605794A CN104333256B CN 104333256 B CN104333256 B CN 104333256B CN 201410605794 A CN201410605794 A CN 201410605794A CN 104333256 B CN104333256 B CN 104333256B
- Authority
- CN
- China
- Prior art keywords
- wave
- sinusoidal modulation
- modulation wave
- triangular
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
- H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
本发明提出一种基于FPGA的全数字自然采样SPWM控制方法及***,具体控制方法包括以下步骤:生成同步信号;对正弦调制波进行地址累加,得到当前区域正弦调制波的正弦函数值;根据正弦调制波的正弦函数值以及三角载波斜率状态,确定当前开关状态所属的区域,不同区域的正弦调制波和三角载波斜率不同;以FPGA的时钟信号为基准,对正弦波与三角波进行快速的采样和数值大小比较,并利用计数器对时钟信号进行计数;当正弦调制波与三角波大小关系发生改变时停止比较,并记录时钟信号个数,根据时钟信号的个数,确定各个器件的开通关断时间理想值;对该开通关断时间理想值进行调整,得到实际开通和关断时间,以实现对称死区。
Description
技术领域
本发明属于电力电子技术领域,具体涉及基于现场可编程门阵列(FiledProgrammable Gate Array,FPGA)技术的全数字化三电平自然采样正弦脉宽调制(Sinepulse width modulation,SPWM)控制算法。
背景技术
近年来,大功率电力电子设备在电力***、新能源领域、企业生产行业均得到了广泛应用,为了提高***输出容量和电压等级,多电平逆变电路应用越来越深入,其中三电平逆变电路已得到了较成熟的应用,目前在三电平SPWM控制算法方面,PWM输出端口多达12个,由于单个处理器的PWM输出端口数量有限,采用处理器单独实现已不能满足***实际应用要求。利用FPGA实现的主要方法有如下三种形式,其特点与不足包括:
(1)离线计算好三电平SPWM对应的各个开关的时间,并储存在FPGA内部,之后利用FPGA内部的计数器进行计数,达到设定的时间后,根据规则控制各个功率器件的开通与关断。该方法对于频率、幅值、相位快速变化的***而言控制灵活性不够,输出波形的质量也随之受到限制。
(2)利用微处理器与FPGA共同完成SPWM输出,正弦波调制波信号由微处理器离散化后,通过总线传递给FPGA。三角载波信号在FPGA中产生。正弦调制波与三角载波在FPGA内完成比较运算,得到开关时间。该方法存在的问题之一是传输的数据量大,且对速度要求高。增加了微处理器的负担,另外一点是受到外部干扰,或者程序运行异常会导致微处理器复位,这时脉宽输出信号将中断,导致***运行稳定性下降。
(3)单独采用FPGA独立实现正弦调制波与三角波的生成。目前国内外文献大多采用对称规则采样或者不对称规则采样方法。而在大功率场合,由于开关次数低,两种规则采样的输出波形性质量,在不对称度以及谐波含量方面性能指标均低于自然采样的输出波形质量。
发明内容
本发明的目的在于,提供一种三电平自然采样SPWM控制算法,利用FPGA技术实现控制算法的全数字化,可提高输出控制信号精确度以及输出波形性能。
为实现本发明的目的,本发明所采用的技术方案是:
提供一种基于FPGA的全数字化电平自然采样SPWM控制方法,各开关器件的开通关断时间均满足自然采样的规则,具体控制方法包括以下步骤:
生成同步信号;
在同步信号到来之后,获取当前区域正弦调制波的正弦函数值;
根据正弦调制波的正弦函数值以及三角载波斜率状态,确定当前开关状态所属的区域,不同区域的正弦调制波和三角载波斜率不同;
以FPGA的时钟信号为基准,对正弦波与三角波进行快速的采样和数值大小比较,并利用计数器对时钟信号进行计数;
当正弦调制波与三角波大小关系发生改变时停止比较,并记录时钟信号个数,根据时钟信号的个数,确定各个器件的开通关断时间理想值;
对该开通关断时间理想值进行调整,得到实际开通和关断时间,以实现对称死区。
本发明所述的方法中,正弦调制波通过查找表的方式获取,具体为根据***所需精度,预先对正弦调制波进行离散化取值与放大,将各点的角度地址与其对应的正弦函数值以表格形式预先存储在FPGA内部的ROM单元中。
本发明所述的方法中,三角载波利用FPGA内部的计数器生成,计数器数值在三角载波底点时为0,之后累加计数,在三角载波顶点达到最大值,三角载波频率为开关频率的2倍。
本发明所述的方法中,同步信号在三角载波上升到顶点和下降到底点时产生,同步信号时间周期为三角波载波周期的1/2。
本发明所述的方法中,SPWM的死区时间和最小脉宽大小由主电路功率器件性能参数决定。
本发明所述的方法中,在对正弦调制波进行地址累加和取值时,当累加地址对应的正弦波角度大于360°时,将其减去360°;在对应的地址中取出的数值,为当前角度下的正弦函数瞬时值。
本发明还提供了一种基于FPGA的全数字化电平自然采样SPWM控制***,***中各开关器件的开通关断时间均满足自然采样的规则,该***包括:
同步信号生成模块,用于生成同步信号;
正弦调制波发生模块,在同步信号到来之后,获取当前区域正弦调制波的正弦函数值;
三角载波生成模块,用于生成三角载波;
开关状态区域确定模块,用于根据正弦调制波的正弦函数值以及三角波斜率状态,确定当前开关状态所属的区域,不同区域的正弦调制波和三角波斜率不同;
计数模块,用于以FPGA的时钟信号为基准,对正弦波与三角波进行快速的采样和数值大小比较,并利用计数器对时钟信号进行计数;
开通关断时间理想值确定模块,用于当正弦调制波与三角波大小关系发生改变时停止比较,并记录时钟信号个数,根据时钟信号的个数,确定各个器件的开通关断时间理想值;
开通关断时间调整模块,用于对该开通关断时间理想值进行调整,得到实际开通和关断时间,以实现对称死区。
本发明所述的***中,所述正弦调制波发生模块通过查找表的方式获取正弦调制波,具体通过查找表的方式获取,根据***所需精度,预先对正弦调制波进行离散化取值与放大,将各点的角度地址与其对应的正弦函数值以表格形式预先存储在FPGA内部的ROM单元中,当获取正弦调制波时,对正弦调制波进行地址累加,并从对应地址中读取当前区域正弦调制波的正弦函数值。
本发明所述的***中,所述三角载波生成模块为FPGA内部的计数器,计数器数值在三角载波底点时为0,之后累加计数,在三角载波顶点达到最大值,三角载波频率为开关频率的2倍。
本发明所述的***中,所述同步信号生成模块用于在三角载波上升到顶点和下降到底点时产生同步信号,同步信号时间周期为三角波载波周期的1/2。
本发明产生的有益效果是:相比模拟电路而言,本发明的自然采样SPWM控制算法中三角载波、正弦调制波、死区时间设置均在FPGA中进行数字化实现。数字化后,使得开关控制时间达到最佳的自然采样理论值,并且能够提前计算得到未来半个载波周期内的开通关断时间,也可实现双边对称死区功能。***输出频率、相位、幅值在半个开关周期内即可完成同步调整,***响应速度更快、输出谐波含量更小,能够满足高压大功率场合的需要。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1是基于FPGA的全数字化SPWM控制算法框图;
图2是三电平逆变器拓扑结构图;
图3是三电平单相自然采样SPWM原理图;
图4是同步信号发生的数字化实现方法图;
图5是正弦调制波发生的数字化实现方法
图6是开关时间自然采样的数字化实现方法
图7(a)和图7(b)是三电平自然采样SPWM的数字化开关规则与开关时间计算原理图,其中图7(a)为0≤正弦波≤1状态时的原理图,图7(b)为-1≤正弦波<0状态时的原理图。
图8(a)和图8(b)是基于FPGA的全数字化SPWM控制的实测波形,其中,图8(a)为数字化后A桥臂4个开关器件的PWM信号,图8(b)为数字化后,A相桥臂SA1,SA3开关器件的脉宽输出波形放大图,可以看到死区设置。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
以三电平为例,本发明根据三电平自然采样SPWM的基本原理,结合FPGA技术,按照规律完成三电平逆变器各个开关器件的开关时间计算以及开通关断状态判断和输出,数字化控制算法框图如图1所示。
本发明实施例的基于FPGA的全数字化三电平自然采样SPWM控制算法,数字化功能框图如图1所示,数字化构成包括:控制参数计算、同步信号发生、正弦波调制波发生、三角载波发生、死区时间与最小脉宽设置、开关时间计算、三电平脉宽控制信号输出模块。相关算法包括以下步骤:
在本发明所述的基于FPGA的全数字化三电平自然采样SPWM控制算法中,控制参数包括:开关周期(TSNYC)、调制波步长(UM_STEP)、调制波相位(UM_PA)、幅值调制比(PWM_M)以及死区时间(TD)。
在本发明所述基于FPGA的全数字化三电平自然采样SPWM控制方法中,其基本原理是通过正弦调制波与2个平移三角载波进行比较,根据自然采样原理及其比较结果,按照规律完成三电平逆变器各个开关器件的开通关断控制,其中三电平主电路结构如图2所示,自然SPWM控制原理如图3所示。
在本发明所述的基于FPGA的全数字化三电平自然采样SPWM控制算法中,在三角波上升到顶点和下降到底点时产生同步信号,同步信号时间周期为三角波载波周期的1/2,计算公式如下:
式中fCLK为FPGA的时钟频率,fPWM为三电平主电路中功率器件的开关频率。正弦波查表,三角波斜率判断,以及开关状态所属区域确定,均在同步信号发生时进行判断。
同步信号发生的数字化实现方法如图4所示。
在本发明所述的基于FPGA的全数字化三电平自然采样SPWM控制算法中,所述正弦调制波发生模块采用数值查表方法实现,将正弦函数每取一个点进行保存,正弦函数取值的角度间隔由SPWM控制精度决定,(一般取0.01°~0.05°,函数值扩大2的12次方,也可根据实际情况和精度要求对取值点和扩大倍数进行调整)相角根据控制需要决定,查表步长UM_STEP,相位UM_PA,按照如下公式计算得到:
式中f为调制波频率,θ为正弦调制波相位值,每次同步信号到来后,对正弦调制波地址进行累加得到SADD,并从对应地址读取正弦调制波数值。当正弦波角度大于360°时,将其减去360°,如此循环。计算公式如下:
SADD=SADD+UM_STEP+UM_PA,若SADD<360° (4)
SADD=SADD-360°,若SADD≥360° (5)
在对应的地址中取出的数值,为当前角度下的正弦函数瞬时值,将该值乘以PMW_M后,即得到SPWM算法所需的正弦调制波数值。
PWM_M=m (6)
式中,m为逆变器幅值调制比。
正弦调制波发生的数字化实现方法如图5所示。
在本发明所述的基于FPGA的全数字化三电平自然采样SPWM控制算法中,同步信号到来后,取值得到正弦调制波数值,之后以FPGA的时钟信号TCLK为基准,对正弦波与三角波进行快速的采样和数值大小比较,并利用计数器对时钟信号进行计数,当正弦调制波与三角波大小关系发生改变时停止比较,并记录时钟信号个数,根据时钟信号的个数,可确定各个器件的开通关断时间。
开关时间自然采样的数字化实现方法如图6所示。
在本发明所述的基于FPGA的全数字化三电平SPWM控制方法中,死区时间和最小脉宽,在数字化***设定相应的寄存器即可,计算公式如下:
TD为死区时间所对应的时钟周期个数,TM为最小脉宽时间所对应的时钟周期个数,死区时间和最小脉宽大小由三电平主电路功率器件性能参数决定。
在本发明所述的基于FPGA的全数字化三电平SPWM控制方法中,以A相为例,SA1,SA2,SA3,SA4分别为图2中所示三电平逆变器A相桥臂的4个开关器件,分4个区域T1,T2,T3,T4进行说明,如图7(a)和7(b)所示。
I、T1区域:正弦调制波大于等于0,三角载波斜率小于0。
如图7(a)T1区域所示,开关控制信号SA2始终保持开通,SA4始终保持关断。根据本专利之前的自然采样算法计算得到SA1与SA3的关断时间理想值T1_S,为实现对称死区,还需根据以下公式进行调整计算:
SA1_OFF=T1_S+TD/2 (9)
SA1_ON=TSYNC-SA1_OFF (10)
SA3_ON=T1_S-TD/2 (11)
SA3_OFF=TSYNC-SA3_ON (12)
式中,SA1_ON,SA1_OFF,SA3_ON,SA3_OFF分别为SA1和SA3器件的实际开通和关断时间。
II、T2区域:正弦调制波大于等于0,三角载波斜率大于0。
如图7(a)T2区域所示,开关控制信号SA2始终保持开通,SA4始终保持关断。根据本专利之前的自然采样算法计算得到SA1与SA3的关断时间理想值T2_S,为实现对称死区,还需根据以下公式进行调整计算:
SA1_ON=T2_S-TD/2 (13)
SA1_OFF=TSYNC-SA1_ON (14)
SA3_OFF=T2_S+TD/2 (15)
SA3_ON=TSYNC-SA3_OFF (16)
式中,SA1_ON,SA1_OFF,SA3_ON,SA3_OFF分别为SA1和SA3器件的实际开通和关断时间。
III、T3区域:正弦调制波小于0,三角载波斜率大于0。
如图7(b)T3区域所示,开关控制信号SA3始终保持开通,SA1始终保持关断。根据本专利之前的自然采样算法计算得到SA2与SA4的关断时间理想值T3_S,为实现对称死区,还需根据以下公式进行调整计算:
SA2_ON=T3_S-TD/2 (17)
SA2_OFF=TSYNC-SA2_ON (18)
SA4_OFF=T2_S+TD/2 (19)
SA4_ON=TSYNC-SA4_OFF (20)
式中,SA2_ON,SA2_OFF,SA4_ON,SA4_OFF分别为SA2和SA4器件的实际开通和关断时间。
IV、T4区域:正弦调制波小于0,三角载波斜率小于0。
如图7(b)T4区域所示,开关控制信号SA3始终保持开通,SA1始终保持关断。根据本专利之前的自然采样算法计算得到SA2与SA4的关断时间理想值T4_S,为实现对称死区,还需根据以下公式进行调整计算:
SA4_ON=T4_S-TD/2 (21)
SA4_OFF=TSYNC-SA4_ON (22)
SA2_OFF=T4_S+TD/2 (23)
SA2_ON=TSYNC-SA2_OFF (24)
式中,SA4_ON,SA4_OFF,SA2_ON,SA2_OFF分别为SA2和SA4器件的实际开通和关断时间。
在本发明所述的基于FPGA的全数字化三电平自然采样SPWM控制算法中,得到实际开关时间后,各器件将根据图2所示的三电平脉宽调制规则进行开通与关断控制。B,C两相的数字化处理过程与A相一致。
下面通过实施例对本发明进一步详细说明,但以下实施范例仅是说明性的,本发明并不受这些实施例的限制,它可以适用于各种不同的具有逻辑功能的芯片。实施例采用赛灵思(Xilinx)半导体公司的Spartan6系列FPGA芯片实现。以A相为例进行说,B,C两相类似。
具体实施方案如下:
第1步FPGA中的控制寄存器设定与接收,根据三电平脉宽调制的原理确定SPWM的核心控制参数,其中包括开关周期(TSNYC)、调制波步长(UM_STEP)、调制波初相角(UM_PA)、幅值调制比(PWM_M)、以及死区时间(TD),并根据控制对象实际情况确定各参数寄存器的位数。
第2步同步信号发生,根据三电平自然采样SPWM基本原理,在三角载波的顶点和底点产生同步信号,用作数字化SPWM中的同步,由于三角波的频率与三电平逆变器中开关器件的频率相等,因此三角波的1/2周期可通过开关周期寄存器计算得到,计算公式如下:
式中fCLK为FPGA的时钟频率,fPWM为功率器件的开关频率。由式(1)可以确定,当时钟周期为50MHz,开关频率为1000Hz是,TSYNC寄存器数值为0X61A8(十六进制表达)。该部分数字化实现方法如图4所示。
第3步正弦调制波发生,对于FPGA电路而言,如果采用泰勒级数展开实现正弦函数发生,计算过程涉及到多个乘法计算以及函数收敛性判断,对于FPGA电路而言硬件开销太大,因此,本发明利用FPGA内部丰富的存储空间,直接采用数值查表的方法实现正弦波发生。具体实现方法是,对正弦函数每(0.03°)取一个点,对正弦波取值扩大2的12次方倍后保存在FPGA内部的存储器ROM块中。查表步长UM_STEP与初相角UM_PA根据正弦波输出频率和相位按照如下公式计算得到:
式中f为调制波频率,θ为正弦调制波相位值,2πf×TSYNC为半个三角载波跨越的调制波角度,是正弦函数取值的角度间隔(取值0.03°),公式(2)计算结果即是不同输出频率下每次递增的地址。每次同步信号到来后,递增地址累加,得到正弦函调制波在该区域内容的起始地址SADD,当正弦波角度大于360°时,将其减去360°,如此循环。计算公式如下:
SADD=SADD+UM_STEP+UM_PA,若SADD<360° (4)
SADD=SADD-360°,若SADD≥360° (5)
在对应的地址中取出的数值,为当前角度下的正弦函数值,将该值乘以PMW_M后,即得到SPWM算法所需的正弦调制波。
PWM_M=m (6)
式中,m为逆变器幅值调制比。
该部分数字化实现方法如图5所示。
第4步死区时间,该参数以定值形式保存在FPGA电路中,计算公式如下:
上式中,TD为开关器件死区时间所对应的时钟周期个数,TM为开关器件最小脉宽时间所对应的时钟周期个数。在大功率场合死区时间与最小脉宽时间一般较大,如果死区时间为25μs,最小脉宽为75μs,则TD寄存器数值为:0x4E2(十六进制),TM寄存器的数值为:0xEA6(十六进制)
第5步开关时间计算,获得1到4步中的各寄存器数值后,数字化三电平自然采样SPWM控制算法将围绕三电平开关器件的开通、关断时间计算以及开关状态确定展开,算法示意图如附图6所示,在同步信号到来之后,对正弦调制波地址进行累加,并从查找表中读取数值,该值为当前区域内正弦波的起始值。之后,以FPGA的时钟信号TCLK为基准,对正弦波与三角波进行快速的采样和数值大小比较,并利用计数器对时钟信号进行计数,根据时钟信号的个数,可确定各个器件的开通关断时间。
第6步开关区域确定以及对应器件开通关断控制。
根据之前得到的正弦调制波以及三角载波的数值,确定当期开关区域后,即可完成对应器件的开通关断控制。当开关区域属于图7(a)中所示T1区域时,开关控制信号SA2始终保持开通,SA4始终保持关断。根据本专利之前的自然采样算法计算得到SA1与SA3的关断时间理想值T1_S,为实现对称死区,还需根据以下公式进行调整计算:
SA1_OFF=T1_S+TD/2 (9)
SA1_ON=TSYNC-SA1_OFF (10)
SA3_ON=T1_S-TD/2 (11)
SA3_OFF=TSYNC-SA3_ON (12)
式中,SA1_ON,SA1_OFF,SA3_ON,SA3_OFF分别为SA1和SA3器件的实际开通和关断时间。
当正弦调制波处于图7中所示T2区域时,开关控制信号SA2始终保持开通,SA4始终保持关断。根据本专利之前的自然采样算法计算得到SA1与SA3的关断时间理想值T2_S,为实现对称死区,还需根据以下公式进行调整计算:
SA1_ON=T2_S-TD/2 (13)
SA1_OFF=TSYNC-SA1_ON (14)
SA3_OFF=T2_S+TD/2 (15)
SA3_ON=TSYNC-SA3_OFF (16)
式中,SA1_ON,SA1_OFF,SA3_ON,SA3_OFF分别为SA1和SA3器件的实际开通和关断时间。
当正弦调制波处于图7中所示T3区域时,开关控制信号SA3始终保持开通,SA1始终保持关断。根据本专利之前的自然采样算法计算得到SA2与SA4的关断时间理想值T3_S,为实现对称死区,还需根据以下公式进行调整计算:
SA2_ON=T3_S-TD/2 (17)
SA2_OFF=TSYNC-SA2_ON (18)
SA4_OFF=T2_S+TD/2 (19)
SA4_ON=TSYNC-SA4_OFF (20)
式中,SA2_ON,SA2_OFF,SA4_ON,SA4_OFF分别为SA2和SA4器件的实际开通和关断时间。
当正弦调制波处于图7中所示T4区域时,开关控制信号SA3始终保持开通,SA1始终保持关断。根据本专利之前的自然采样算法计算得到SA2与SA4的关断时间理想值T4_S,为实现对称死区,还需根据以下公式进行调整计算:
SA4_ON=T4_S-TD/2 (21)
SA4_OFF=TSYNC-SA4_ON (22)
SA2_OFF=T4_S+TD/2 (23)
SA2_ON=TSYNC-SA2_OFF (24)
式中,SA4_ON,SA4_OFF,SA2_ON,SA2_OFF分别为SA2和SA4器件的实际开通和关断时间。
第7步B,C相处理过程与A相相同,唯一的区别是需要将正弦调制波的初始相角设置成B相滞后A相120°,C相滞后B相120°。
相比模拟电路而言,本发明所述三电平自然采样SPWM控制算法中三角载波、正弦调制波、死区时间设置均在FPGA中进行数字化实现。数字化后,使得开关控制时间达到最佳的自然采样理论值,并且能够提前计算得到未来半个载波周期内的开通关断时间,也可实现双边对称死区功能。***输出频率、相位、幅值在半个开关周期内即可完成同步调整,***响应速度更快、输出谐波含量更小,能够满足高压大功率场合的需要。
本发明实施例的基于FPGA的全数字化电平自然采样SPWM控制***,***中各开关器件的开通关断时间均满足自然采样的规则其特征在于,该***包括:
同步信号生成模块,用于生成同步信号;
正弦调制波发生模块,在同步信号到来之后,对正弦调制波进行地址累加,并从对应地址读取正弦调制波数值取值,得到当前区域正弦调制波的正弦函数值;
三角载波生成模块,用于生成三角载波;
开关状态区域确定模块,用于根据正弦调制波的正弦函数值以及三角波斜率状态,确定当前开关状态所属的区域,不同区域的正弦调制波和三角波斜率不同;
计数模块,用于以FPGA的时钟信号为基准,对正弦波与三角波进行快速的采样和数值大小比较,并利用计数器对时钟信号进行计数;
开通关断时间理想值确定模块,用于当正弦调制波与三角波大小关系发生改变时停止比较,并记录时钟信号个数,根据时钟信号的个数,确定各个器件的开通关断时间理想值;
开通关断时间调整模块,用于对该开通关断时间理想值进行调整,得到实际开通和关断时间,以实现对称死区。
本发明的一个实施例中,所述正弦调制波发生模块通过查找表的方式获取正弦调制波,具体为根据***所需精度,预先对正弦调制波进行离散化取值与放大,将各点的角度地址与其对应的正弦函数值以表格形式预先存储在FPGA内部的ROM单元中。
本发明的一个实施例中,所述三角载波生成模块为FPGA内部的计数器,计数器数值在三角载波底点时为0,之后累加计数,在三角载波顶点达到最大值,三角载波频率为开关频率的2倍。
本发明的一个实施例中,所述同步信号生成模块用于在三角载波上升到顶点和下降到底点时产生同步信号,同步信号时间周期为三角波载波周期的1/2。
对于两电平逆变电路、五电平逆变电路,以及级联型逆变电路等各种实现直流到交流转换的变换电路,针对这些变换电路,可以先根据各个变换电路的SPWM工作原理,结合正弦调制波大小以及对应三角波斜率进行区域划分,之后在每个区域内部按照本发明的方法,求取本区域内对应器件的开通关断时间,最后按照本区域的控制规则对器件进行开通关断控制,从而实现各种变换电路的自然采样SPWM控制。
应当理解的是,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种基于FPGA的全数字化电平自然采样SPWM控制方法,其特征在于,各开关器件的开通关断时间均满足自然采样的规则,具体控制方法包括以下步骤:
生成同步信号;
在同步信号到来之后,获取当前区域正弦调制波的正弦函数值;
根据正弦调制波的正弦函数值以及三角载波斜率状态,确定当前开关状态所属的区域,不同区域的正弦调制波和三角载波斜率不同;
以FPGA的时钟信号为基准,对正弦波与三角波进行快速的采样和数值大小比较,并利用计数器对时钟信号进行计数;
当正弦调制波与三角波大小关系发生改变时停止比较,并记录时钟信号个数,根据时钟信号的个数,确定各个器件的开通关断时间理想值;
对该开通关断时间理想值进行调整,得到实际开通和关断时间,以实现对称死区;
对正弦函数每取一个点,对正弦波取值扩大2的12次方倍后保存在FPGA内部的存储器ROM块中;查表步长UM_STEP与初相角UM_PA根据正弦波输出频率和相位按照如下公式计算得到:
式中f为调制波频率,θ为正弦调制波相位值,2πf×TSYNC为半个三角载波跨越的调制波角度,是正弦函数取值的角度间隔,公式(2)计算结果即是不同输出频率下每次递增的地址;每次同步信号到来后,递增地址累加,得到正弦调制波在该区域内容的起始地址SADD,当正弦波角度大于360°时,将其减去360°,如此循环;计算公式如下:
SADD=SADD+UM_STEP+UM_PA,若SADD<360° (4)
SADD=SADD-360°,若SADD≥360° (5)
在对应的地址中取出的数值,为当前角度下的正弦函数值,将该值乘以PMW_M后,即得到SPWM算法所需的正弦调制波
PWM_M=m (6)
式中,m为逆变器幅值调制比。
2.根据权利要求1所述的方法,其特征在于,步骤“获取当前区域正弦调制波的正弦函数值”具体通过查找表的方式获取,根据***所需精度,预先对正弦调制波进行离散化取值与放大,将各点的角度地址与其对应的正弦函数值以表格形式预先存储在FPGA内部的ROM单元中,当获取正弦调制波时,对正弦调制波进行地址累加,并从对应地址中读取当前区域正弦调制波的正弦函数值。
3.根据权利要求1所述的方法,其特征在于,三角载波利用FPGA内部的计数器生成,计数器数值在三角载波底点时为0,之后累加计数,在三角载波顶点达到最大值,三角载波频率为开关频率的2倍。
4.根据权利要求1所述的方法,其特征在于,同步信号在三角载波上升到顶点和下降到底点时产生,同步信号时间周期为三角波载波周期的1/2。
5.根据权利要求1所述的方法,其特征在于,SPWM的死区时间和最小脉宽大小由主电路功率器件性能参数决定。
6.根据权利要求2所述的方法,其特征在于,在对正弦调制波进行地址累加和取值时,当累加地址对应的正弦波角度大于360°时,将其减去360°;在对应的地址中取出的数值,为当前角度下的正弦函数瞬时值。
7.一种基于FPGA的全数字化电平自然采样SPWM控制***,***中各开关器件的开通关断时间均满足自然采样的规则,其特征在于,该***包括:
同步信号生成模块,用于生成同步信号;
正弦调制波发生模块,在同步信号到来之后,获取当前区域正弦调制波的正弦函数值;
三角载波生成模块,用于生成三角载波;
开关状态区域确定模块,用于根据正弦调制波的正弦函数值以及三角波斜率状态,确定当前开关状态所属的区域,不同区域的正弦调制波和三角波斜率不同;
计数模块,用于以FPGA的时钟信号为基准,对正弦波与三角波进行快速的采样和数值大小比较,并利用计数器对时钟信号进行计数;
开通关断时间理想值确定模块,用于当正弦调制波与三角波大小关系发生改变时停止比较,并记录时钟信号个数,根据时钟信号的个数,确定各个器件的开通关断时间理想值;
开通关断时间调整模块,用于对该开通关断时间理想值进行调整,得到实际开通和关断时间,以实现对称死区。
8.根据权利要求7所述的***,其特征在于,所述正弦调制波发生模块通过查找表的方式获取正弦调制波,具体为根据***所需精度,预先对正弦调制波进行离散化取值与放大,将各点的角度地址与其对应的正弦函数值以表格形式预先存储在FPGA内部的ROM单元中。
9.根据权利要求7所述的***,其特征在于,所述三角载波生成模块为FPGA内部的计数器,计数器数值在三角载波底点时为0,之后累加计数,在三角载波顶点达到最大值,三角载波频率为开关频率的2倍。
10.根据权利要求7所述的***,其特征在于,所述同步信号生成模块用于在三角载波上升到顶点和下降到底点时产生同步信号,同步信号时间周期为三角波载波周期的1/2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410605794.4A CN104333256B (zh) | 2014-10-31 | 2014-10-31 | 基于fpga的全数字自然采样spwm控制方法及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410605794.4A CN104333256B (zh) | 2014-10-31 | 2014-10-31 | 基于fpga的全数字自然采样spwm控制方法及*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104333256A CN104333256A (zh) | 2015-02-04 |
CN104333256B true CN104333256B (zh) | 2017-07-18 |
Family
ID=52407927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410605794.4A Active CN104333256B (zh) | 2014-10-31 | 2014-10-31 | 基于fpga的全数字自然采样spwm控制方法及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104333256B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106787881A (zh) * | 2017-01-18 | 2017-05-31 | 钱利斌 | 一种i/o时刻表及制作方法及输出方法及应用其的设备 |
CN110138255B (zh) * | 2017-01-23 | 2020-07-03 | 深圳市金芯微电子有限公司 | 一种输入输出参数可调的逆变器控制方法 |
CN108649786B (zh) * | 2018-06-08 | 2020-07-28 | 哈尔滨工程大学 | 一种用于可编程逻辑器件产生含死区互补驱动脉冲的方法 |
CN108964640B (zh) * | 2018-07-17 | 2021-11-16 | 吉林省博安消防设备有限公司 | 变频三角载波发生器及基于载波周期调制技术的有源电力滤波器 |
CN110112938A (zh) * | 2019-03-08 | 2019-08-09 | 四川大学 | 一种单相级联h桥多电平变流器实时计算方法 |
CN113037148B (zh) * | 2019-12-24 | 2022-07-19 | 中车永济电机有限公司 | 变流器和牵引传动*** |
CN112803866B (zh) * | 2021-02-26 | 2023-02-28 | 依必安派特风机(上海)有限公司 | 电机正弦波驱动控制方法、***及电机 |
CN113037886B (zh) * | 2021-03-05 | 2022-02-08 | 腾讯科技(深圳)有限公司 | 网络设备的管理方法、装置、介质以及电子设备 |
CN113258909A (zh) * | 2021-05-25 | 2021-08-13 | 福州大学 | 基于采样值的平均值的正弦脉宽调制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102142784A (zh) * | 2011-03-31 | 2011-08-03 | 华中科技大学 | 一种全数字化五电平逆变器spwm控制方法 |
CN103207578A (zh) * | 2013-02-04 | 2013-07-17 | 广东工业大学 | 一种可编程交流电源数字平台及其控制方法 |
-
2014
- 2014-10-31 CN CN201410605794.4A patent/CN104333256B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102142784A (zh) * | 2011-03-31 | 2011-08-03 | 华中科技大学 | 一种全数字化五电平逆变器spwm控制方法 |
CN103207578A (zh) * | 2013-02-04 | 2013-07-17 | 广东工业大学 | 一种可编程交流电源数字平台及其控制方法 |
Non-Patent Citations (1)
Title |
---|
高压大功率三电平逆变器的SPWM数字化技术研究;刘健等;《中国电机工程学报》;20080925;第28卷(第27期);35-41 * |
Also Published As
Publication number | Publication date |
---|---|
CN104333256A (zh) | 2015-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104333256B (zh) | 基于fpga的全数字自然采样spwm控制方法及*** | |
CN102142784B (zh) | 一种全数字化五电平逆变器spwm控制方法 | |
CN103957005B (zh) | 时间数字转换器、全数字锁相环电路及方法 | |
CN101741101B (zh) | 实现并网逆变器单位功率因数进网电流和内在反孤岛方法 | |
CN105159374A (zh) | 面向超宽电压的在线监测单元及监测窗口自适应调节*** | |
CN105978539B (zh) | 一种结构精简的快速时钟拉伸电路 | |
CN109378989A (zh) | 一种单相级联孤岛型逆变***的小信号建模及稳定性分析方法 | |
CN104076863B (zh) | 一种时钟切换装置 | |
CN104298107B (zh) | 一种产生spwm波的组合式局部倍频采样算法 | |
CN108599604A (zh) | 一种单相七电平逆变电器及其pwm信号调制方法 | |
CN104579320A (zh) | 时钟延迟方法、装置、延迟锁相环及数字时钟管理单元 | |
CN103427798A (zh) | 一种多相位时钟产生电路 | |
Kanchan et al. | Synchronised carrier-based SVPWM signal generation scheme for the entire modulation range extending up to six-step mode using the sampled amplitudes of reference phase voltages | |
CN104201938A (zh) | 一种基于cpld的变频器软启动方法 | |
Zhang et al. | Research and implementation of natural sampling SPWM digital method for three-level inverter of photovoltaic power generation system based on FPGA | |
CN109995223A (zh) | 占空比补偿及抑制占空比丢失的控制电路及工作方法 | |
Aboadla et al. | A novel optimization harmonic elimination technique for cascaded multilevel inverter | |
CN107404250B (zh) | 一种脉宽调制的无差拍并网控制方法 | |
Huang et al. | A multiswitch open-circuit fault diagnosis of microgrid inverter based on slidable triangularization processing | |
CN100466445C (zh) | Pwm三电平逆变器触发信号的译码电路 | |
CN205336145U (zh) | 一种半桥级联型多电平逆变器 | |
CN107069724A (zh) | H桥级联型svg并联谐波环流抑制方法 | |
CN107453589A (zh) | 基于fpga的变流器闭环控制器 | |
CN204517790U (zh) | 一种改进型全数字逐次逼近寄存器延时锁定环*** | |
CN208707560U (zh) | 一种单相正弦波直流无刷电机转速调整*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |