CN104321880B - 电流孔径二极管及其制作方法 - Google Patents
电流孔径二极管及其制作方法 Download PDFInfo
- Publication number
- CN104321880B CN104321880B CN201380028038.3A CN201380028038A CN104321880B CN 104321880 B CN104321880 B CN 104321880B CN 201380028038 A CN201380028038 A CN 201380028038A CN 104321880 B CN104321880 B CN 104321880B
- Authority
- CN
- China
- Prior art keywords
- layer
- anode
- diode
- semiconductor layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 160
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims description 145
- 230000037361 pathway Effects 0.000 claims description 28
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 23
- 239000003989 dielectric material Substances 0.000 claims description 18
- 239000000126 substance Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 229910002704 AlGaN Inorganic materials 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种二极管及其制造方法，所述二极管具有阴极、阳极和配置在阴极与阳极之间的一个或多个半导体层。在所述一个或多个半导体层中的至少一个半导体层和阴极或阳极中的至少一个之间配置了电介质层，该电介质层具有一个或多个形成于其中的开口或沟槽，所述阴极或阳极中的至少一个穿过所述开口或沟槽突出进入所述一个或多个半导体层中的所述至少一个半导体层中，其中，在所述一个或多个半导体层中的所述至少一个半导体层处的电介质层中形成的一个或多个开口或沟槽的总表面积与在所述一个或多个半导体层中的所述至少一个半导体层处的电介质层的总表面积的比值不大于0.25。
Description
相关申请的交叉引用
本申请涉及于2012年6月22日提交的美国申请No.13/530,481并要求其优先权，其全部内容通过引用合并于此。
技术领域
本技术涉及半导体二极管及其制作方法。
背景技术
相比于传统的硅基PN或PIN二极管，使用宽禁带半导体材料的肖特基二极管具有高击穿电压、低导通电阻、和低开关损耗的优点。图1描绘了现有的肖特基二极管，其阳极和阴极由n+SiC层和n-SiC层分开。根据该技术的原理，我们提出了一种新的使用GaN基半导体材料的二极管设计。相对于现有技术中的SiC二极管，这种新的设计展现出了性能的改进，如降低的导通电阻(Ron)、更低的泄漏电流、降低的正向电压降、降低的对于材料缺陷的敏感度、以及由于所使用的材料带来的更低的造价等。
发明内容
在本发明的一个方面中，提供了一种二极管，其具有：阴极；阳极；配置在所述阴极与所述阳极之间的多个半导体层，所述多个半导体层形成了在所述多个半导体层中的两个半导体层之间的异质结面，其中所述两个半导体层由不同材料形成，所述两个半导体层的一种材料的带隙比所述两个半导体层的另一层的材料的带隙更高，由较高带隙的材料形成的半导体层被配置为比由所述另一种材料形成的半导体层离所述阳极更近；以及电介质层，其配置在具有所述较高带隙的材料的所述半导体层与所述阳极之间，所述电介质层具有形成于其中的一个或多个开口或沟槽，所述阳极穿过所述开口或沟槽突出进入至少具有所述较高带隙的材料的所述半导体层中。
在本发明的另一个方面中，提供了一种制作二极管的方法，该方法包括以下步骤：在衬底上形成两个半导体层，这两个半导体层由不同材料形成，所述两个半导体层的第一材料具有相对较低的带隙，所述两个半导体层的第二材料具有相对较高的带隙，所述第一材料的半导体层直接形成在所述衬底上，所述第二材料的半导体层直接形成在所述第一材料的半导体层上；在所述第二材料的半导体层上形成电介质层；形成穿透电介质材料的一个或多个开口或沟槽；在所述电介质层上和所述一个或多个开口或沟槽中形成阳极，使得阳极的材料至少与所述第二材料的半导体层接触；以及形成与所述衬底接触的阴极。
在本发明的又一个方面中，提供了一种降低二极管中的正向偏压降的方法，该方法包括以下步骤：在由位于所述二极管的阳极与阴极之间配置的两种半导体材料形成的异质结之间添加电介质材料层，异质结形成了二维电子气传导通道；以及在所述电介质材料层中形成至少一个沟槽或开口，使得所述阳极仅仅通过位于所述电介质材料层中的所述至少一个沟槽或开口来与所述异质结的二维电子气传导通道接触，在所述电介质材料层中形成所述至少一个沟槽或开口后，位于所述电介质材料层中的所述至少一个沟槽或开口的总开口尺寸小于所述电介质材料层的剩余表面积。
附图说明
图1描绘了现有技术的肖特基二极管的侧视图。
图2描绘了一个实施例的肖特基二极管的侧视图。
图3为与图2的肖特基二极管类似的侧视图，但是在该图中增加了尺寸，从而更详细地展示肖特基二极管的一个可能的实施例。
图3a为示出了阳极突出部分形状的一种可能的实施例的俯视图，其中剖面线3-3示出了图3的侧视图出现的位置(在彼此成直角的两个位置)。
图4a和图4b描绘了(多个)阳极突出部分的形状的另一些可能的实施例。
图5a和图5b描绘了在正向偏压(图5a)和反向偏压(图5b)条件下的图2的设备。
图6为当前的优选设备的电流与正向电压降(以浅灰色线条示出了其测量到的电压降)之间的关系、以及传统GaN肖特基二极管的电流与正向电压降(以黑色线条示出了其测量到的电压降)之间的关系的对比曲线图。
具体实施方式
图2描绘了根据本发明的原理的改良的肖特基二极管的一个可能的实施例的侧视图。图3描绘了与图2非常相似的侧视图，但是额外指定了某些层和开口的尺寸。提供这些尺寸以展示与图2的实施例对应的一个可能的实施例，其本身是根据本发明的原理的肖特基二极管的一个可能的实施例。
图2和图3的侧视图仅展示了一个完整的二极管的侧视图的一部分。在一个二极管上，所描绘的开口22通常会重复许多次，而为了便于说明只展示了几个开口22。
在图2中，改良的肖特基二极管具有阳极20以及可以是传统的设计的阴极10，阴极10与阳极20通过半导体层12、14和16分隔。其中的非传统的，也就是创新点是：(i)在两种诸如层16中的AlGaN和层14中的GaN的半导体材料之间形成了异质结面，该异质结面形成了可以限制电子并界定了一个二维电子气(2DEG)传导通道24的势阱，因此优选地通过与层14(优选地为GaN层)接触的层16(优选地为AlGaN层)来形成异质结面，但是优选地通过电介质层18将层16与绝大多数阳极20分隔；以及(ii)在电介质层18和层16中形成一个或多个开口(或一个或多个电流孔径)22，由此阳极20优选地仅通过一个或多个突出部分20p与层14进行直接接触，其中突出部分20p通过开口22从阳极20的主要部分延伸，从而穿过层14和16所形成的异质结面以与层14进行接触。材料方面，阳极20可与图1的现有技术的设备的阳极相似。但是增加的由阳极20的主要部分延伸穿过开口22的突出部分20p使得图2和3的阳极在结构方面与图1的现有技术的阳极显著不同。以平面视图观察时该一个或多个开口22可以是任何合适的形状(例如，正方形、六边形或圆形或任何其它合适的几何形状)。阳极20的主要部分的总面积(当以平面视图观察时，如图3a)要比该一个或多个突出部分20p的总面积(同样以平面视图观察时)大很多。该一个或多个突出部分优选地是由相同的材料构成，并且优选地是在阳极20的支架形成时形成。突出部分20p延伸到层14中的距离优选地是在5-500nm的范围内，并且更优选地是深入的距离大约为10nm，从而有助于确保在2DEG传导通道24处阳极金属与AlGaN/GaN界面之间的良好接触。为了方便描述，在图2和图3中，着重描述了突出部分20p延伸到层14中的优选深度。
在图3的实施例中，优选地，穿过层16和18的每个开口22在沿至少一个横向方向中具有的最大尺寸小于0.5μm，并且优选地，一个或多个开口22以优选为1至10μm的间隔距离彼此横向间隔放置(可能是沿另一个横向方向)。与层14接触的阳极20的突出部分20p的表面积(以平面视图观察时)与阳极20的主体部分的面积(同样以平面视图观察时)的比值可以在0.25至0.0025的范围内，或甚至可能在更小的范围内。由于电介质层18优选地是与阳极20具有相同的范围(平面视图)，因此该比值也适用于与层14接触的阳极20的突出部分20p的表面积(俯视观察时)与电介质层18的面积的比值(同样俯视观察时)。
在图3的实施例中，描绘了多个开口22。但是，可以看出，实施例可以由优选地界定了一个或多个具有(优选的)小于0.5μm沟槽宽度的几何形状的单个开口22或多个开口22形成。
在图3的实施例中，层14的厚度优选地处于1-5μm的范围内，层16的厚度优选地等于或大约为10nm，以及层18的厚度优选地处于10-20nm的范围内。
层16可由AlGaN、AlInN或任何其它适合的材料形成，只要为层16选择的材料的带隙大于为层14选择的材料(优选地是GaN)、并且能够与为层14选择的材料形成异质结面。
图4a以突出部分20p从电介质层18中显露出来的形式描绘了突出部分20p的平面剖视图。在此实施例中，突出部分20p是由若干环形突出部分(与图3a描绘的实心的、圆形的突出部分不同)的侧壁界定的。侧壁20p穿透进入层16中。对于本实施例，图3中的截面图仍然基本准确，因此在两处对其进行了标记。但是应当观察到，图4a中侧壁突出部分20p比图3中更多。环形突出部分的侧壁突出部分20p配置于在层16中形成(并且优选地也在层18中形成)的开口或沟槽22中，侧壁突出部分20p具有的最大宽度尺寸优选地是小于0.5μm。侧壁20p与相邻环形突出部分之间的距离优选地在0-10μm的范围内，而环形突出部分的直径优选地在1-10μm的范围内。如果侧壁与相邻环形突出部分20p之间的距离被设置为等于零，则这些环形突出部分被布置为彼此接触，并于是合并为整体突出部分。类似的，开口22合并为界定了该整体突出部分20p的形状的单个开口或沟槽22。图4b展示了具有蜂窝或六边形的形状或配置的整体突出部分20p。
以上讨论采用了与图4a的环形突出部分相关的术语“直径”，但是这些突出部分20p可以是任何合适的形状或配置而不必是环形的。例如，在图4b的平面视图中，突出部分20p被形成为蜂窝或六边形图案(对于六边形的接触，也可以像图4a的环形突出部分那样将它们分开)。因此，在图4b的实施例中，突出部分20p为整体突出部分，它是由重复的规则的几何图案构成，在本实施例中，该重复的几何图案是六边多边形或六边形(它们的各个边的长度不需要相等)。当然，如果需要，可使用其它重复的几何图案。图4b的实施例是当前优选的。
当以平面视图观察时，一个或多个突出部分20p不需要假定为某些特定的几何形状。如果需要，(多个)突出部分20p的(多个)形状可以是随意的或者甚至是随机的。但是，可以预期的是，如果一个或多个突出部分20p使用传统的几何图案，二极管将会更容易设计。无论如何，与层14接触的阳极20的(多个)突出部分20p的总表面积(平面视图中)与阳极20的主体部分的总面积(同样在平面视图中)的比值应当位于0.25至0.0025甚至可能更小的范围内。由于大部分泄漏电流会垂直流到底面，因此对于设备的性能来说，侧壁上的接触面积是次要因素。
图5a和图5b描绘了在正向偏压(图5a)和反向偏压(图5b)条件下的图2的设备。在正向偏压时，源自阴极的电流(如靠下的垂直箭头所描绘)预计会在接触到2DEG传导通道24时根据需要横向移动(如水平箭头所描绘)，并随后通过一个或多个阳极突出部分20p进入阳极20中(如靠上的垂直箭头所描绘)。在反向偏压时，通过电介质层18和孔径区域22，层14和2DEG传导通道24中的电子被阳极20耗尽。泄露电流仅能穿过区域22中的金属-半导体接触。与图1描绘的传统的二极管相比，本设计中金属半导体接触区域的面积减小，从而能够带来较低的泄漏电流。
本文公开的电流孔径二极管(层16使用AlGaN)相比于传统的GaN二极管具有降低的正向电压降，如图6的曲线图所示。图6为当前的优选设备的电流与正向电压降(以浅灰色线条示出了其测量到的电压降)之间的关系、以及传统GaN肖特基二极管的电流与正向电压降(以黑色线条示出了其测量到的电压降)之间的关系的对比曲线图。
所公开的二极管可以按照如下步骤制作。初始材料优选地是掺杂浓度高于1E19cm-3的高掺杂n型GaN材料的衬底，在后续步骤中将其薄化后将会界定层12。优选地，随后将阴极10添加到薄化后的衬底12上，如下面所讨论。
在高掺杂n型GaN衬底上(优选地通过金属-有机化学汽相淀积(MOCVD))生长掺杂浓度优选地大约为1E16cm-3的轻掺杂n型GaN层14以作为漂移层14。轻掺杂GaN层14的厚度通常在1μm至10μm之间。随后，在漂移层14上(优选地通过MOCVD)生长非故意掺杂的III族氮化物半导体层16以作为电子供应层。电子供应层16的带隙大于漂移层14的带隙。由于极化效应，在电子供应层16与漂移层14之间的界面上形成2DEG传导通道24。电子供应层16优选地是大约10nm厚。同时，层16中的AlGaN中的Al的优选的数量是25％。
在电子供应层16上形成绝缘电介质层18。绝缘电介质18可以是(例如)SiN、AlN、SiO2、Al2O3、或者它们的一些组合，并且可通过(例如)溅射、和/或MBD(分子束淀积)、和/或通过CVD(化学气相淀积)形成。但是，优选的是通过CVD生长厚度大约为10-20nm的电介质层18。电介质层18必须足够薄，从而使得将在电介质层18上形成的金属阳极20能够有效地对设备中的电场塑形。一个或多个开口或沟槽22形成为穿过绝缘电介质18和电子供应层16，在临近漂移层14或者优选地在漂移层14中停止。沟槽的宽度优选地为0.5μm或更小。优选地通过光刻工艺图案化、并且优选地通过等离子蚀刻形成开口/沟槽22。
优选地是通过CVD或通过电镀的方式在裸露的电介质表面上形成阳极20，从而使用一种或多种金属(例如，Ti、Al、Ni、Au)来覆盖电介质层18，并使用阳极材料填充一个或多个开口或沟槽22以形成(多个)阳极突出部分20p。随后，优选地，从背面将初始的GaN衬底薄化到大约100/4m，优选地是通过研磨和/或抛光(包括可能的化学金属抛光)来确定层12的厚度。优选地通过化学气相沉积和/或电镀一种或多种金属(例如，Ti、Al、Ni、Au)以在薄化的GaN层12的背面上形成阴极10。层12提供了与阴极10的低电阻接触并为设备提供了机械支撑。
当然，如果需要，这些步骤的顺序可修改。例如，当然可在上面描述的方法中在比所描述的更早的时候形成阴极。
至此结束了对于本发明的优选的实施例的描述。以上对于本发明的一个或多个实施例的描述的目的是说明和描述。其并非意味着穷举或者将本发明限制为所公开的明确形式。本领域技术人员容易根据上述教导和建议进行许多修改和变化。其意味着本发明的范围并非由该详细的说明书所限定，而是由所附的权利要求书所限定。
优选地，本文描述的所有的元件、部分和步骤都被包括。应当理解，对本领域技术人员显而易见的是任何这些元件、部分和步骤都可被其它元件、部分和步骤替代，或者整体删除。
本文至少公开了以下内容：一种二极管及其制造方法，所述二极管具有阴极、阳极和配置在阴极与阳极之间的一个或多个半导体层。在所述一个或多个半导体层中的至少一个半导体层和阴极或阳极中的至少一个之间配置了电介质层，该电介质层具有一个或多个形成于其中的开口或沟槽，所述阴极或阳极中的至少一个穿过所述一个或多个开口或沟槽突出进入所述一个或多个半导体层中的至少一个半导体层中。其中，在一个或多个半导体层中的所述至少一个半导体层处的电介质层中形成的一个或多个开口或沟槽的总表面积与在所述一个或多个半导体层中的所述至少一个半导体层处的电介质层的总表面积的比值不大于0.25。
同时，本文呈现并讨论了下面的构思：
构思1.一种二极管，其包括：
阴极；
阳极；
配置在所述阴极与所述阳极之间的多个半导体层，所述多个半导体层形成了在所述多个半导体层中的至少两个半导体层之间的异质结面，其中所述至少两个半导体层由不同材料形成，所述至少两个半导体层的一种材料的带隙比所述至少两个半导体层的另一种材料的带隙更高，由较高带隙的材料形成的所述半导体层被配置为比由所述另一种材料形成的所述半导体层离所述阳极更近；以及
电介质层，其配置在具有所述较高带隙的材料的所述半导体层与所述阳极之间，所述电介质层具有形成于其中的一个或多个开口或沟槽，所述阳极穿过所述开口或沟槽突出进入至少具有所述较高带隙的材料的所述半导体层中。
构思2.如构思1所述的二极管，其中所述阳极突出穿过在所述电介质层中形成的所述一个或多个开口或沟槽、并且延伸穿过具有所述较高带隙的材料的所述半导体层、并且部分进入具有相对较低带隙的材料的所述至少两个半导体层中的另一个半导体层中。
构思3.如构思1或2所述的二极管，其中以平面视图观察时，在所述电介质层中形成的所述一个或多个开口或沟槽的总表面积与所述电介质层的总表面积的比值不大于0.25。
构思4.如前面的任何一个构思所述的二极管，其中，由所述较高带隙的材料形成的所述半导体层由AlGaN或AlInN形成，由所述较低带隙的材料形成的半导体层由GaN形成。
构思5.如构思4所述的二极管，其中由所述较低带隙的材料形成的所述半导体层由n-GaN材料层形成，并且其中所述多个半导体层还包括配置在所述n-GaN材料层和所述阴极之间的n+GaN材料层。
构思6.如前面的任何一个构思所述的二极管，其中所述阳极突出进入至少具有所述较高带隙的所述半导体层的方式是：采用从所述阳极延伸并且进入至少具有所述较高带隙的材料的所述半导体层中的一个或多个突出部分，所述一个或多个突出部分的壁宽等于或小于0.5μm。
构思7.如前面的任何一个构思所述的二极管，其中所述一个或多个突出部分延伸穿过具有所述较高带隙的材料的半导体层并且进入具有所述相对较低带隙的材料的所述半导体层中。
构思8.如构思7所述的二极管，其中所述一个或多个突出部分延伸进入到具有所述相对较低带隙的材料的所述半导体层中的距离为大约10纳米。
构思9.如前面的任何一个构思所述的二极管，其中所述阳极通过一个或多个在平面视图中被限定为规则几何图案的突出部分来突出进入具有所述较高带隙的所述至少一个所述半导体层中。
构思10.如构思1-8中的任何一个所述的二极管，其中所述阳极通过由重复规则几何图案形成的单个、整体的突出部分来突出进入至少具有所述相对较高带隙的所述半导体层中。
构思11.一种制作二极管的方法，其包括步骤：
在衬底上形成两个半导体层，这两个半导体层由不同材料形成，所述两个半导体层的第一材料具有相对较低的带隙，所述两个半导体层的第二材料具有相对较高的带隙，所述第一材料的所述半导体层直接形成在所述衬底上，所述第二材料的所述半导体层直接形成在所述第一材料的半导体层上；
在所述第二材料的所述半导体层上形成电介质层；
形成穿透电介质材料的一个或多个开口或沟槽；
在所述电介质层上和所述一个或多个开口或沟槽中形成阳极，使得阳极的材料至少与所述第二材料的所述半导体层接触；以及
形成与所述衬底接触的阴极。
构思12.如构思11所述的方法，其中所述一个或多个开口或沟槽还穿透所述第二材料的所述半导体层，并且部分地进入到所述第一材料的所述半导体层中。
构思13.如构思11或12中的任何一个所述的方法，其中在以平面视图观察时，在所述电介质层中形成的所述一个或多个开口或沟槽的总表面积与所述电介质层的总表面积的比值不大于0.25。
构思14.如构思11-13中的任何一个所述的方法，其中所述第一材料的所述半导体层由GaN形成，并且其中所述第二材料的所述半导体材料层由AlGaN或AlInN形成。
构思15.如构思11-14中的任何一个所述的方法，其中所述衬底由n+GaN材料形成，并且由所述第一材料形成的所述半导体层由n-GaN材料层形成。
构思16.如构思11-15中的任何一个所述的方法，其中所述阳极突出进入至少具有所述第二材料的所述半导体层的方式是：采用从所述阳极延伸并且进入至少具有所述第二材料的所述半导体层中的一个或多个突出部分，所述一个或多个突出部分的壁宽等于或小于0.5μm。
构思17.如构思16所述的方法，其中所述一个或多个突出部分延伸穿过所述第二材料的所述半导体层并进入到第一材料的半导体层中，并且进入到第一材料的半导体层的距离等于或小于所述一个或多个突出部分中的一个突出部分的壁宽。
构思18.如构思11-17中的任何一个所述的方法，其中一个或多个突出部分延伸进入到所述第一材料的所述半导体层中的距离为大约10纳米。
构思19.如构思11-18中的任何一个所述的方法，其中形成穿透电介质材料的一个或多个开口或沟槽的步骤限定了所述一个或多个突出部分是规则的几何图案。
构思20.如构思11-18中的任何一个所述的方法，其中形成穿透电介质材料的一个或多个开口或沟槽的步骤形成了穿透电介质材料的单个开口或沟槽。
构思21.如构思20所述的方法，其中所述单个开口或沟槽限定了重复的规则几何图案。
构思22.如构思21所述的方法，其中重复的规则几何图案具有六边形的形状。
构思23.一种降低二极管中的正向偏压降的方法，该方法包括步骤：
在由位于所述二极管的阳极与阴极之间配置的两种半导体材料形成的异质结之间添加电介质材料层，所述异质结形成了二维电子气传导通道；以及
在所述电介质材料层中形成至少一个沟槽或开口，使得所述阳极仅仅通过位于所述电介质材料层中的所述至少一个沟槽或开口来与所述异质结的所述二维电子气传导通道接触，在所述电介质材料层中形成所述至少一个沟槽或开口后，位于所述电介质材料层中的所述至少一个沟槽或开口具有的总开口尺寸小于所述电介质材料层的表面积。
构思24.如构思23所述的方法，其中在电介质材料中形成一个或多个开口或沟槽的步骤形成了穿透电介质材料的单个开口或沟槽。
构思25.如构思24所述的方法，其中所述单个开口或沟槽限定了重复的规则几何图案。
构思26.如构思25所述的方法，其中重复的规则几何图案是六边形的形状。
构思27.一种二极管，其包括：
阳极；
阴极；
与阳极相邻布置的电介质层，所述阳极具有穿透所述电介质层中的一个或多个突出部分；
配置于所述阴极与所述电介质层之间的漂移层和电子供应层，所述阳极的所述一个或多个突出部分与所述漂移层、所述电子供应层都接触；
位于漂移层与电子供应层之间的二维电子气传导通道，穿透所述电介质层的所述阳极的所述一个或多个突出部分也与所述二维电子气传导通道接触。
构思28.如构思27所述的二极管，其中所述电子供应层比所述漂移层具有更高的带隙，从而在所述电子供应层与所述漂移层的界面界定异质结，在所述异质结处产生所述二维电子气传导通道。
构思29.一种制作二极管的方法，其包括步骤：
形成阳极；
形成阴极；
在所述阳极与所述阴极之间配置电介质层，所述阳极具有穿透在所述电介质层中形成的一个或多个开口的一个或多个突出部分；
在所述阴极与所述电介质层之间形成的异质结处形成二维电子气传导通道，所述阳极的所述一个或多个突出部分与所述二维电子气传导通道接触。
构思30.如构思29所述的方法，其中形成异质结的步骤包括在所述阴极与所述电介质层之间形成漂移层和电子供应层，在所述漂移层与所述电子供应层之间的界面形成所述异质结。
构思31.如构思30所述的方法，其中所述电子供应层比所述漂移层具有更高的带隙，从而在所述电子供应层与所述漂移层的界面界定所述异质结，在所述异质结处产生所述二维电子气传导通道。
Claims (51)
1.一种二极管，包括：
阴极；
阳极；
配置在所述阴极与所述阳极之间的多个半导体层，所述多个半导体层形成了所述多个半导体层中的两个半导体层之间的异质结面，其中所述两个半导体层由不同材料形成，所述两个半导体层的一种材料的带隙比所述两个半导体层的另一种材料的带隙更高，由较高带隙的材料形成的所述半导体层被配置为比由所述另一种材料形成的所述半导体层离所述阳极的主要部分更近并且远离所述阴极；以及
电介质层，其配置在具有所述较高带隙的材料的所述半导体层与所述阳极的主要部分之间，所述电介质层具有形成于其中的一个或多个开口或沟槽，所述阳极穿过所述开口或沟槽突出进入至少具有所述较高带隙的材料的所述半导体层中。
2.如权利要求1所述的二极管，其中所述阳极突出穿过在所述电介质层中形成的所述一个或多个开口或沟槽、并且延伸穿过具有所述较高带隙的材料的所述半导体层、并且部分进入具有所述另一种材料的所述半导体层中。
3.如权利要求2所述的二极管，其中所述阳极的突出部分的平面视图表面积与所述阳极的主要部分的平面视图面积的比值与所述阳极的突出部分的平面视图表面积与所述电介质层的平面视图面积的比值相同，并且以平面视图观察时，在所述电介质层中形成的所述一个或多个开口或沟槽的总表面积与所述电介质层的总表面积的比值不大于0.25。
4.如权利要求3所述的二极管，其中，由所述另一种材料形成的所述半导体层由GaN形成，由所述较高带隙材料形成的半导体层由AlGaN或AlInN形成。
5.如权利要求4所述的二极管，其中由所述另一种材料形成的所述半导体层由n-GaN材料层形成，并且其中所述多个半导体层还包括配置在所述n-GaN材料层和所述阴极之间的n+GaN材料层。
6.如权利要求4所述的二极管，其中所述阳极突出进入至少具有所述较高带隙的所述半导体层的方式是：采用从所述阳极延伸并且进入至少具有所述较高带隙的材料的所述半导体层中的一个或多个突出部分，所述一个或多个突出部分的壁宽等于或小于0.5μm。
7.如权利要求6所述的二极管，其中所述一个或多个突出部分延伸穿过具有所述较高带隙的材料的半导体层并且进入具有所述另一种材料的所述半导体层中。
8.如权利要求7所述的二极管，其中所述一个或多个突出部分延伸进入到具有所述另一种材料的所述半导体层中的距离为10纳米。
9.如权利要求1所述的二极管，其中所述阳极通过规则几何图案的一个或多个突出部分来突出进入至少具有所述较高带隙的所述半导体层中。
10.如权利要求1所述的二极管，其中所述阳极通过由重复规则几何图案中形成的单个、整体的突出部分来突出进入至少具有所述较高带隙的所述半导体层中。
11.一种制作二极管的方法，其包括步骤：
在衬底上形成两个半导体层，这两个半导体层由不同材料形成，所述两个半导体层中的第一材料具有带隙，所述两个半导体层中的第二材料具有高于所述两个半导体层的所述第一材料的带隙，所述第一材料的所述半导体层直接形成在所述衬底上，所述第二材料的所述半导体层直接形成在所述第一材料的半导体层上；
在所述第二材料的所述半导体层上形成电介质层；
形成穿透电介质材料的一个或多个开口或沟槽；
在所述电介质层上和所述一个或多个开口或沟槽中形成阳极，使得阳极的材料至少与所述第二材料的所述半导体层接触；以及
形成与所述衬底接触的阴极。
12.如权利要求11所述的方法，其中所述一个或多个开口或沟槽还穿透所述第二材料的所述半导体层，并且部分地进入到所述第一材料的所述半导体层中。
13.如权利要求12所述的方法，其中所述阳极的突出部分的平面视图表面积与所述阳极的主要部分的平面视图面积的比值与所述阳极的突出部分的平面视图表面积与所述电介质层的平面视图面积的比值相同，并且以平面视图观察时，在所述电介质层中形成的所述一个或多个开口或沟槽的总表面积与所述电介质层的总表面积的比值不大于0.25。
14.如权利要求13所述的方法，其中由所述第一材料形成的所述半导体层由GaN形成，并且其中所述第二材料的所述半导体材料层由AlGaN或AlInN形成。
15.如权利要求14所述的方法，其中所述衬底由n+GaN材料形成，并且由所述第一材料形成的所述半导体层由n-GaN材料形成。
16.如权利要求14所述的方法，其中所述阳极突出进入至少具有所述第二材料的所述半导体层的方式是：采用从所述阳极延伸并且至少进入具有所述第二材料的所述半导体层中的一个或多个突出部分，所述一个或多个突出部分的壁宽等于或小于0.5μm。
17.如权利要求16所述的方法，其中所述一个或多个突出部分延伸穿过所述第二材料的所述半导体层并进入到第一材料的半导体层中，并且进入到第一材料的半导体层的距离等于或小于所述一个或多个突出部分中的一个突出部分的壁宽。
18.如权利要求17所述的方法，其中所述一个或多个突出部分延伸进入到所述第一材料的所述半导体层中的距离为10纳米。
19.如权利要求11所述的方法，其中形成穿透电介质材料的一个或多个开口或沟槽的步骤限定了所述一个或多个突出部分是规则的几何图案。
20.如权利要求11所述的方法，其中形成穿透电介质材料的一个或多个开口或沟槽的步骤形成了穿透电介质材料的单个开口或沟槽。
21.如权利要求20所述的方法，其中所述单个开口或沟槽限定了重复的规则几何图案。
22.如权利要求21所述的方法，其中重复的规则几何图案具有六边形的形状。
23.一种降低二极管中的正向偏压降的方法，该方法包括步骤：
在由位于所述二极管的阳极层与阴极层之间配置的两层半导体材料形成的异质结之间提供电介质材料层，所述异质结形成了二维电子气传导通道；以及
在所述电介质材料层中形成至少一个沟槽或开口，使得所述阳极层仅仅通过位于所述电介质材料层中的所述至少一个沟槽或开口来与所述异质结的所述二维电子气传导通道接触，在所述电介质材料层中形成所述至少一个沟槽或开口后，位于所述电介质材料层中的所述至少一个沟槽或开口的总开口尺寸小于所述电介质材料层的表面积。
24.如权利要求23所述的方法，其中在所述电介质材料中形成一个或多个开口或沟槽的步骤形成了穿透电介质材料的单个开口或沟槽。
25.如权利要求24所述的方法，其中所述单个开口或沟槽限定了重复的规则几何图案。
26.如权利要求25所述的方法，其中重复的规则几何图案是六边形的形状。
27.一种二极管，包括：
阳极；
阴极；
与阳极相邻布置的电介质层，所述阳极具有穿透所述电介质层并且指向阴极但不接触阴极的一个或多个突出部分；
配置于所述阴极与所述电介质层之间的漂移层和电子供应层，所述阳极的所述一个或多个突出部分与所述漂移层、所述电子供应层都接触；
位于所述漂移层与所述电子供应层之间的二维电子气传导通道，穿透所述电介质层的所述阳极的所述一个或多个突出部分也与所述二维电子气传导通道接触。
28.如权利要求27所述的二极管，其中所述电子供应层比所述漂移层具有更高的带隙，从而在所述电子供应层与所述漂移层的界面界定异质结，在所述异质结处产生所述二维电子气传导通道。
29.如权利要求28所述的二极管，其中所述一个或多个突出部分包括多个突出部分，其穿透在所述异质结处产生的二维电子气传导通道。
30.根据权利要求27所述的二极管，其中所述阳极的突出部分的平面视图表面积与所述阳极的主要部分的平面视图面积的比值与所述阳极的突出部分的平面视图表面积与所述电介质层的平面视图面积的比值相同；并且以平面视图观察时，在所述电介质层中形成的所述一个或多个开口或沟槽的总表面积与所述电介质层的总表面积的比值不大于0.25。
31.一种制作二极管的方法，其包括步骤：
形成阳极；
形成阴极；
在所述阳极与所述阴极之间配置电介质层，所述阳极具有穿透在所述电介质层中形成的一个或多个开口的一个或多个突出部分；
在所述阴极与所述电介质层之间形成的异质结处形成二维电子气传导通道，所述阳极的所述一个或多个突出部分与所述二维电子气传导通道接触。
32.如权利要求31所述的方法，其中形成异质结的步骤包括在所述阴极与所述电介质层之间形成漂移层和电子供应层，在所述漂移层与所述电子供应层之间的界面形成所述异质结。
33.如权利要求32所述的方法，其中所述电子供应层比所述漂移层具有更高的带隙，从而在所述电子供应层与所述漂移层的界面界定所述异质结，在所述异质结处产生所述二维电子气传导通道。
34.一种二极管，包括：
布置在第三半导体材料上的两个半导体层，所述两个半导体层由不同材料形成，所述两个半导体层的第一材料具有带隙，所述两个半导体层的第二材料具有高于所述两个半导体层的所述第一材料的带隙，所述第一材料的半导体层直接布置在所述第三半导体材料上，而所述第二材料的半导体层直接布置在所述第一材料的半导体层上；
布置在所述第二材料的半导体层上的电介质层，所述电介质层具有穿透该电介质层的一个或多个开口或沟槽；
阳极，其布置在所述电介质层上并且处于所述一个或多个开口或沟槽中以在所述一个或多个开口或沟槽中形成突出部分，以使得所述阳极的材料通过所述突出部分与所述第二材料的半导体层物理接触；以及
阴极，其布置为与所述第三半导体材料接触并且与所述两个半导体层间隔开。
35.如权利要求34所述的二极管，其中所述一个或多个开口或沟槽还穿透所述第二材料的半导体层并且部分进入所述第一材料的半导体层。
36.如权利要求35所述的二极管，其中所述阳极的突出部分的平面视图表面积与所述阳极的主要部分的平面视图面积的比值与所述阳极的突出部分的平面视图表面积与所述电介质层的平面视图面积的比值相同，并且以平面视图观察时，在所述电介质层中形成的所述一个或多个开口或沟槽的总表面积与所述电介质层的总表面积的比值不大于0.25。
37.如权利要求36所述的二极管，其中由所述第一材料形成的半导体层由GaN形成，并且其中所述第二材料的半导体材料层为AlGaN或AlInN。
38.如权利要求37所述的二极管，其中第三半导体材料是n+GaN材料，并且由所述第一材料形成的半导体层是n-GaN材料层。
39.如权利要求37所述的二极管，其中所述阳极突出进入至少具有第二材料的半导体层，其进入的方式是：采用从所述阳极延伸并且进入至少具有第二材料的半导体层中的一个或多个突出部分，所述一个或多个突出部分的壁宽等于或小于0.5μm。
40.如权利要求39所述的二极管，其中所述一个或多个突出部分延伸穿过第二材料的半导体层并且进入第一材料的半导体层中，其中所述一个或多个突出部分延伸进入第一材料的半导体层中的距离等于或小于所述一个或多个突出部分的壁宽。
41.如权利要求40所述的二极管，其中所述一个或多个突出部分延伸进入第一材料的半导体层中的距离为10纳米。
42.如权利要求34所述的二极管，其中穿透电介质材料的一个或多个开口或沟槽包括以规则几何图案布置的多个开口或沟槽。
43.如权利要求35所述的二极管，其中穿透电介质材料的一个或多个开口或沟槽包括穿透电介质材料的多个开口或沟槽。
44.如权利要求43所述的二极管，其中所述多个开口或沟槽限定了所述开口或沟槽的重复规则几何图案。
45.如权利要求44所述的二极管，其中所述重复规则几何图案具有六边形。
46.如权利要求35所述的二极管，其中阳极的材料至少与所述第二材料的半导体层物理接触。
47.一种二极管，包括：
阳极；
阴极；
阳极和阴极之间的电介质层，所述阳极具有穿透形成在电介质层中的多个开口的一个或多个突出部；
二维电子气传导通道，位于所述阴极和所述电介质层之间形成的异质结处，所述阳极的多个突出部与所述二维电子气传导通道接触。
48.如权利要求47所述的二极管，其中异质结包括布置在所述阴极和所述电介质层之间的漂移层和电子供应层，所述异质结形成在所述漂移层和所述电子供应层之间的界面处。
49.如权利要求48所述的二极管，其中所述电子供应层比所述漂移层具有更高的带隙，以在电子供应层和漂移层的界面处限定所述异质结，在所述异质结处产生二维电子气传导通道。
50.如权利要求47所述的二极管，其中二维电子气传导通道支持所述二极管使用时被正向偏压时的电流，所述电流从所述阴极流向所述二维电子气传导通道然后在所述二维电子气传导通道横向移动到所述阳极的多个突出部中的最近的一个突出部。
51.根据权利要求47所述的二极管，其中所述阳极的突出部分的平面视图表面积与所述阳极的主要部分的平面视图面积的比值与所述阳极的突出部分的平面视图表面积与所述电介质层的平面视图面积的比值相同；并且以平面视图观察时，在所述电介质层中形成的所述一个或多个开口或沟槽的总表面积与所述电介质层的总表面积的比值不大于0.25。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/530,481 | 2012-06-22 | ||
| US13/530,481 US9117935B2 (en) | 2012-06-22 | 2012-06-22 | Current aperture diode and method of fabricating same |
| PCT/US2013/046662 WO2013192357A1 (en) | 2012-06-22 | 2013-06-19 | Current aperture diode and method of fabricating same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104321880A CN104321880A (zh) | 2015-01-28 |
| CN104321880B true CN104321880B (zh) | 2018-04-10 |
Family
ID=49769357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380028038.3A Active CN104321880B (zh) | 2012-06-22 | 2013-06-19 | 电流孔径二极管及其制作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9117935B2 (zh) |
| EP (1) | EP2865008B1 (zh) |
| CN (1) | CN104321880B (zh) |
| WO (1) | WO2013192357A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9117935B2 (en) | 2012-06-22 | 2015-08-25 | Hrl Laboratories, Llc | Current aperture diode and method of fabricating same |
| US9899482B2 (en) * | 2015-08-11 | 2018-02-20 | Hrl Laboratories, Llc | Tunnel barrier schottky |
| IT201900007217A1 (it) * | 2019-05-24 | 2020-11-24 | Consiglio Nazionale Ricerche | Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso |
| CN114005895B (zh) * | 2021-10-26 | 2024-04-09 | 中国科学院苏州纳米技术与纳米仿生研究所 | 光电探测器及其制作方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613602A (ja) | 1992-06-29 | 1994-01-21 | Shimadzu Corp | ＧａＡｓショットキーバリアダイオード |
| US7384479B2 (en) * | 1998-04-13 | 2008-06-10 | Ricoh Company, Ltd. | Laser diode having an active layer containing N and operable in a 0.6 μm wavelength |
| US6884291B1 (en) * | 1998-04-13 | 2005-04-26 | Ricoh Company, Ltd. | Laser diode having an active layer containing N and operable in a 0.6 μm wavelength band |
| US20030015708A1 (en) * | 2001-07-23 | 2003-01-23 | Primit Parikh | Gallium nitride based diodes with low forward voltage and low reverse current operation |
| JP4211480B2 (ja) | 2003-05-12 | 2009-01-21 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| US7078743B2 (en) * | 2003-05-15 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor semiconductor device |
| EP1641030B1 (en) | 2004-09-28 | 2012-01-11 | Nissan Motor Co., Ltd. | Method of manufacturing a semiconductor device |
| US7531396B2 (en) | 2006-03-14 | 2009-05-12 | Nissan Motor Co., Ltd. | Method of manufacturing semiconductor device |
| US7781802B2 (en) | 2006-04-28 | 2010-08-24 | Nissan Motor Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7898004B2 (en) * | 2008-12-10 | 2011-03-01 | Transphorm Inc. | Semiconductor heterostructure diodes |
| US7842974B2 (en) * | 2009-02-18 | 2010-11-30 | Alpha & Omega Semiconductor, Inc. | Gallium nitride heterojunction schottky diode |
| JP2010245234A (ja) * | 2009-04-03 | 2010-10-28 | Sumitomo Electric Ind Ltd | 半導体素子およびその製造方法 |
| JP2010251482A (ja) * | 2009-04-14 | 2010-11-04 | Toyota Motor Corp | ショットキーバリアダイオード |
| CN101694833A (zh) * | 2009-10-20 | 2010-04-14 | 中山大学 | 一种复合结构AlGaN/GaN场效应二极管及其制作方法 |
| JP5658944B2 (ja) * | 2010-08-16 | 2015-01-28 | 株式会社日立製作所 | ダイオード、モータ駆動回路、３相モータ、ハイブリッド車および自動車 |
| CN102054875B (zh) * | 2010-10-29 | 2012-10-17 | 中山大学 | 一种功率型GaN基肖特基二极管及其制作方法 |
| US20120280281A1 (en) * | 2011-05-05 | 2012-11-08 | National Semiconductor Corporation | Gallium nitride or other group iii/v-based schottky diodes with improved operating characteristics |
| US8772901B2 (en) * | 2011-11-11 | 2014-07-08 | Alpha And Omega Semiconductor Incorporated | Termination structure for gallium nitride schottky diode |
| US9117935B2 (en) | 2012-06-22 | 2015-08-25 | Hrl Laboratories, Llc | Current aperture diode and method of fabricating same |
-
2012
- 2012-06-22 US US13/530,481 patent/US9117935B2/en not_active Expired - Fee Related
-
2013
- 2013-06-19 CN CN201380028038.3A patent/CN104321880B/zh active Active
- 2013-06-19 WO PCT/US2013/046662 patent/WO2013192357A1/en active Application Filing
- 2013-06-19 EP EP13807596.5A patent/EP2865008B1/en active Active
-
2015
- 2015-07-10 US US14/797,024 patent/US9691909B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013192357A1 (en) | 2013-12-27 |
| US9117935B2 (en) | 2015-08-25 |
| EP2865008A1 (en) | 2015-04-29 |
| US20130341632A1 (en) | 2013-12-26 |
| US20150318373A1 (en) | 2015-11-05 |
| CN104321880A (zh) | 2015-01-28 |
| US9691909B2 (en) | 2017-06-27 |
| EP2865008A4 (en) | 2016-02-24 |
| EP2865008B1 (en) | 2019-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205542793U (zh) | 级联开关结构 | |
| CN103346083B (zh) | 氮化镓肖特基二极管及其制造方法 | |
| CN103346084B (zh) | 氮化镓肖特基二极管及其制造方法 | |
| CN106169417A (zh) | 一种异质结终端的碳化硅功率器件及其制备方法 | |
| CN108281491B (zh) | 一种具有台阶结构的碳化硅功率器件及其制备方法 | |
| CN110112207B (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| CN108538717A (zh) | 在GaN材料中制造浮置保护环的方法及*** | |
| CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN104321880B (zh) | 电流孔径二极管及其制作方法 | |
| CN109872974A (zh) | 具有集成pn二极管温度传感器的半导体器件 | |
| CN108231911B (zh) | 基于渐变漂移区的耐高压GaN基JBS二极管及其制作方法 | |
| CN105470294A (zh) | 一种垂直型氮化镓功率开关器件及其制备方法 | |
| CN104465793A (zh) | 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 | |
| CN106449775A (zh) | 一种GaN基混合PIN肖特基二极管及其制备方法 | |
| CN106298977A (zh) | 二极管阳极结构、纵向二极管以及横向二极管 | |
| CN108231912B (zh) | GaN基JBS与超级结混合结构二极管及其制作方法 | |
| CN211045445U (zh) | 一种垂直导通氮化镓功率二极管 | |
| CN105957884A (zh) | 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法 | |
| CN105810756B (zh) | 一种混合pin肖特基二极管及其制备方法 | |
| CN108565291A (zh) | 基于横向外延过生长的GaN超级结二极管制作方法 | |
| CN205231071U (zh) | 一种垂直型氮化镓功率开关器件 | |
| CN107275382A (zh) | 一种基于台面多区复合jte终端结构的器件及其制作方法 | |
| CN208538864U (zh) | 氮化镓晶体管 | |
| US9466552B2 (en) | Vertical semiconductor device having a non-conductive substrate and a gallium nitride layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |