CN104320146A - 在序列间置换涡轮码***中利用可变长度输入 - Google Patents

在序列间置换涡轮码***中利用可变长度输入 Download PDF

Info

Publication number
CN104320146A
CN104320146A CN201410505545.8A CN201410505545A CN104320146A CN 104320146 A CN104320146 A CN 104320146A CN 201410505545 A CN201410505545 A CN 201410505545A CN 104320146 A CN104320146 A CN 104320146A
Authority
CN
China
Prior art keywords
inter
sequence
encoder
permutation
bit sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410505545.8A
Other languages
English (en)
Inventor
郑延修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Acer Inc
Original Assignee
Acer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Inc filed Critical Acer Inc
Publication of CN104320146A publication Critical patent/CN104320146A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H03M13/2987—Particular arrangement of the component decoders using more component decoders than component codes, e.g. pipelined turbo iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

在序列间置换涡轮码***中利用可变长度输入。本发明涉及一种序列间置换(ISP)编码器。所述ISP编码器包括：接收构件，其用以接收信息位序列输入；第一输出构件，其用于输出第一码位输出；第二输出构件，其用于输出第二码位序列输出；位添加构件，其耦合到所述接收构件，所述位添加构件在所述ISP编码器中的任何随后处理之前处理所述接收到的信息位序列输入；第一卷积码编码器，其耦合在所述位添加构件与所述第一输出构件之间；第二卷积码编码器；以及序列间置换交错器，其耦合在所述位添加构件与所述第二卷积码编码器之间。所述第二卷积码编码器耦合在所述序列间置换交错器与所述第二输出构件之间。

Description

在序列间置换涡轮码***中利用可变长度输入
本申请是申请日为2007年8月31日、申请号为200710145708.6、发明名称为“在序列间置换涡轮码***中利用可变长度输入”的发明专利申请的分案申请。
技术领域
本申请案涉及一种在序列间置换涡轮码***中利用可变长度输入的方法。
背景技术
本申请案是题为"AN INTER-SEQUENCE PERMUTATION TURBOCODE SYSTEM AND OPERATION METHODS THEREOF"的第11/176,829号美国申请案以及题为"NETWORK FOR PERMUTATION ORDE-PERMUTATION UTILIZED BY CHANNEL CODING ALGORITHM"的第11/414,433号美国申请案的部分接续申请案。
在第11/176,829号美国申请案和第11/414,433号美国申请案中，揭示了一种经改进的涡轮码(turbo code)***。然而，所属领域的技术人员可能已经注意到，这个***的能力是有限制的。当所有序列置换器(在第11/176,829号美国申请案中为第一序列置换器或第二序列置换器)置换具有相同长度的序列时，所述***只能够处理信息位序列的长度可划分成由置换器处理的长度而没有任何剩余物的输入序列(在编码器侧)。然而，这个限制是不合需要的，因为实际上信息位序列可能具有任何长度。因此，本发明是针对此问题的解决方案和在序列间置换(ISP)涡轮码***中利用具有可变长度的输入序列的教示。所述方法可进一步应用于应用殆正则置换(ARP)交错器的涡轮码，所述殆正则置换(ARP)交错器是另一种类型的序列间置换交错器。
发明内容
本发明涉及一种序列间置换(ISP)编码器。所述ISP编码器包括：接收构件，其用于接收信息位序列输入；第一输出构件，通过其输出第一码位序列输出；第二输出构件，通过其输出第二码位序列输出；位添加构件，其耦合到所述接收构件，所述位添加(符号添加)构件在所述ISP编码器中的任何随后处理之前处理所述接收到的信息位序列输入；第一卷积码编码器，其耦合在所述位添加构件与所述第一输出构件之间；第二卷积码编码器；以及序列间置换交错器。所述序列间置换交错器耦合在所述位添加构件与所述第二卷积码编码器之间。所述第二卷积码编码器耦合在所述序列间置换交错器与所述第二输出构件之间。
另外，所述ISP编码器包括第三输出构件，通过其输出第三码位序列输出，其中所述第三输出构件耦合到所述位添加构件或直接耦合到所述接收构件。
或者，所述ISP编码器包括第四输出构件，通过其输出第四码位序列输出，其中所述第四输出构件耦合到所述序列间置换交错器。
本发明还涉及一种序列间置换编码器。所述ISP编码器包括：接收构件，其用于接收信息位序列输入；第一输出构件，其用于输出第一码位序列输出；第二输出构件，其用于输出第二码位序列输出；位添加构件，其耦合到所述接收构件，其中所述位添加构件在所述序列间置换编码器中的对所述接收到的信息位序列输入的任何随后处理之前处理所述接收到的信息位序列输入；第一卷积码编码器，其耦合在所述接收构件与所述第一输出构件之间；以及第二卷积码编码器，其耦合到所述第二输出构件；以及序列间置换交错器，其耦合在所述位添加构件与所述第二卷积码编码器之间。另外，所述ISP编码器包括第三输出构件，其耦合到所述接收构件以输出第三码位序列输出。
或者，所述ISP编码器包括第四输出构件，其耦合到所述序列间置换交错器以输出第四码位序列输出。
附图说明
以下参照附图以实例方式描述本发明，附图将使得读者较容易了解本发明的目的、技术内容、特征和成就，其中：
图1展示说明在ISP涡轮码编码器中所利用的"缩短"和"穿孔"的实例；
图2展示本发明的ISP编码器的第一实施例；
图3展示本发明的ISP编码器的第二实施例；
图4展示本发明的ISP编码器的第三实施例；
图5展示本发明的ISP编码器的第四实施例；以及
图6展示本发明的ISP编码器的第五实施例。
具体实施方式
对优选实施例的详细描述希望说明本发明，而不希望限制实施本发明的形式。
本发明所采用的技术是常规的"缩短"和"穿孔"。请首先参看图1。我们假设输入的第一序列101包括13个位且所有序列置换器处理4个位。根据第11/176,829号美国申请案和第11/414,433号美国申请案，此种序列不是对ISP涡轮码编码器的有效序列输入。然而，通过在序列101中添加三个"0"位，其变成第二序列102，所述第二序列102可由4划分而不会留下任何剩余物。虽然我们在此情况下添加了"0"，但添加其它类型的符号也是可能的，例如"1"。虽然我们在末尾处添加了三个"0"，但用先前的信息位与至少一个"0"交换也是可能的。还请注意，在本说明书中"位"与"符号"的意义可互换。完全了解位添加操作的个人可意识到，添加位使得位序列的扩展长度可有效用于输入到序列间置换交错器。
序列102可由执行序列间置换和卷积码编码(所述两者均已在第11/176,829号美国申请案中论述)的编码器置换和编码，第二序列102变成第三序列103和第四序列104。在第三序列103中，序列中带下划线的数字代表"添加"位。在第四序列104中，序列中带下划线的数字代表"穿孔"位。在序列间置换和/或卷积码编码的过程之后，取走所述添加位或所述穿孔位，所得的序列分别是第五序列103'和第六序列104'。
在编码之前添加所述添加位并在编码之后移除所述添加位称为"缩短"。移除所述穿孔位称为"穿孔"。缩短使得ISP涡轮码***可编码可变长度信息位序列，所述可变长度信息位序列可在信息位序列的长度小于经设计由ISP涡轮编码***处理的长度时编码。穿孔使得码位长度的长度与所需码位长度匹配，且所得的码率与所需码率匹配。将容易注意到，用于移除添加位和移除穿孔位的操作本质上非常相似，因此在本申请案的说明书中我们将把其统一称为"删除"。然而，读者应记住，在实践中人们将使用不同术语来指代所述删除操作。
在取走添加位之后，为了提高带宽效率，可进一步单个地或共同地对输出的"码位序列"穿孔。这种"进一步穿孔"技术已经众所周知，且我们在此将省略详细描述。
在第11/176,829号美国申请案和第11/414,433号美国申请案中可用以下展示的各种方式实施前2段和图1中描述的技术。在图2到4中，接收构件和输出构件分别指示用于接收和输出序列的物理部分。它们可以是装置、电路块、端子、接触件或简单地是线接头。
图2是本发明的第一实施例，其通过选择第11/176,829号美国申请案的图2中的输出106、107和108而从第11/176,829号美国申请案的图2发展而来。在第11/176,829号美国申请案中，只需要三个输出(106、107、108或107、108、109)。
在图2中，位添加构件203向从接收构件202接收到的信息位序列输入添加位。在经过ISP编码器处理之后，第一输出构件207、第二输出构件208和第三输出构件209处的每个码位序列输出受到删除操作，以便去除"添加"或"穿孔"位。如之前提及的，可进一步对码位序列输出执行至少一额外穿孔操作，以便提高带宽效率。
在图3中，第一输出构件207、第二输出构件208和第四输出构件301处的每个码位序列输出类似地受到删除操作，以便去除"添加"位。如之前提及的，可进一步对码位序列输出执行至少一额外穿孔操作，以便提高带宽效率。
在图4中，第三输出构件直接耦合到接收构件202，因而无需在第三输出构件209处执行删除操作。类似地，第一输出构件207和第二输出构件208处的每个码位输出仍然受到删除操作，以便去除"穿孔"位。如之前提及的，可进一步对码位序列输出执行至少一额外穿孔操作，以便提高带宽效率。
图5和图6中展示的编码器分别类似于图4和图3中的编码器。不同之处在于，第一卷积码编码器205直接从接收构件202接收序列，因为并非所有卷积码编码方法都要求事先"缩短"或"穿孔"。如之前提及的，可进一步对码位序列输出执行至少一额外穿孔操作，以便提高带宽效率。
在图2、图3、图4、图5和图6中，第一和第二卷积码编码器可采用以下方法中的至少一种：咬尾卷积编码、补尾卷积码编码。卷积码编码器可用例如Reed-Muller码、BCH码等其它编码方法来代替。可单独编码序列间置换交错器之后和之前的多个序列。
当然，完全理解本发明的个人可意识到，事实上只有穿过序列间置换交错器的序列要求"缩短"或"穿孔"操作。因此，删除操作不要求只在输出构件处执行。其可恰好在序列间置换交错器之后执行，或者如果穿过卷积码编码器的序列不要求"缩短"或"穿孔"，那么在所述卷积码编码器之前执行。
殆正则置换也是一种类型的序列间置换交错器，且"缩短"或"穿孔"可应用于应用殆正则置换作为交错器的涡轮码以编码具有可变长度的位序列。

Claims (34)

1.一种序列间置换编码器，其特征在于，至少包括：
接收构件，其用于接收信息位序列输入；
第一输出构件，其用于输出第一码位序列输出；
第二输出构件，其用于输出第二码位序列输出；
位添加构件，其耦合到所述接收构件，其中所述位添加构件在所述序列间置换编码器中的对所述接收到的信息位序列输入的任何随后处理之前处理所述接收到的信息位序列输入；
第一卷积码编码器，其耦合在所述位添加构件与所述第一输出构件之间；
第二卷积码编码器，其耦合到所述第二输出构件；以及
序列间置换交错器，其耦合在所述位添加构件与所述第二卷积码编码器之间；
其中所述第一卷积码编码器和所述第二卷积码编码器执行以下方法中的至少一种：咬尾卷积编码、补尾卷积码编码。
2.根据权利要求1所述的序列间置换编码器，其特征在于，所述序列间置换编码器进一步包括第三输出构件，所述第三输出构件耦合到所述位添加构件以输出第三码位序列输出。
3.根据权利要求2所述的序列间置换编码器，其特征在于，所述第三输出构件执行删除操作，以便去除由所述位添加构件添加的位。
4.根据权利要求3所述的序列间置换编码器，其特征在于，所述第三码位序列输出经受至少一额外穿孔操作。
5.根据权利要求2所述的序列间置换编码器，其特征在于，所述第三码位序列输出经受至少一额外删除操作。
6.根据权利要求1所述的序列间置换编码器，其特征在于，所述序列间置换编码器进一步包括第三输出构件，所述第三输出构件耦合到所述接收构件以输出第三码位序列输出。
7.根据权利要求6所述的序列间置换编码器，其特征在于，所述第三码位序列输出经受至少一额外删除操作。
8.根据权利要求1所述的序列间置换编码器，其特征在于，所述序列间置换编码器进一步包括第四输出构件，所述第四输出构件耦合到所述序列间置换交错器以输出第四码位序列输出。
9.根据权利要求8所述的序列间置换编码器，其特征在于，所述第四输出构件执行删除操作，以便去除由所述位添加构件添加的位。
10.根据权利要求9所述的序列间置换编码器，其特征在于，所述第四码位序列输出经受至少一额外穿孔操作。
11.根据权利要求8所述的序列间置换编码器，其特征在于，所述第四码位序列输出经受至少一额外删除操作。
12.根据权利要求1所述的序列间置换编码器，其特征在于，所述卷积码编码器所采用的方法由以下方法中的至少一种代替：Reed-Muller码和BCH码。
13.根据权利要求12所述的序列间置换编码器，其特征在于，所述第一码位序列输出或所述第二码位序列输出经受至少一额外穿孔操作。
14.根据权利要求12所述的序列间置换编码器，其特征在于，所述第一码位序列输出经受至少一额外穿孔操作。
15.根据权利要求12所述的序列间置换编码器，其特征在于，所述第二码位序列输出经受至少一额外穿孔操作。
16.根据权利要求1所述的序列间置换编码器，其特征在于，在所述序列间置换交错器之后和之前处理的序列被单独编码。
17.根据权利要求1所述的序列间置换编码器，其特征在于，所述第一输出构件和所述第二输出构件执行删除操作，以便去除由所述位添加构件添加的位。
18.根据权利要求1所述的序列间置换编码器，其特征在于，所述第一码位序列输出和所述第二码位序列输出经受至少一额外穿孔操作。
19.根据权利要求1所述的序列间置换编码器，其特征在于，所述第二输出构件执行删除操作，以便去除由所述位添加构件添加的位。
20.根据权利要求1所述的序列间置换编码器，其特征在于，所述第一输出构件执行删除操作，以便去除由所述位添加构件添加的位。
21.根据权利要求1所述的序列间置换编码器，其特征在于，所述第一码位序列输出经受至少一额外穿孔操作。
22.根据权利要求1所述的序列间置换编码器，其特征在于，所述第二码位序列输出经受至少一额外穿孔操作。
23.一种序列间置换编码器，其特征在于，至少包括：
接收构件，其用于接收信息位序列输入；
第一输出构件，其用于输出第一码位序列输出；
第二输出构件，其用于输出第二码位序列输出；
位添加构件，其耦合到所述接收构件，其中所述位添加构件在所述序列间置换编码器中的对所述接收到的信息位序列输入的任何随后处理之前处理所述接收到的信息位序列输入；
第一卷积码编码器，其耦合在所述接收构件与所述第一输出构件之间；
第二卷积码编码器，其耦合到所述第二输出构件；以及
序列间置换交错器，其耦合在所述位添加构件与所述第二卷积码编码器之间；
其中所述第一卷积码编码器和所述第二卷积码编码器执行以下方法中的至少一种：咬尾卷积编码、补尾卷积码编码。
24.根据权利要求23所述的序列间置换编码器，其特征在于，所述序列间置换编码器进一步包括第三输出构件，所述第三输出构件耦合到所述接收构件以输出第三码位序列输出。
25.根据权利要求24所述的序列间置换编码器，其特征在于，所述第三码位序列输出经受至少一额外穿孔操作。
26.根据权利要求23所述的序列间置换编码器，其特征在于，所述序列间置换编码器进一步包括第四输出构件，所述第四输出构件耦合到所述序列间置换交错器以输出第四码位序列输出。
27.根据权利要求26所述的序列间置换编码器，其特征在于，所述第四输出构件执行删除操作，以便去除由所述位添加构件添加的位。
28.根据权利要求27所述的序列间置换编码器，其特征在于，所述第四码位序列输出经受至少一额外穿孔操作。
29.根据权利要求23所述的序列间置换编码器，其特征在于，所述卷积码编码器所采用的方法由以下方法中的至少一种代替：Reed-Muller码和BCH码。
30.根据权利要求23所述的序列间置换编码器，其特征在于，在所述序列间置换交错器之后和之前处理的序列被单独编码。
31.根据权利要求23所述的序列间置换编码器，其特征在于，所述第二输出构件执行删除操作，以便去除由所述位添加构件添加的位。
32.根据权利要求31所述的序列间置换编码器，其特征在于，所述第一码位序列输出或所述第二码位序列输出经受至少一额外穿孔操作。
33.根据权利要求31所述的序列间置换编码器，其特征在于，所述第一码位序列输出经受至少一额外穿孔操作。
34.根据权利要求31所述的序列间置换编码器，其特征在于，所述第二码位序列输出经受至少一额外穿孔操作。
CN201410505545.8A 2006-08-31 2007-08-31 在序列间置换涡轮码***中利用可变长度输入 Pending CN104320146A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/513,158 US7797615B2 (en) 2005-07-07 2006-08-31 Utilizing variable-length inputs in an inter-sequence permutation turbo code system
US11/513,158 2006-08-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101457086A Division CN101136640A (zh) 2006-08-31 2007-08-31 在序列间置换涡轮码***中利用可变长度输入

Publications (1)

Publication Number Publication Date
CN104320146A true CN104320146A (zh) 2015-01-28

Family

ID=38692065

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2007101457086A Pending CN101136640A (zh) 2006-08-31 2007-08-31 在序列间置换涡轮码***中利用可变长度输入
CN201410505545.8A Pending CN104320146A (zh) 2006-08-31 2007-08-31 在序列间置换涡轮码***中利用可变长度输入

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2007101457086A Pending CN101136640A (zh) 2006-08-31 2007-08-31 在序列间置换涡轮码***中利用可变长度输入

Country Status (4)

Country Link
US (1) US7797615B2 (zh)
EP (2) EP1895666A1 (zh)
CN (2) CN101136640A (zh)
TW (1) TWI357726B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8074155B2 (en) * 2006-09-28 2011-12-06 Broadcom Corporation Tail-biting turbo coding to accommodate any information and/or interleaver block size
US7873897B2 (en) * 2007-09-17 2011-01-18 Industrial Technology Research Institute Devices and methods for bit-level coding and decoding of turbo codes
US8769365B2 (en) 2010-10-08 2014-07-01 Blackberry Limited Message rearrangement for improved wireless code performance
WO2012047235A1 (en) * 2010-10-08 2012-04-12 Research In Motion Limited Message rearrangement for improved code performance
US9043667B2 (en) 2011-11-04 2015-05-26 Blackberry Limited Method and system for up-link HARQ-ACK and CSI transmission
KR102127021B1 (ko) 2012-05-11 2020-06-26 블랙베리 리미티드 캐리어 어그리게이션을 위한 업링크 ｈａｒｑ 및 ｃｓｉ 다중화를 위한 방법 및 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1001544A1 (en) * 1998-11-09 2000-05-17 Canon Kabushiki Kaisha Device and method of adapting turbocoders and the associated decoders to sequences of variable length
CN1274202A (zh) * 1999-02-19 2000-11-22 Ntt移动通信网株式会社 交错方法、交错装置、加速编码方法以及加速编码装置
CN1331549A (zh) * 2000-07-05 2002-01-16 Lg电子株式会社 在移动通信***中配置传输的方法
US6665833B1 (en) * 1999-07-08 2003-12-16 Nortel Networks Limited Puncturing of convolutional codes
CN1538684A (zh) * 2003-04-14 2004-10-20 中兴通讯股份有限公司 一种无线局域网基带处理和编码调制的装置及方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400768A (en) * 1980-06-04 1983-08-23 Burroughs Corporation Parallel access computer memory system employing a power-of-two memory modules
JPS5753806A (en) 1980-09-16 1982-03-31 Toshiba Corp Processor of digital signal
US4754394A (en) 1984-10-24 1988-06-28 International Business Machines Corporation Multiprocessing system having dynamically allocated local/global storage and including interleaving transformation circuit for transforming real addresses to corresponding absolute address of the storage
JPH063589B2 (ja) 1987-10-29 1994-01-12 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン アドレス置換装置
US5224100A (en) * 1991-05-09 1993-06-29 David Sarnoff Research Center, Inc. Routing technique for a hierarchical interprocessor-communication network between massively-parallel processors
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5530707A (en) * 1994-03-09 1996-06-25 At&T Corp. Area-efficient decoders for rate-k/n convolutional codes and other high rate trellis codes
US5519734A (en) 1994-08-15 1996-05-21 Lsi Logic Corporation Synchronization arrangement for decoder-de-interleaver
DE59610391D1 (de) 1995-06-12 2003-06-05 Siemens Ag Verfahren und Codiereinrichtung zur gesicherten Übertragung von Daten mittels Mehrkomponenten-Codierung
US5815515A (en) * 1996-03-28 1998-09-29 Lsi Logic Corporation Edge metric calculation method and apparatus using permutations
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5734962A (en) * 1996-07-17 1998-03-31 General Electric Company Satellite communications system utilizing parallel concatenated coding
US5812601A (en) 1996-11-15 1998-09-22 Telefonaktiebolaget Lm Ericsson Coding for higher-level modulation
US6373831B1 (en) 1997-03-26 2002-04-16 Nortel Networks Ltd. Systems and methods of channel coding and inverse-multiplexing for multi-carrier CDMA systems
US6014761A (en) 1997-10-06 2000-01-11 Motorola, Inc. Convolutional interleaving/de-interleaving method using pointer incrementing across predetermined distances and apparatus for data transmission
JP3347335B2 (ja) 1997-11-10 2002-11-20 株式会社エヌ・ティ・ティ・ドコモ インタリービング方法、インタリービング装置、及びインタリーブパターン作成プログラムを記録した記録媒体
CN1144377C (zh) * 1998-04-18 2004-03-31 三星电子株式会社 信道编码装置
US6477680B2 (en) * 1998-06-26 2002-11-05 Agere Systems Inc. Area-efficient convolutional decoder
FR2782425B1 (fr) * 1998-07-31 2000-10-13 France Telecom Procede et dispositif de codage correcteur d'erreurs et procede et dispositif de decodage correspondant
JP2000068863A (ja) 1998-08-19 2000-03-03 Fujitsu Ltd 符号化装置及びその方法
JP2000151427A (ja) 1998-09-08 2000-05-30 Sony Corp 符号化装置および方法、復号装置および方法、提供媒体、並びにデ―タ置換位置情報を生成するための方法
US6044116A (en) * 1998-10-29 2000-03-28 The Aerospace Corporation Error-floor mitigated and repetitive turbo coding communication system
US6292918B1 (en) 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
FR2785741B1 (fr) 1998-11-09 2001-01-26 Canon Kk Dispositif et procede de codage et d'entrelacement pour des turbocodes series ou hybrides
DE69943198D1 (de) 1998-12-30 2011-03-31 Canon Kk Kodierungsvorrichtung und Verfahren, Dekodierungsvorrichtung und Verfahren und dazugehörige Systeme
US6678843B2 (en) 1999-02-18 2004-01-13 Interuniversitair Microelektronics Centrum (Imec) Method and apparatus for interleaving, deinterleaving and combined interleaving-deinterleaving
WO2000064058A1 (fr) 1999-04-16 2000-10-26 Fujitsu Limited Codeur et decodeur
US6414988B1 (en) 1999-05-12 2002-07-02 Qualcomm Incorporated Amplitude and phase estimation method in a wireless communication system
US6618371B1 (en) * 1999-06-08 2003-09-09 Cisco Technology, Inc. Butterfly network with switches set for two node disjoint paths and method for forming the paths
US6697990B2 (en) 1999-12-15 2004-02-24 Hughes Electronics Corporation Interleaver design for parsed parallel concatenated codes
MXPA01010239A (es) 2000-02-10 2002-07-30 Hughes Electronics Corp Sistema y metodo que emplean un decodificador modular para decodificar codigos turbo y similares al turbo en una red de comunicaciones.
DE10008064B4 (de) * 2000-02-22 2009-07-02 Siemens Ag Verfahren zum Anpassen der einem Turbo-Codierer zuzuführenden Datenblöcke und entsprechende Kommunikationsvorrichtung
US6922472B2 (en) * 2000-05-05 2005-07-26 Teleputers, Llc Method and system for performing permutations using permutation instructions based on butterfly networks
CA2348941C (en) * 2000-05-26 2008-03-18 Stewart N. Crozier Method and system for high-spread high-distance interleaving for turbo-codes
JP2002076933A (ja) * 2000-08-31 2002-03-15 Sony Corp 軟出力復号装置及び軟出力復号方法、並びに、復号装置及び復号方法
KR100393608B1 (ko) * 2000-09-29 2003-08-09 삼성전자주식회사 유.엠.티.에스시스템내 터보부호화기의 내부 인터리버 및인터리빙 수행 방법
US20020124224A1 (en) * 2000-12-29 2002-09-05 Blankenship Thomas Keith Method and system for matching information rates in turbo coded channels
US6845482B2 (en) * 2001-02-28 2005-01-18 Qualcomm Incorporated Interleaver for turbo decoder
US20030002474A1 (en) * 2001-03-21 2003-01-02 Thomas Alexander Multi-stream merge network for data width conversion and multiplexing
US7313192B2 (en) * 2001-05-31 2007-12-25 Nxp B.V. Method and apparatus for a complementary encoder/decoder
US6603412B2 (en) * 2001-06-08 2003-08-05 Texas Instruments Incorporated Interleaved coder and method
US7085969B2 (en) * 2001-08-27 2006-08-01 Industrial Technology Research Institute Encoding and decoding apparatus and method
JP3669433B2 (ja) * 2001-12-25 2005-07-06 ソニー株式会社 インターリーブ装置及びインターリーブ方法、符号化装置及び符号化方法、並びに復号装置及び復号方法
AU2003208028B2 (en) * 2002-02-06 2005-07-07 Samsung Electronics Co., Ltd. Interleaver and interleaving method in a communication system
US7058874B2 (en) * 2002-05-24 2006-06-06 Lucent Technologies Inc. Interleaver address generator and method of generating an interleaver address
US7236480B2 (en) * 2002-06-07 2007-06-26 Sandbridge Technologies, Inc. Method of first interleaving of a two interleaver transmitter
US6961888B2 (en) * 2002-08-20 2005-11-01 Flarion Technologies, Inc. Methods and apparatus for encoding LDPC codes
US6903665B2 (en) 2002-10-30 2005-06-07 Spacebridge Semiconductor Corporation Method and apparatus for error control coding in communication systems using an outer interleaver
US6957375B2 (en) * 2003-02-26 2005-10-18 Flarion Technologies, Inc. Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation
US20050216700A1 (en) * 2004-03-26 2005-09-29 Hooman Honary Reconfigurable parallelism architecture
WO2006075382A1 (ja) * 2005-01-14 2006-07-20 Fujitsu Limited 符号化方法、復号方法及びそれらの装置
US20070011557A1 (en) * 2005-07-07 2007-01-11 Highdimension Ltd. Inter-sequence permutation turbo code system and operation methods thereof
US7856579B2 (en) * 2006-04-28 2010-12-21 Industrial Technology Research Institute Network for permutation or de-permutation utilized by channel coding algorithm
JP4661658B2 (ja) 2006-03-30 2011-03-30 アイシン・エィ・ダブリュ株式会社 運転支援方法、運転支援装置及び運転支援プログラム
US7873897B2 (en) 2007-09-17 2011-01-18 Industrial Technology Research Institute Devices and methods for bit-level coding and decoding of turbo codes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1001544A1 (en) * 1998-11-09 2000-05-17 Canon Kabushiki Kaisha Device and method of adapting turbocoders and the associated decoders to sequences of variable length
CN1274202A (zh) * 1999-02-19 2000-11-22 Ntt移动通信网株式会社 交错方法、交错装置、加速编码方法以及加速编码装置
US6665833B1 (en) * 1999-07-08 2003-12-16 Nortel Networks Limited Puncturing of convolutional codes
CN1331549A (zh) * 2000-07-05 2002-01-16 Lg电子株式会社 在移动通信***中配置传输的方法
CN1538684A (zh) * 2003-04-14 2004-10-20 中兴通讯股份有限公司 一种无线局域网基带处理和编码调制的装置及方法

Also Published As

Publication number Publication date
US20070022353A1 (en) 2007-01-25
US7797615B2 (en) 2010-09-14
EP1895666A1 (en) 2008-03-05
CN101136640A (zh) 2008-03-05
TWI357726B (en) 2012-02-01
TW200814545A (en) 2008-03-16
EP2763322A1 (en) 2014-08-06

Similar Documents

Publication Publication Date Title
CN104320146A (zh) 在序列间置换涡轮码***中利用可变长度输入
KR960043552A (ko) 에러정정 부호화 복호화방법 및 이 방법을 사용하는 회로
WO2003034597A1 (en) Huffman coding
JPS63123232A (ja) 単一ビットの誤り検出方法とそれを用いた算術デコ−ダ
Wong et al. Error detection in arithmetic coding with artificial markers
CN113630125A (zh) 数据压缩、编码解压缩方法、装置、电子设备及存储介质
JP5913748B2 (ja) セキュアで損失のないデータ圧縮
EP3469711B1 (en) Encoders, decoders and methods utilizing mode symbols
US20100246983A1 (en) Data compression method
WO2017042676A1 (en) A method of protecting data using compression algorithms
CA2398955C (en) Method for compressing data
KR20040044589A (ko) 다수결 논리를 이용한 ｒｍ 부호의 연판정 복호 방법 및그 장치
CN1131482C (zh) 广义异步串行通信协议数据链路层软件接口方法
CN115941116A (zh) 编码方法、转换编码器和解码方法
CN102244521A (zh) 一种归零Turbo码编码参数的盲识别方法
KR100997870B1 (ko) 데이터 인코딩 및 디코딩 방법, 데이터 전송 방법, 송신기 및 수신기
JP2007306212A (ja) 送信装置、受信装置、通信システム、及び通信方法
Amin et al. Modified run length encoding scheme with introduction of bit stuffing for efficient data compression
Zhou et al. Joint security and performance enhancement for secure arithmetic coding
US20190020743A1 (en) Data transmitting apparatus, data receiving apparatus and method thereof
Makala et al. Stiff Frame Encryption Using Compression
Zhou et al. Cryptanalysis of secure arithmetic coding
WO2003001679A2 (en) A coding method, particularly a numeric coding method
KR20230021567A (ko) 데이터를 인코딩 및/또는 디코딩하기 위한 방법 및 장치
KR100396827B1 (ko) 데이터 전송 시스템에서 병렬 길쌈 부호화 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150128