CN104319293A - 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 - Google Patents
金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 Download PDFInfo
- Publication number
- CN104319293A CN104319293A CN201410643441.3A CN201410643441A CN104319293A CN 104319293 A CN104319293 A CN 104319293A CN 201410643441 A CN201410643441 A CN 201410643441A CN 104319293 A CN104319293 A CN 104319293A
- Authority
- CN
- China
- Prior art keywords
- substrate
- photosensitive material
- film transistor
- active layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 48
- 239000010409 thin film Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 60
- 239000003960 organic solvent Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 61
- 150000004706 metal oxides Chemical class 0.000 claims description 45
- 239000010408 film Substances 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 11
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 10
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- 229910021645 metal ion Inorganic materials 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 238000001035 drying Methods 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 3
- SMFFOCYRDBWPIA-UHFFFAOYSA-N N.[O-2].[Zn+2] Chemical compound N.[O-2].[Zn+2] SMFFOCYRDBWPIA-UHFFFAOYSA-N 0.000 description 61
- 229920002120 photoresistant polymer Polymers 0.000 description 53
- 238000000151 deposition Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000011701 zinc Substances 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000004132 cross linking Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 229910005555 GaZnO Inorganic materials 0.000 description 2
- -1 InZnO (IZO) Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 150000001732 carboxylic acid derivatives Chemical class 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置，属于薄膜晶体管制造工艺领域。其中，金属氧化物薄膜晶体管的制作方法包括形成氧化物有源层的图形的步骤，所述形成氧化物有源层的图形的步骤包括：在基板上形成由感光材料组成的多个倒台面结构；在形成有所述倒台面结构的基板上形成氧化物有源层薄膜；将形成有所述氧化物有源层薄膜的基板沉浸在有机溶剂中，溶解掉基板上的感光材料，形成氧化物有源层的图形。本发明的技术方案能够解决采用湿法刻蚀形成氧化物有源层的图形难以控制的问题。
Description
技术领域
本发明涉及薄膜晶体管制造工艺领域，特别是指一种金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置。
背景技术
氮氧化锌(ZnON)是一种高迁移率的半导体材料，采用氮氧化锌来制作薄膜晶体管(TFT)的有源层有利于改善TFT器件的性能。
现有形成氮氧化锌图形的工艺包括：“沉积氮氧化锌----光刻胶曝光显影-----刻蚀------剥离光刻胶”四步骤，在刻蚀形成氮氧化锌的图形时，由于氮氧化锌的干刻速率很慢，因此不适合采用干法刻蚀来形成氮氧化锌的图形。而在采用湿法刻蚀来形成氮氧化锌的图形时，刻蚀液的选择非常关键，由于氮氧化锌既溶于酸性溶液也溶于碱性溶液，当其作为TFT的有源层时，氮氧化锌的刻蚀比较难以控制：当采用碱性刻蚀液对氮氧化锌进行刻蚀时，如果刻蚀时间过长，氮氧化锌表面保留的光刻胶会受到影响，进而影响受光刻胶保护的氮氧化锌有源层；当采用酸性刻蚀液对氮氧化锌进行刻蚀时，如果刻蚀液浓度比较大，能够使得氮氧化锌刻蚀无残留，但钻刻严重；如果刻蚀液浓度比较低，将会出现氮氧化锌未刻蚀完全时已经出现钻刻的情况。因此，采用湿法刻蚀来形成氮氧化锌的图形比较难以控制，严重影响了氮氧化锌作为有源层的应用。
发明内容
本发明要解决的技术问题是提供一种金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置，能够解决采用湿法刻蚀形成氧化物有源层的图形难以控制的问题。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种金属氧化物薄膜晶体管的制作方法，所述制作方法包括形成氧化物有源层的图形的步骤，所述形成氧化物有源层的图形的步骤包括：
在基板上形成由感光材料组成的多个倒台面结构；
在形成有所述倒台面结构的基板上形成氧化物有源层薄膜；
将形成有所述氧化物有源层薄膜的基板沉浸在有机溶剂中，溶解掉基板上的感光材料，形成氧化物有源层的图形。
进一步地，所述在基板上形成由感光材料组成的多个倒台面结构包括：
在基板上形成感光材料层；
以氧化物有源层的图形为掩膜，对所述感光材料层进行掩膜曝光；
对掩膜曝光后的所述感光材料层进行反转烘干和泛曝光，显影形成感光材料层的图形，所述感光材料层的图形的横截面为倒台面。
进一步地，所述在基板上形成感光材料层包括：
在形成有栅极和栅绝缘层的基板上旋涂一层感光材料，形成所述感光材料层。
进一步地，所述以氧化物有源层的图形为掩膜，对所述感光材料层进行掩膜曝光之前还包括：
在真空中对形成有所述感光材料层的基板进行烘干，烘干温度为92-100℃，烘干时间为10-12min。
进一步地，所述对掩膜曝光后的所述感光材料层进行反转烘干和泛曝光包括：
在真空中对掩膜曝光后的所述感光材料层进行反转烘干，反转烘干温度为85-90℃，时间为10-12min，之后对所述感光材料层进行泛曝光，泛曝光光强为90mW/cm2，曝光时间为5-6s。
进一步地，所述在形成有所述倒台面结构的基板上形成氧化物有源层薄膜包括：
在预设的温度下采用溅射方式在形成有所述倒台面结构的基板上形成氧化物有源层薄膜。
进一步地，所述氧化物有源层的材料包括In，Ga，Zn，Hf，Sn，Al中的一种或多种形成的金属氧化物半导体，以及对所述金属氧化物半导体进行金属离子或非金属离子掺杂形成的半导体。
进一步地，所述有机溶剂包括丙酮和氯苯。
进一步地，所述制作方法具体包括：
提供一衬底基板；
通过一次构图工艺在所述衬底基板上形成栅电极和栅线；
在形成有所述栅电极和栅线的基板上形成栅绝缘层；
在所述栅绝缘层上形成氧化物有源层的图形；
通过一次构图工艺在形成有所述氧化物有源层的基板上形成刻蚀阻挡层的图形；
通过一次构图工艺在形成有所述刻蚀阻挡层的图形的基板上形成源电极、漏电极和数据线。
本发明实施例还提供了一种金属氧化物薄膜晶体管阵列基板的制作方法，在以上述方法制作金属氧化物薄膜晶体管之后，通过一次构图工艺在形成有源电极、漏电极和数据线的基板上形成包括有过孔的钝化层；通过一次构图工艺在所述钝化层上形成像素电极，所述像素电极通过所述过孔与所述漏电极连接。
本发明实施例还提供了一种上述方法制作的金属氧化物薄膜晶体管，所述薄膜晶体管的源电极和漏电极与未被刻蚀阻挡层覆盖的氧化物有源层相连接。
本发明实施例还提供了一种阵列基板，包括上述的金属氧化物薄膜晶体管，还包括位于形成有所述源电极、漏电极和数据线的基板上的包括有过孔的钝化层；位于所述钝化层上的像素电极，所述像素电极通过所述过孔与所述漏电极连接。
本发明实施例还提供了一种显示装置，包括上述的阵列基板。
本发明的实施例具有以下有益效果：
上述方案中，形成氧化物有源层的图形的工艺由现有的“沉积氮氧化锌----光刻胶曝光显影-----刻蚀------剥离光刻胶”四步骤变为“感光材料构图----沉积氧化物有源层-----剥离感光材料”三个步骤完成，不但节省了制作时间，降低了制作成本，而且能够解决采用湿法刻蚀形成氧化物有源层的图形难以控制的问题。
附图说明
图1为现有技术制作氮氧化锌的图形的流程示意图；
图2为本发明实施例制作氮氧化锌的图形的流程示意图。
附图标记
1 氮氧化锌层 2 光刻胶
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中采用湿法刻蚀形成氮氧化锌的图形难以控制的问题，提供一种金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置，能够解决采用湿法刻蚀形成氧化物有源层的图形难以控制的问题。
本发明实施例提供了一种金属氧化物薄膜晶体管的制作方法，所述制作方法包括形成氧化物有源层的图形的步骤，所述形成氧化物有源层的图形的步骤包括：
在基板上形成由感光材料组成的多个倒台面结构；
在形成有所述倒台面结构的基板上形成氧化物有源层薄膜；
将形成有所述氧化物有源层薄膜的基板沉浸在有机溶剂中，溶解掉基板上的感光材料，形成氧化物有源层的图形。
本发明的金属氧化物薄膜晶体管的制作方法中，形成氧化物有源层的图形的工艺由现有的“沉积氮氧化锌----光刻胶曝光显影-----刻蚀------剥离光刻胶”四步骤变为“感光材料构图----沉积氧化物有源层-----剥离感光材料”三个步骤完成，不但节省了制作时间，降低了制作成本，而且能够解决采用湿法刻蚀形成氧化物有源层的图形难以控制的问题。
进一步地，所述在基板上形成由感光材料组成的多个倒台面结构包括：
在基板上形成感光材料层；
以氧化物有源层的图形为掩膜，对所述感光材料层进行掩膜曝光；
对掩膜曝光后的所述感光材料层进行反转烘干和泛曝光，显影形成感光材料层的图形，所述感光材料层的图形的横截面为倒台面。
进一步地，所述在基板上形成感光材料层包括：
在形成有栅极和栅绝缘层的基板上旋涂一层感光材料，形成所述感光材料层。
进一步地，所述以氧化物有源层的图形为掩膜，对所述感光材料层进行掩膜曝光之前还包括：
在真空中对形成有所述感光材料层的基板进行烘干，烘干温度为92-100摄氏度，烘干时间为10-12分钟。
进一步地，所述对掩膜曝光后的所述感光材料层进行反转烘干和泛曝光包括：
在真空中对掩膜曝光后的所述感光材料层进行反转烘干，反转烘干温度为85-90摄氏度，时间为10-12分钟，之后对所述感光材料层进行泛曝光，泛曝光光强为90mW/cm2，曝光时间为5-6s。
进一步地，所述在形成有所述倒台面结构的基板上形成氧化物有源层薄膜包括：
在预设的温度下采用溅射方式在形成有所述倒台面结构的基板上形成氧化物有源层薄膜。
进一步地，所述氧化物有源层的材料包括In，Ga，Zn，Hf，Sn，Al中的一种或多种形成的金属氧化物半导体，以及对所述金属氧化物半导体进行金属离子或非金属离子掺杂形成的半导体。
具体地，所述有机溶剂可以包括丙酮和氯苯。
进一步地，所述制作方法具体包括：
提供一衬底基板；
通过一次构图工艺在所述衬底基板上形成栅电极和栅线；
在形成有所述栅电极和栅线的基板上形成栅绝缘层；
在所述栅绝缘层上形成氧化物有源层的图形；
通过一次构图工艺在形成有所述氧化物有源层的基板上形成刻蚀阻挡层的图形；
通过一次构图工艺在形成有所述刻蚀阻挡层的图形的基板上形成源电极、漏电极和数据线。
本发明实施例还提供了一种金属氧化物薄膜晶体管阵列基板的制作方法，包括上述的金属氧化物薄膜晶体管的制作方法，还包括：通过一次构图工艺在形成有所述源电极、漏电极和数据线的基板上形成包括有过孔的钝化层；通过一次构图工艺在所述钝化层上形成像素电极，所述像素电极通过所述过孔与所述漏电极连接。
本发明实施例还提供了一种以上述方法制作的金属氧化物薄膜晶体管，所述薄膜晶体管的源电极和漏电极与未被刻蚀阻挡层覆盖的氧化物有源层相连接。其中，所述氧化物有源层的材料包括In，Ga，Zn，Hf，Sn，Al中的一种或多种形成的金属氧化物半导体，以及对所述金属氧化物半导体进行金属离子或非金属离子掺杂形成的半导体。
本发明实施例还提供了一种金属氧化物薄膜晶体管阵列基板，包括上述的金属氧化物薄膜晶体管，还包括位于形成有所述源电极、漏电极和数据线的基板上的包括有过孔的钝化层；位于所述钝化层上的像素电极，所述像素电极通过所述过孔与所述漏电极连接。
本发明实施例还提供了一种显示装置，包括上述的金属氧化物薄膜晶体管阵列基板。其中，金属氧化物薄膜晶体管阵列基板的结构同上述实施例，在此不再赘述。另外，显示装置其他部分的结构可以参考现有技术，对此本文不再详细描述。该显示装置可以为：显示面板、电子纸、电视、显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
下面结合附图以及具体的实施例对本发明的技术方案进行进一步地介绍：
如图1所示，现有金属氧化物薄膜晶体管的制作方法中，形成氮氧化锌图形的工艺包括以下步骤：
(1)如图1A所示，在基板上沉积氮氧化锌层1；
(2)如图1B所示，在氮氧化锌层1上涂覆光刻胶2，并对光刻胶2进行曝光显影，形成光刻胶保留区域和光刻胶未保留区域，其中光刻胶保留区域对应氮氧化锌的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；
(3)如图1C所示，采用湿法刻蚀对氮氧化锌层1进行刻蚀，光刻胶未保留区域区域的氮氧化锌层1被去除，光刻胶保留区域的氮氧化锌层1保留下来；
(4)如图1D所示，剥离光刻胶，形成氮氧化锌的图形。
在现有制作氮氧化锌图形的工艺中，光刻的显影液会对氮氧化锌进行腐蚀，另外氮氧化锌极易溶解，刻蚀工艺难以控制，现有技术通常采浓度为0.4％稀盐酸来对氮氧化锌进行刻蚀，但是刻蚀的过程难以控制，并且稀盐酸的浓度也不好控制。
为了解决上述问题，本发明实施例提供了一种金属氧化物薄膜晶体管的制作方法，该金属氧化物薄膜晶体管采用氮氧化锌来制作有源层，该制作方法包括形成氮氧化锌的图形的步骤，如图2所示，该形成氮氧化锌的图形的方法具体包括以下步骤：
步骤A：如图2A所示，在基板上形成由光刻胶2组成的多个倒台面结构；
本实施例是采用剥离方式来形成氮氧化锌的图形，即首先在基板表面上涂覆一层或多层光刻胶，通过对其进行不同形式的曝光、烘烤、显影、后烘烤等工艺处理后，在基板上会得到光刻胶几何图形，然后通过蒸发或溅射等方法，在基板表面形成不连续的氮氧化锌层，最后剥离掉光刻胶及其上的氮氧化锌层，而与基板紧密接触的氮氧化锌层就会保留下来，形成氮氧化锌层的图形。剥离方式的关键是通过蒸发或溅射氮氧化锌层后使光刻胶上的氮氧化锌层与基板上的氮氧化锌层断开，这样易于剥离液渗透进去溶解光刻胶。要达到这一点，通常要求光刻胶层经过曝光和显影后制备成的图形剖面呈倒梯形或倒“凸”字形，即光刻胶横截面为上宽下窄的倒台面结构，这样可以使淀积的氮氧化锌层在光刻胶掩膜区域断开。
首先在基板上涂覆一层光刻胶2，在金属氧化物薄膜晶体管的制作方法中，该基板上已经形成有栅极和栅绝缘层，具体地，在形成有栅极和栅绝缘层的基板上旋涂一层感光材料，即光刻胶2。以待形成的氮氧化锌的图形为掩膜，对光刻胶2进行掩膜曝光，优选地，在对光刻胶2进行掩膜曝光之前，可以在真空中对形成有光刻胶2的基板进行烘干，烘干温度优选为92-100摄氏度，烘干时间优选为10-12分钟。光刻胶主要由三部分组成：光敏成分、树脂、溶剂。当经过掩膜曝光后，掩膜曝光区域的光敏成分转变成羧酸，亲水，可溶于碱性显影液中，此时光刻胶可视为正性光刻胶。
对掩膜曝光后的光刻胶2进行反转烘干，优选地，在真空中对掩膜曝光后的光刻胶2进行反转烘干，反转烘干的温度优选为85-90摄氏度，反转烘干的时间优选为10-12分钟，反转烘干导致树脂部分在相对较高的温度下发生交联反应，而掩膜曝光后产生的羧酸对交联反应有促进作用，在曝光的区域发生的交联反应比未曝光的区域中多得多。
之后对光刻胶2进行泛曝光，泛曝光的光强优选为90mW/cm2，曝光时间优选为5-6s。在泛曝光后显影，第一次掩膜曝光未曝光部分的光刻胶在第二次泛曝光后溶于显影液，而第一次掩膜曝光部分的光刻胶由于发生了交联反应在第二次泛曝光后反而不溶于显影液，由此在经过两次曝光后，形成的光刻胶2的图形的横截面如图2A所示，为倒台面。
光刻胶的倒台面结构可以使得沉积的氮氧化锌层在光刻胶的上下两端无法连续，同时倒台面结构的存在使得有机溶剂可以渗透进倒台面侧部的缝隙进而溶解氮氧化锌层底部的光刻胶，使得上部的氮氧化锌层崩塌而实现氮氧化锌层的剥离，在基板上形成氮氧化锌层的图形。
步骤B：如图2B所示，在形成有倒台面结构的基板上形成氮氧化锌层1；
具体地，可以在预设的温度下采用溅射方式在形成有所述倒台面结构的基板上形成氮氧化锌薄膜。
步骤C：如图2C所示，将形成有氮氧化锌层1的基板沉浸在有机溶剂中，溶解掉基板上的光刻胶2，形成氮氧化锌层1的图形。
其中，有机溶剂可以为丙酮和氯苯，将沉积有氮氧化锌层1的基板沉浸在氯苯/丙酮等强有机溶剂中，溶解光刻胶，随着光刻胶的溶解，光刻胶上的氮氧化锌层也随之脱落，最终形成了需要的氮氧化锌层1的图形。
本实施例形成氮氧化锌的图形的工艺由现有的“沉积氮氧化锌----光刻胶曝光显影-----刻蚀------剥离光刻胶”四步骤变为“光刻胶曝光显影----沉积氮氧化锌-----剥离光刻胶”三个步骤完成，不但节省了制作时间，降低了制作成本，而且能够解决采用湿法刻蚀形成氮氧化锌图形难以控制的问题。还解决了光刻胶曝光显影过程中，碱性显影液会对氮氧化锌造成腐蚀的问题。
本实施例以氧化物有源层采用氮氧化锌为例进行说明，进一步地，氧化物有源层的材料包括In，Ga，Zn，Hf，Sn，Al中的一种或多种形成的金属氧化物半导体，如ZnO，InZnO(IZO)，ZnSnO(ZTO)，InSnZnO(ITZO)，GaZnO(GZO)，InGaZnO(IGZO)，HfInZnO(HIZO)，SnInO(ITO)，AlInZnO(AIZO)等，以及对所述金属氧化物半导体进行金属离子或非金属离子掺杂形成的半导体，如ZnO:Ga,ZnO:Li，IGZO：Li，IGZO：N，ZnO：N等。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (13)
1.一种金属氧化物薄膜晶体管的制作方法，其特征在于，所述制作方法包括形成氧化物有源层的图形的步骤，所述形成氧化物有源层的图形的步骤包括：
在基板上形成由感光材料组成的多个倒台面结构；
在形成有所述倒台面结构的基板上形成氧化物有源层薄膜；
将形成有所述氧化物有源层薄膜的基板沉浸在有机溶剂中，溶解掉基板上的感光材料，形成氧化物有源层的图形。
2.根据权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述在基板上形成由感光材料组成的多个倒台面结构包括：
在基板上形成感光材料层；
以氧化物有源层的图形为掩膜，对所述感光材料层进行掩膜曝光；
对掩膜曝光后的所述感光材料层进行反转烘干和泛曝光，显影形成感光材料层的图形，所述感光材料层的图形的横截面为倒台面。
3.根据权利要求2所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述在基板上形成感光材料层包括：
在形成有栅极和栅绝缘层的基板上旋涂一层感光材料，形成所述感光材料层。
4.根据权利要求2所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述以氧化物有源层的图形为掩膜，对所述感光材料层进行掩膜曝光之前还包括：
在真空中对形成有所述感光材料层的基板进行烘干，烘干温度为92-100℃，烘干时间为10-12min。
5.根据权利要求2所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述对掩膜曝光后的所述感光材料层进行反转烘干和泛曝光包括：
在真空中对掩膜曝光后的所述感光材料层进行反转烘干，反转烘干温度为85-90℃，时间为10-12min，之后对所述感光材料层进行泛曝光，泛曝光光强为90mW/cm2，曝光时间为5-6s。
6.根据权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述在形成有所述倒台面结构的基板上形成氧化物有源层薄膜包括：
在预设的温度下采用溅射方式在形成有所述倒台面结构的基板上形成氧化物有源层薄膜。
7.根据权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述氧化物有源层的材料包括In，Ga，Zn，Hf，Sn，Al中的一种或多种形成的金属氧化物半导体，以及对所述金属氧化物半导体进行金属离子或非金属离子掺杂形成的半导体。
8.根据权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述有机溶剂包括丙酮和氯苯。
9.根据权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述制作方法具体包括：
提供一衬底基板；
通过一次构图工艺在所述衬底基板上形成栅电极和栅线；
在形成有所述栅电极和栅线的基板上形成栅绝缘层；
在所述栅绝缘层上形成氧化物有源层的图形；
通过一次构图工艺在形成有所述氧化物有源层的基板上形成刻蚀阻挡层的图形；
通过一次构图工艺在形成有所述刻蚀阻挡层的图形的基板上形成源电极、漏电极和数据线。
10.一种金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，在以权利要求1-9中任一项所述方法制作金属氧化物薄膜晶体管之后，通过一次构图工艺在形成有源电极、漏电极和数据线的基板上形成包括有过孔的钝化层；通过一次构图工艺在所述钝化层上形成像素电极，所述像素电极通过所述过孔与所述漏电极连接。
11.一种以权利要求1-9中任一项所述方法制作的金属氧化物薄膜晶体管，其特征在于，所述薄膜晶体管的源电极和漏电极与未被刻蚀阻挡层覆盖的氧化物有源层相连接。
12.一种阵列基板，其特征在于，包括如权利要求11所述的金属氧化物薄膜晶体管，还包括位于形成有所述源电极、漏电极和数据线的基板上的包括有过孔的钝化层；位于所述钝化层上的像素电极，所述像素电极通过所述过孔与所述漏电极连接。
13.一种显示装置，其特征在于，包括如权利要求12所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410643441.3A CN104319293A (zh) | 2014-11-10 | 2014-11-10 | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410643441.3A CN104319293A (zh) | 2014-11-10 | 2014-11-10 | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104319293A true CN104319293A (zh) | 2015-01-28 |
Family
ID=52374501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410643441.3A Pending CN104319293A (zh) | 2014-11-10 | 2014-11-10 | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104319293A (zh) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538457A (zh) * | 2015-01-15 | 2015-04-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN104635994A (zh) * | 2015-03-17 | 2015-05-20 | 蚌埠玻璃工业设计研究院 | 一种触摸屏金属图形的制作方法 |
| CN105206678A (zh) * | 2015-10-29 | 2015-12-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制作方法 |
| CN105575817A (zh) * | 2015-12-17 | 2016-05-11 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法 |
| CN105702584A (zh) * | 2016-02-02 | 2016-06-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制作方法、阵列基板、显示装置 |
| WO2016176946A1 (zh) * | 2015-05-07 | 2016-11-10 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管、阵列基板和显示装置 |
| CN106876254A (zh) * | 2017-03-14 | 2017-06-20 | 京东方科技集团股份有限公司 | 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法 |
| CN108417669A (zh) * | 2018-03-22 | 2018-08-17 | 西安交通大学 | 一种用于金刚线切割多晶硅片太阳能电池的制绒方法 |
| CN108585540A (zh) * | 2018-04-17 | 2018-09-28 | 信利光电股份有限公司 | 一种玻璃材料表面图案制作方法、玻璃板及电子装置 |
| CN108681166A (zh) * | 2018-05-16 | 2018-10-19 | 京东方科技集团股份有限公司 | 一种显示用基板的制备方法、显示用基板及显示装置 |
| CN109742156A (zh) * | 2019-01-14 | 2019-05-10 | 云谷（固安）科技有限公司 | 薄膜晶体管、显示装置及薄膜晶体管的制备方法 |
| CN110491777A (zh) * | 2019-08-20 | 2019-11-22 | 福州中科光芯科技有限公司 | 一种双沟结构的脊上开孔方法 |
| CN111370311A (zh) * | 2020-03-17 | 2020-07-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN112802904A (zh) * | 2020-12-29 | 2021-05-14 | 重庆先进光电显示技术研究院 | 薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置 |
| CN113009733A (zh) * | 2019-12-20 | 2021-06-22 | 京东方科技集团股份有限公司 | 像素结构及其制备方法、显示装置 |
| CN113594024A (zh) * | 2021-07-30 | 2021-11-02 | 中国电子科技集团公司第四十四研究所 | 金属电极剥离胶膜的制作方法及金属剥离电极的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006047539A (ja) * | 2004-08-03 | 2006-02-16 | Toppan Printing Co Ltd | フォトマスク及びその製造方法 |
| CN101117208A (zh) * | 2007-09-18 | 2008-02-06 | 中山大学 | 一种制备一维硅纳米结构的方法 |
| CN101278239A (zh) * | 2005-09-30 | 2008-10-01 | 日本瑞翁株式会社 | 带金属配线的基板的制造方法 |
| CN102169959A (zh) * | 2010-01-11 | 2011-08-31 | 三星移动显示器株式会社 | 制造高分辨率有机薄膜图案的方法 |
-
2014
- 2014-11-10 CN CN201410643441.3A patent/CN104319293A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006047539A (ja) * | 2004-08-03 | 2006-02-16 | Toppan Printing Co Ltd | フォトマスク及びその製造方法 |
| CN101278239A (zh) * | 2005-09-30 | 2008-10-01 | 日本瑞翁株式会社 | 带金属配线的基板的制造方法 |
| CN101117208A (zh) * | 2007-09-18 | 2008-02-06 | 中山大学 | 一种制备一维硅纳米结构的方法 |
| CN102169959A (zh) * | 2010-01-11 | 2011-08-31 | 三星移动显示器株式会社 | 制造高分辨率有机薄膜图案的方法 |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538457A (zh) * | 2015-01-15 | 2015-04-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| WO2016112611A1 (zh) * | 2015-01-15 | 2016-07-21 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN104635994A (zh) * | 2015-03-17 | 2015-05-20 | 蚌埠玻璃工业设计研究院 | 一种触摸屏金属图形的制作方法 |
| CN104635994B (zh) * | 2015-03-17 | 2017-07-11 | 蚌埠玻璃工业设计研究院 | 一种触摸屏金属图形的制作方法 |
| WO2016176946A1 (zh) * | 2015-05-07 | 2016-11-10 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管、阵列基板和显示装置 |
| US10141449B2 (en) | 2015-05-07 | 2018-11-27 | Boe Technology Group Co., Ltd. | Oxide thin film transistor, array substrate and display device |
| US20170301777A1 (en) * | 2015-10-29 | 2017-10-19 | Boe Technology Group Co., Ltd. | Fabrication method of thin film transistor, fabrication method of array substrate, display panel, and display device |
| CN105206678A (zh) * | 2015-10-29 | 2015-12-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制作方法 |
| US10475906B2 (en) * | 2015-10-29 | 2019-11-12 | Boe Technology Group Co., Ltd. | Fabrication method of thin film transistor, fabrication method of array substrate, display panel, and display device |
| CN105575817A (zh) * | 2015-12-17 | 2016-05-11 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法 |
| CN105702584A (zh) * | 2016-02-02 | 2016-06-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制作方法、阵列基板、显示装置 |
| CN106876254A (zh) * | 2017-03-14 | 2017-06-20 | 京东方科技集团股份有限公司 | 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法 |
| CN106876254B (zh) * | 2017-03-14 | 2019-05-28 | 京东方科技集团股份有限公司 | 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法 |
| CN108417669B (zh) * | 2018-03-22 | 2020-05-19 | 西安交通大学 | 一种用于金刚线切割多晶硅片太阳能电池的制绒方法 |
| CN108417669A (zh) * | 2018-03-22 | 2018-08-17 | 西安交通大学 | 一种用于金刚线切割多晶硅片太阳能电池的制绒方法 |
| CN108585540A (zh) * | 2018-04-17 | 2018-09-28 | 信利光电股份有限公司 | 一种玻璃材料表面图案制作方法、玻璃板及电子装置 |
| CN108681166B (zh) * | 2018-05-16 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种显示用基板的制备方法、显示用基板及显示装置 |
| CN108681166A (zh) * | 2018-05-16 | 2018-10-19 | 京东方科技集团股份有限公司 | 一种显示用基板的制备方法、显示用基板及显示装置 |
| CN109742156A (zh) * | 2019-01-14 | 2019-05-10 | 云谷（固安）科技有限公司 | 薄膜晶体管、显示装置及薄膜晶体管的制备方法 |
| CN110491777A (zh) * | 2019-08-20 | 2019-11-22 | 福州中科光芯科技有限公司 | 一种双沟结构的脊上开孔方法 |
| CN110491777B (zh) * | 2019-08-20 | 2021-08-03 | 福州中科光芯科技有限公司 | 一种双沟结构的脊上开孔方法 |
| CN113009733A (zh) * | 2019-12-20 | 2021-06-22 | 京东方科技集团股份有限公司 | 像素结构及其制备方法、显示装置 |
| CN111370311A (zh) * | 2020-03-17 | 2020-07-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN111370311B (zh) * | 2020-03-17 | 2021-08-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN112802904A (zh) * | 2020-12-29 | 2021-05-14 | 重庆先进光电显示技术研究院 | 薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置 |
| CN113594024A (zh) * | 2021-07-30 | 2021-11-02 | 中国电子科技集团公司第四十四研究所 | 金属电极剥离胶膜的制作方法及金属剥离电极的制作方法 |
| CN113594024B (zh) * | 2021-07-30 | 2024-01-30 | 中国电子科技集团公司第四十四研究所 | 金属电极剥离胶膜的制作方法及金属剥离电极的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104319293A (zh) | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 | |
| US9768306B2 (en) | Array substrate and display device | |
| US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| US9698166B2 (en) | Thin film transistor, method for manufacturing thin film transistor, array substrate, method for manufacturing array substrate, and display device | |
| US20140077203A1 (en) | Thin film transistor, array substrate and method of manufacturing the same and display device | |
| KR102094847B1 (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| US20180114854A1 (en) | Metal oxide thin film transistor and method of preparing the same | |
| EP2709159B1 (en) | Fabricating method of thin film transistor, fabricating method of array substrate and display device | |
| CN103227148B (zh) | 一种阵列基板制备方法及阵列基板和显示装置 | |
| CN104409415B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN105047607A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| US9269637B2 (en) | Thin film transistor substrate | |
| US20160043229A1 (en) | Display device and method for manufacturing the same | |
| CN105742186A (zh) | 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置 | |
| US10199236B2 (en) | Thin film transistor, manufacturing method thereof, and method for manufacturing array substrate | |
| US9171864B2 (en) | Display substrate and method of manufacturing the same | |
| KR101831080B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 | |
| CN105977262B (zh) | 一种显示装置、阵列基板及其制造方法 | |
| CN105280552A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
| CN104112711A (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
| JP2008171990A (ja) | 電界効果型トランジスタとその製造方法 | |
| CN203631563U (zh) | 薄膜晶体管、阵列基板及显示装置 | |
| US9691836B2 (en) | Pixel unit, array substrate, display device and method for manufacturing the same including MoW/Cu/MoW conductive line | |
| CN203312296U (zh) | 一种阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150128 |
|
| RJ01 | Rejection of invention patent application after publication |