CN104299999B - 一种具有复合栅介质层的氮化镓基异质结场效应晶体管 - Google Patents

一种具有复合栅介质层的氮化镓基异质结场效应晶体管 Download PDF

Info

Publication number
CN104299999B
CN104299999B CN201410534795.4A CN201410534795A CN104299999B CN 104299999 B CN104299999 B CN 104299999B CN 201410534795 A CN201410534795 A CN 201410534795A CN 104299999 B CN104299999 B CN 104299999B
Authority
CN
China
Prior art keywords
gate dielectric
dielectric layer
layer
gallium nitride
composite gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410534795.4A
Other languages
English (en)
Other versions
CN104299999A (zh
Inventor
杜江锋
潘沛霖
王康
刘�东
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201410534795.4A priority Critical patent/CN104299999B/zh
Publication of CN104299999A publication Critical patent/CN104299999A/zh
Application granted granted Critical
Publication of CN104299999B publication Critical patent/CN104299999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种具有复合栅介质层的氮化镓基异质结场效应晶体管,从下至上依次主要有衬底、氮化镓缓冲层、氮化镓沟道层、铝镓氮势垒层以及复合栅介质层,在势垒层上形成与其成欧姆接触的源极、漏极以及成MIS结构的栅极,复合栅介质层由高低不同介电常数的栅介质层组成,由此在沟道层的栅介质层界面形成电场峰值,在电场峰值处存在电子漂移速度的峰值,使电子在沟道整体的漂移速度增加,同时低介电常数栅介质层使栅电容减小,使器件的频率特性提升。

Description

一种具有复合栅介质层的氮化镓基异质结场效应晶体管
技术领域
本发明涉及半导体器件领域,具体涉及一种具有复合栅介质层的氮化镓基异质结场效应晶体管。
背景技术
氮化镓(GaN)基异质结场效应晶体管具有禁带宽度大、临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好的化学稳定性等优异特性,同时氮化镓(GaN)材料可以与铝镓氮(A1GaN)等材料形成具有高浓度和高迁移率的二维电子气异质结沟道,因此特别适用于高压、大功率和高温应用,是电力电子应用最具潜力的晶体管之一。
图1为基于现有技术的传统GaN MIS-HFET结构示意图,主要包括:衬底101,氮化镓(GaN)缓冲层102,氮化镓(GaN)沟道层103,铝镓氮(A1GaN)势垒层104以及栅介质层105,铝镓氮(A1GaN)势垒层104上设置有源极106和漏极107,栅介质层105上设置有栅极108,其中源极105和漏极106均与铝镓氮(AlGaN)势垒层104形成欧姆接触,栅极108与栅介质层105形成MIS结构。
在微波应用领域,对于现有技术的传统GaN MIS-HFET,为了得到较大的直流跨导,常选用高介电常数栅介质,而高介电常数栅介质又会引入大的栅电容Cg,反而对器件的电流增益截止频率造fT成负面影响。为了提高电流增益截止频率fT,最常用的办法是缩短器件的栅长。缩短栅长对工艺要求较高,同时,随着栅长的缩短将会产生严重的短沟道效应,导致器件的亚阈值电流增大、输出电流不饱和,最大直流跨导下降、阈值电压漂移和频率栅长乘积下降等现象[“Short-Channel Effect Limitations on High-Frequency Operationof AlGaN/GaN HEMTs for T-Gate Devices”,IEEE Trans.Electron Devices,vol.54,no.10,pp.2589-2597,Oct.2007.],反而对器件的电学性能造成了不利影响。
发明内容
本发明所要解决的技术问题是提供一种可提高器件频率特性的具有复合栅介质层的氮化镓基异质结场效应管。
本发明采用如下技术方案:一种具有复合栅介质层的氮化镓基异质结场效应晶体管,其结构如图2所示,由下至上依次主要有衬底101,氮化镓(GaN)缓冲层102,氮化镓(GaN)沟道层103以及铝镓氮(A1GaN)势垒层104,在所述铝镓氮势垒层104上表面的两端分别设有源极106、漏极107,所述源极106和漏极107均与所述铝镓氮势垒层104成欧姆接触,其特征在于,在所述源极106与漏极107之间、并于铝镓氮势垒层104上表面还设有复合栅介质层,在所述复合栅介质层上表面形成与所述复合栅介质层成MIS结构的栅极108,所述复合栅介质层由介电常数不同的高介电常数栅介质层201与低介电常数栅介质层202横向连接而成,所述高介电常数栅介质层201所用材料的介电常数大于所述低介电常数栅介质层202所用材料的介电常数,所述高介电常数栅介质层201与所述源极106邻接,所述低介电常数介质层202与所述漏极107邻接。
所述的高介电常数栅介质层201与低介电常数栅介质层202的上表面均与所述栅极108的下表面直接接触。
进一步的,所述的高介电常数介质层201与低介电常数介质层202的交界面可与所述栅极108的对称面重合。
所述的高介电常数栅介质层201由SiO2、Si3N4、Al2O3、HfO2和TiO2组成的物质中选择的一种物质制成。
所述的低介电常数栅介质层202由SiO2、Si3N4、Al2O3、HfO2和TiO2组成的物质中选择的一种物质制成。
所述的高介电常数栅介质层201与低介电常数栅介质层202的厚度相等均为Td,且满足1nm≤Td<0.5um。
本发明的有益效果是:
本发明在GaN HEMT中生长由不同介电常数的两层绝缘介质横向组成的复合栅介质层,使得栅下沟道在不同栅介质层界面产生电场峰值,在电场峰值处存在电子漂移速度的峰值,使电子在沟道整体的漂移速度增加,同时低介电常数栅介质层使栅电容减小,使器件的频率特性提升;而不同栅介质层界面产生的电场峰值使栅极漏边沿的电场峰值减小,能减小栅极漏边沿电场集聚导致的热电子效应、电流崩塌效应的影响。本发明实现工艺简单,根据应用需要,能在不牺牲器件的可靠性情况下提升器件的频率特性。
附图说明
图1是已有技术中常规GaN MIS-HFET的结构示意图。
图2是本发明提供的具有复合栅介质层的GaN MIS-HFET结构示意图。
图3是本发明实施例提供的具有复合栅介质层的GaN MIS-HFET与常规GaN MIS-HFET在栅极下方的横向电场分布对比。
图4是本发明实施例提供的具有复合栅介质层的GaN MIS-HFET与常规GaN MIS-HFET在栅极下方的电子漂移速度对比。
图5是本发明实施例提供的具有复合栅介质层的GaN MIS-HFET与常规GaN MIS-HFET的转移特性以及跨导-电压特性对比。
图6是本发明实施例提供的具有复合栅介质层的GaN MIS-HFET与常规GaN MIS-HFET的电容-电压特性对比。
图7是本发明实施例提供的具有复合栅介质层的GaN MIS-HFET与常规GaN MIS-HFET的频率特性对比。
图中标记对应的零部件名称为:
101-衬底,102-氮化镓(GaN)缓冲层,103-氮化镓(GaN)沟道层,104-铝镓氮(A1GaN)势垒层,105-栅介质层,106-源极,107漏极,108-栅极,201-高介电常数介质层,202-低介电常数介质层。
具体实施方式
下面结合实施例对本发明作进一步地详细说明。
实施例
最易于说明本发明提升频率特性的意图和优点的例子是本发明提供的图2所示结构的具有复合栅介质层的GaN MIS-HFET与常规结构GaN MIS-HFET(图1)的性能对比;上述两个器件的具体实例的结构参数由表1给出。
表1微波器件仿真结构参数
基于本发明提供的如图3所示的GaN HEMT结构,本实施例提供的GaN HEMT的主要的工艺步骤如下:首先,在衬底101上用MOCVD依次生长氮化镓缓冲层102、氮化镓沟道层103、铝镓氮(A1GaN)势垒层104,再以选择生长技术分别生长高介电常数介质层201和低介电常数介质层202形成复合栅介质层;最后,在势垒层104上形成与其成欧姆接触的源极106和漏极107,在复合栅介质层上表面形成与其成MIS结构的栅极108。
所述高介电常数介质层201和低介电常数介质层202分别由由Al2O3和SiO2制成。
进一步的,低电常数介质层(202)的绝缘材料的介电常数小于高介电常数介质层(201)的绝缘材料的介电常数。
所述的高介电常数介质层(201)右端边沿距栅极源边沿的距离为Lhighk,满足0≤Lhighk<LG,其中LG为栅长,即高介电常数介质层(201)与低介电常数介质层(202)的交界处在栅极正下方区域。
所述的复合栅介质层厚度为Td,满足1nm≤Td<100nm。
由于复合栅介质层中绝缘材料介电常数的不同,栅下沟道在不同栅介质层界面产生电场峰值,在电场峰值处存在电子漂移速度的峰值,使电子在沟道整体的漂移速度增加,同时低介电常数栅介质层使栅电容减小,使器件的频率特性提升。而不同栅介质层界面产生的电场峰值使栅极漏边沿的电场峰值减小,能减小栅极漏边沿电场集聚导致的热电子效应、电流崩塌效应的影响。
图3为本发明提供的具有复合栅介质层的GaN MIS-HFET与常规GaN MIS-HFET在栅极下方的横向电场分布对比,可见由于复合栅介质层中高低介电常数材料的介电常数不同,本发明提供的复合栅介质层的GaN MIS-HFET沟道横向电场在高低介电常数界面产生额外的电场峰值,同时使原本栅极漏边沿的电场峰值减小,使栅极漏边沿电场集聚引起的热电子效应、电流崩塌效应减小,有助于提高器件的可靠性。图4为本发明提供的具有复合栅介质层的GaN MIS-HFET与常规GaN MIS-HFET在栅极下方的电子漂移速度对比,在图3的额外电场峰值处出现电子漂移速度的峰值,提升了电子在栅极下方的平均漂移速度。
图5是本发明提供的具有复合栅介质层的GaN MIS-HFET与常规GaN MIS-HFET的转移特性以及跨导-电压特性对比,常规GaN MIS-HFET的最大直流跨导gm_max为231mS/mm,复合栅介质层的gm_max为239mS/mm,由于跨导gm与单位面积的电容成正比,复合栅介质层的在单位面积电容减小的情况下,由于图3和图4的效应使复合栅介质层的跨导并没有下降反而略有上升。
图6是本发明提供的具有复合栅介质层的GaN MIS-HFET与常规GaN MIS-HFET的电容-电压特性对比,常规结构的栅电容为588fF/mm,具有复合栅介质层的GaN MIS-HFET的栅电容为533fF/mm,下降了9.4%。图7是本发明提供的具有复合栅介质层的GaN MIS-HFET与常规GaN MIS-HFET的频率特性对比,由于电流增益截止频率fT可以由fT=gm/(2π·Cg)表示,由于栅电容的下降,复合栅介质层的GaN MIS-HFET的fT相比常规结构的67.5GHz提高到78GHz,提高了17%。

Claims (6)

1.一种具有复合栅介质层的氮化镓基异质结场效应晶体管,其结构由下至上依次主要有衬底(101),氮化镓缓冲层(102),氮化镓沟道层(103)以及铝镓氮势垒层(104),在所述铝镓氮势垒层(104)上表面的两端分别设有源极(106)、漏极(107),所述源极(106)和漏极(107)均与所述铝镓氮势垒层(104)成欧姆接触,其特征在于,在所述源极(106)与漏极(107)之间、并于铝镓氮势垒层(104)上表面还设有复合栅介质层,在所述复合栅介质层上表面形成与所述复合栅介质层成MIS结构的栅极(108),所述复合栅介质层由介电常数不同的高介电常数栅介质层(201)与低介电常数栅介质层(202)横向连接组成,所述高介电常数栅介质层(201)所用材料的介电常数大于所述低介电常数栅介质层(202)所用材料的介电常数,所述高介电常数栅介质层(201)的另一侧与所述源极(106)邻接,所述低介电常数介质层(202)的另一侧与所述漏极(107)邻接。
2.根据权利要求1所述的具有复合栅介质层的氮化镓基异质结场效应晶体管,其特征在于,所述的高介电常数栅介质层(201)与低介电常数栅介质层(202)的上表面均与所述栅极(108)的下表面直接接触。
3.根据权利要求2所述的具有复合栅介质层的氮化镓基异质结场效应晶体管,其特征在于,所述的高介电常数介质层(201)与低介电常数介质层(202)的交界面与所述栅极(108)的对称面重合。
4.根据权利要求1所述的具有复合栅介质层的氮化镓基异质结场效应晶体管,其特征在于,所述的高介电常数栅介质层(201)由SiO2、Si3N4、Al2O3、HfO2和TiO2组成的物质中选择的一种物质制成。
5.根据权利要求1所述的具有复合栅介质层的氮化镓基异质结场效应晶体管,其特征在于,所述的低介电常数栅介质层(202)由SiO2、Si3N4、Al2O3、HfO2和TiO2组成的物质中选择的一种物质制成。
6.根据权利要求1所述的具有复合栅介质层的氮化镓基异质结场效应晶体管,其特征在于,所述的高介电常数栅介质层(201)与低介电常数栅介质层(202)的厚度相等均为Td,且满足1nm≤Td<0.5μm。
CN201410534795.4A 2014-10-11 2014-10-11 一种具有复合栅介质层的氮化镓基异质结场效应晶体管 Active CN104299999B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410534795.4A CN104299999B (zh) 2014-10-11 2014-10-11 一种具有复合栅介质层的氮化镓基异质结场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410534795.4A CN104299999B (zh) 2014-10-11 2014-10-11 一种具有复合栅介质层的氮化镓基异质结场效应晶体管

Publications (2)

Publication Number Publication Date
CN104299999A CN104299999A (zh) 2015-01-21
CN104299999B true CN104299999B (zh) 2018-01-12

Family

ID=52319659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410534795.4A Active CN104299999B (zh) 2014-10-11 2014-10-11 一种具有复合栅介质层的氮化镓基异质结场效应晶体管

Country Status (1)

Country Link
CN (1) CN104299999B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102150007B1 (ko) 2016-06-01 2020-09-01 이피션트 파워 컨버젼 코퍼레이션 다단계 표면의 패시베이션 구조 및 그 제조 방법
CN105957894A (zh) * 2016-06-22 2016-09-21 电子科技大学 一种具有复合介质层结构的dmos
CN106298939A (zh) * 2016-08-22 2017-01-04 电子科技大学 一种具有复合介质层结构的积累型dmos
CN107004129B (zh) * 2017-02-20 2020-08-28 深圳市飞仙智能科技有限公司 一种电容型指纹传感器、指纹感测装置及其识别控制方法
US11121245B2 (en) 2019-02-22 2021-09-14 Efficient Power Conversion Corporation Field plate structures with patterned surface passivation layers and methods for manufacturing thereof
CN111668127B (zh) * 2019-03-07 2023-04-25 西安电子科技大学 基于hemt器件的热电子效应测试结构及其表征方法
CN111863960A (zh) * 2020-07-24 2020-10-30 北京大学东莞光电研究院 基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897029A (zh) * 2007-12-10 2010-11-24 特兰斯夫公司 绝缘栅e模式晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050280A (ja) * 2008-08-21 2010-03-04 Toyota Motor Corp 窒化物半導体装置
US8227833B2 (en) * 2009-12-23 2012-07-24 Intel Corporation Dual layer gate dielectrics for non-silicon semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897029A (zh) * 2007-12-10 2010-11-24 特兰斯夫公司 绝缘栅e模式晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《Comparison of AlGaN/GaN Insulated Gate Heterostructure Field-Effect Transistors》;Chengxin WANG et al;《Japanese Journal of Applied Physics》;20041126;第44卷(第4B期);第2735-2738页 *

Also Published As

Publication number Publication date
CN104299999A (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
CN104299999B (zh) 一种具有复合栅介质层的氮化镓基异质结场效应晶体管
US8933461B2 (en) III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
US9419121B1 (en) Semiconductor device with multiple carrier channels
JP6732131B2 (ja) 半導体デバイス及び半導体デバイスを設計する方法
CN104704637B (zh) 具有分级势垒层的器件
CN105322005B (zh) 一种半导体器件及其制作方法
CN109461774B (zh) 一种含高介电系数介质块的hemt器件
CN104201202B (zh) 一种具有复合势垒层的氮化镓基异质结场效应管
CN104051523A (zh) 一种低欧姆接触电阻的半导体器件及其制作方法
CN104347701B (zh) 一种具有复合钝化层结构的场效应晶体管
CN102856373B (zh) 高电子迁移率晶体管
US20180308925A1 (en) High electron mobility transistor
TW202228285A (zh) 常關型器件
CN108878524A (zh) 一种氮化镓基高电子迁移率晶体管
He et al. High breakdown electric field MIS-free fully recessed-gate normally off AlGaN/GaN HEMT with N 2 O plasma treatment
CN104269436B (zh) 采用两种性质的本征应变膜的应变ldmos器件
TWI546958B (zh) Gold and oxygen semi - high electron mobility transistor
TWI512971B (zh) 絕緣閘雙極電晶體及其製造方法
CN106373991B (zh) 一种氮面增强型氮化镓基异质结场效应管
CN108807528A (zh) 一种新型微波氮化镓高电子迁移率晶体管
Bouguenna et al. Comparative study on performance of cubic AlxGa1− xN/GaN nanostructures MODFETs and MOS-MODFETs
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
CN104201200B (zh) 一种具有电偶极层结构的氮化镓基异质结场效应晶体管
CN106783993A (zh) 具有衬底内复合介质层结构的氮化镓异质结场效应管
CN203351602U (zh) 一种具有新型栅结构的栅控半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant