CN104282590A - 半导体晶粒及其制备方法和检测该半导体晶粒裂缝的方法 - Google Patents

半导体晶粒及其制备方法和检测该半导体晶粒裂缝的方法 Download PDF

Info

Publication number
CN104282590A
CN104282590A CN201310582255.9A CN201310582255A CN104282590A CN 104282590 A CN104282590 A CN 104282590A CN 201310582255 A CN201310582255 A CN 201310582255A CN 104282590 A CN104282590 A CN 104282590A
Authority
CN
China
Prior art keywords
grain
semiconductor
semiconductor grain
crystal grain
crack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310582255.9A
Other languages
English (en)
Inventor
安东尼大卫维翠斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN104282590A publication Critical patent/CN104282590A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种检测半导体晶粒裂缝的方法，包含下列步骤：提供半导体晶粒，且该半导体晶粒具有外缘，其中沿着外缘在半导体晶粒上形成导电特征部；加偏压于导电特征部；以及测量半导体结构的漏电流以检测半导体晶粒裂缝的扩散。本发明还提供一种半导体晶粒及其制备方法，该半导体晶粒具有用以检测晶粒裂缝的布局。该半导体晶粒包含具有外缘的晶粒；以及导电特征部，其沿着外缘位于晶粒上，其中外部引脚加偏压于导电特征部。

Description

半导体晶粒及其制备方法和检测该半导体晶粒裂缝的方法
技术领域
本发明涉及一种半导体晶粒，特别涉及一种具有检测晶粒裂缝的布局的半导体晶粒及检测晶粒裂缝的方法。
背景技术
在半导体工艺过程中，电子电路在半导体晶片上被制成集成电路(integrated circuit,IC)，将其规则地组装成大群体作为单一半导体晶圆的一部分。
制成单独的半导体晶粒的最后一个步骤为所谓的晶圆切割，以将晶圆切割为单独的半导体晶粒，接着将晶粒包装或直接安装在电路板上。现有半导体晶粒为将晶圆规则地切割为长方形，晶圆切割是采用切割机进行机械切割，切割时不管多小心操作，巨大的压力都会不可避免地施加在每一晶粒上。切割过程中的压力与碰撞负载会造成晶粒的微观破裂，尤其是在晶粒的边缘及角落。一旦经切割的晶粒安装到封装基板或印刷电路板，由于热应力或其他机械应力，切割时产生的裂缝可能会进一步扩散至晶粒中心。现代的半导体晶片包含互连堆叠，由多层敷金属及层间介电层组成。晶圆切割期间或之后，可能导致层间介电层的分层并扩散至晶粒内部敏感的作用区，分层可能横向向内发展。此外，新裂缝可能会形成，尤其是靠近角落由于其几何形状产生所谓的应力集中之处。
现在晶粒裂缝只能通过功能阵列的故障或灾难性的电源总线间的短路检测。因此，目前亟需一种半导体晶粒，其裂缝可在制造过程中立即被检测。
发明内容
本发明的主要目的在于提供一种检测半导体晶粒裂缝的方法，一种具有检测晶粒裂缝的布局的半导体晶粒及其制备方法。
本发明一实施例提供一种检测半导体晶粒裂缝的方法，包含下列步骤：提供半导体晶粒，且半导体晶粒具有外缘，其中沿着半导体晶粒外缘形成导电特征部；加偏压于导电特征部；以及测量半导体晶粒的漏电流以检测半导体晶粒裂缝。
本发明另一实施例提供一种具有检测晶粒裂缝的布局的半导体晶粒，包含晶粒，其具有外缘；以及导电特征部，其沿着外缘位于晶粒上，其中外部引脚加偏压于导电特征部。
本发明又一实施例提供一种具有检测晶粒裂缝的布局的半导体晶粒的制备方法，包含下列步骤：制造半导体晶粒，且半导体晶粒具有外缘；以及沿着外缘在半导体晶粒上形成导电特征部，其中通过外部引脚加偏压于导电特征部。
附图说明
为使本发明的特征、优点与实施例能更明显易懂，附图说明如下：
图1为本发明一实施例的具有多个半导体晶粒的半导体晶圆平面示意图。
图2为图1中依照本发明一实施例的具有检测晶粒裂缝的布局的半导体晶粒放大图。
图3为图2中依照本发明一实施例的经单粒切割的单一半导体晶粒平面图。
图4为本发明一实施例的检测半导体晶粒裂缝的方法流程图。
图5为本发明一实施例的制备具有检测晶粒裂缝的布局的半导体晶粒的方法流程图。
具体实施方式
为了使本公开技术内容的叙述更加详尽与完备，下文将以附图及详细说明来清楚阐释本发明的实施方式与具体实施例；但这并非实施或运用本发明具体实施例的唯一形式。以下所公开的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
请参照图1，其为本发明一实施例的具有多个半导体晶粒100的半导体晶圆101平面示意图。晶圆101可包含对准特征部，如凹口或直边(未显示)。晶圆101包含晶粒100，其形状可为正方形或长方形，横跨晶圆101表面。每一晶粒100包含中心区域108，具有作用区，其带有集成电路或半导体装置的功能电路。
请参照图2，其为图1中晶粒100的放大图105。根据本发明一实施例，每一晶粒100包含的布局为金属总线104置于晶粒100的周围区域106(即外缘)，用以检测晶粒裂缝。金属总线104的配置用以与外部引脚(未显示)连接，此电性连接使一电压加压于金属总线104并测量晶圆切割后可能产生裂缝而造成晶粒100的漏电流。在一实施例中，半导体晶粒100周边包含两个相邻的导电路径，其中外导电路径为晶粒外屏障结构，且内导电路径为用于电熔丝操作的升压(elevated voltage)总线。举例来说，金属总线104可为用于集成电路的电熔丝操作的升压的周边路由。现有硬件支持施加外部电压于引脚。根据本发明一实施例，由于此总线已具有升高电压，金属总线104的布局可促进裂缝的识别，并借此具有测量低程度漏电流的能力。
请参照图3，其为图2中依照本发明一实施例的经单粒化的单一晶粒平面图。制备过程的最后，使用切割机将晶粒100单粒化，使晶粒100与相邻的晶粒100分离。请参照图2，晶粒100间设有切割道102从而将晶粒100互相分离，切割道102位于晶粒100周边，且切割机沿着切割道102切割晶圆101。举例来说，晶粒100的单粒化还可使用激光切割(laser dicing)或激光划线(laser scribing)。
在本发明一实施例中，如图3所示，晶粒100在其周围区域106的边缘包含晶粒外屏障结构110。在晶粒100单粒化的过程中，产生横跨晶粒外屏障结构110与金属总线104的晶粒裂缝112，产生金属迁移进而导致屏障结构110与金属总线104间的电阻性短路。经由外部引脚(未显示)将一升压施加于金属总线104可测量金属总线104与晶粒外屏障结构110间的漏电流，进而识别晶粒裂缝，有助于检测由切割线产生的晶粒裂缝。
值得注意的是，根据本发明一实施例，只要金属总线104将晶粒100的电路与外部电源(未显示)连接，其可为沿着晶粒100周围区域106的各种布局的导电特征部。
请参照图4，其为本发明一实施例的检测如图3中半导体晶粒裂缝的方法流程图。在一实施例中，方法包含下列步骤：步骤402，提供具有外缘的半导体晶粒，其中沿着外缘在半导体晶粒上形成导电特征部（如，金属线）；步骤406，加偏压于导电特征部；以及步骤408，测量半导体晶粒的漏电流以检测半导体晶粒裂缝，借此可检测半导体晶粒中即使在其初始阶段已存在或扩散中的裂缝。
在一实施例中，晶粒100包含晶粒外屏障结构110位于其外缘的周边。在一实施例中，晶粒100周边包含两个相邻的导电路径，其中外导电路径(即导电特征部)为晶粒外屏障结构，且内导电路径为用于电熔丝操作的升压总线。在一实施例中，导电特征部为金属线，且其延伸自晶粒100的总线。举例来说，总线为用于晶粒100的电熔丝操作的升压。
导电特征部如金属总线104可通过干式蚀刻或湿式蚀刻制成。
请参照图5，其为本发明一实施例的一种制备具有检测晶粒裂缝的布局的半导体晶粒的方法的流程图。在一实施例中，方法包含下列步骤：步骤502，制造具有外缘的半导体晶粒；步骤504，沿着外缘在半导体晶粒上形成导电特征部；以及步骤506，通过外部引脚加偏压于导电特征部。
在一实施例中，晶粒100包含晶粒外屏障结构110位于其外缘的周边。在一实施例中，导电特征部为金属线，且其延伸自晶粒100的总线。举例来说，此总线为用于晶粒100的电熔丝操作的升压总线，从而在晶粒100中传递内部信号。
综上所述，晶粒的特征为其周边有金属总线与外部引脚连接从而加压于总线上，借此测量总线与晶粒外屏障结构间的漏电流，有助于检测由切割线产生的晶粒裂缝。再者，总线可为沿着晶粒周边具有额外路径的接地总线，此接地总线已具有一升高电压并借此具有测量低层级漏电流的能力，而促进裂缝的识别。此外，现有硬件支持施加外部电压于引脚。
虽然本发明已经以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (19)

1.一种检测半导体晶粒裂缝的方法，其特征在于，包含：
提供半导体晶粒，且该半导体晶粒具有外缘，其中沿着该外缘在该半导体晶粒上形成导电特征部；
加偏压于上述导电特征部；以及
测量上述半导体晶粒的漏电流以检测该半导体晶粒裂缝。
2.如权利要求1所述检测半导体晶粒裂缝的方法，其特征在于，其中所述导电特征部为金属线。
3.如权利要求2所述检测半导体晶粒裂缝的方法，其特征在于，其中所述金属线与外部引脚电连接以将升高电压施加于该金属线。
4.如权利要求3所述检测半导体晶粒裂缝的方法，其特征在于，其中所述半导体晶粒包含晶粒外屏障结构，该晶粒外屏障结构位于所述外缘的周边。
5.如权利要求4所述检测半导体晶粒裂缝的方法，其特征在于，其中所述半导体晶粒周边包含两个相邻的导电路径，其中外导电路径为晶粒外屏障结构，且内导电路径为用于电熔丝操作的升电总线。
6.如权利要求4所述检测半导体晶粒裂缝的方法，其特征在于，其中所述测量漏电流的步骤为测量所述金属线与所述晶粒外屏障结构间的漏电流。
7.如权利要求3所述检测半导体晶粒裂缝的方法，其特征在于，其中所述金属线为延伸自所述半导体晶粒的总线。
8.如权利要求7所述检测半导体晶粒裂缝的方法，其特征在于，其中所述总线为接地总线。
9.一种制备半导体晶粒的方法，其特征在于，包含：
制造半导体晶粒，且该半导体晶粒具有外缘；以及
沿着上述外缘在上述半导体晶粒上形成导电特征部，其中该导电特征部设置用来通过外部引脚加偏压于该导电特征部。
10.如权利要求9所述制备半导体晶粒的方法，其特征在于，其中所述半导体晶粒包含晶粒外屏障结构，该晶粒外屏障结构位于所述外缘的周边。
11.如权利要求9所述制备半导体晶粒的方法，其特征在于，其中所述导电特征部为金属线。
12.如权利要求11所述制备半导体晶粒的方法，其特征在于，其中所述金属线为延伸自所述半导体晶粒的总线。
13.如权利要求12所述制备半导体晶粒的方法，其特征在于，其中所述总线为接地总线。
14.一种半导体晶粒，其特征在于，包含：
晶粒，其具有外缘；以及
导电特征部，其沿着上述外缘位于上述半导体晶粒上，其中外部引脚加偏压于该导电特征部。
15.如权利要求14所述的半导体晶粒，其特征在于，其中所述晶粒包含晶粒外屏障结构，该晶粒外屏障结构位于所述外缘的周边。
16.如权利要求15所述的半导体晶粒，其特征在于，其中所述晶粒周边包含两个相邻的导电路径，其中外导电路径为晶粒外屏障结构，且内导电路径为用于电熔丝操作的升压总线。
17.如权利要求14所述的半导体晶粒，其特征在于，其中所述导电特征部为金属线。
18.如权利要求17所述的半导体晶粒，其特征在于，其中所述金属线为延伸自所述晶粒的总线。
19.如权利要求18所述的半导体晶粒，其特征在于，其中所述总线为接地总线。
CN201310582255.9A 2013-07-04 2013-11-19 半导体晶粒及其制备方法和检测该半导体晶粒裂缝的方法 Pending CN104282590A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/935,496 US20150008431A1 (en) 2013-07-04 2013-07-04 Method and layout for detecting die cracks
US13/935,496 2013-07-04

Publications (1)

Publication Number Publication Date
CN104282590A true CN104282590A (zh) 2015-01-14

Family

ID=52132178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310582255.9A Pending CN104282590A (zh) 2013-07-04 2013-11-19 半导体晶粒及其制备方法和检测该半导体晶粒裂缝的方法

Country Status (3)

Country Link
US (2) US20150008431A1 (zh)
CN (1) CN104282590A (zh)
TW (1) TW201503273A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854039A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆处理装置
CN110854011A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆的处理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101918368B1 (ko) * 2016-12-16 2018-11-13 현대자동차주식회사 접이식 퍼스널 모빌리티
US10241151B2 (en) 2017-07-26 2019-03-26 Nxp Usa, Inc. Die crack detector and method therefor
US10446507B2 (en) 2017-08-30 2019-10-15 Micron Technology, Inc. Semiconductor devices and semiconductor dice including electrically conductive interconnects between die rings
CN111060738A (zh) * 2019-12-31 2020-04-24 中国科学院长春光学精密机械与物理研究所 一种用于大口径望远镜的能量在线监测与控制***

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4202970B2 (ja) * 2004-06-10 2008-12-24 株式会社東芝 半導体装置及びその製造方法、半導体装置の欠陥検出方法
US7649200B1 (en) * 2005-05-04 2010-01-19 Advanced Micro Devices, Inc. System and method of detecting IC die cracks
US8159254B2 (en) * 2008-02-13 2012-04-17 Infineon Technolgies Ag Crack sensors for semiconductor devices
US7716992B2 (en) * 2008-03-27 2010-05-18 International Business Machines Corporation Sensor, method, and design structure for a low-k delamination sensor
US8502324B2 (en) * 2009-10-19 2013-08-06 Freescale Semiconductor, Inc. Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
EP2526432B1 (en) * 2010-01-21 2013-11-20 Freescale Semiconductor, Inc. Are Chip damage detection device for a semiconductor integrated circuit
JP2012243910A (ja) * 2011-05-18 2012-12-10 Elpida Memory Inc 半導体チップのクラックのチェックテスト構造を有する半導体装置
US20130009663A1 (en) * 2011-07-07 2013-01-10 Infineon Technologies Ag Crack detection line device and method
US8796686B2 (en) * 2011-08-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits with leakage current test structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854039A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆处理装置
CN110854011A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆的处理方法

Also Published As

Publication number Publication date
TW201503273A (zh) 2015-01-16
US20150048373A1 (en) 2015-02-19
US20150008431A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
CN104282590A (zh) 半导体晶粒及其制备方法和检测该半导体晶粒裂缝的方法
US20150170979A1 (en) Apparatuses and methods for die seal crack detection
US7888776B2 (en) Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss
CN107516655B (zh) 划片槽测试结构及测试方法
CN103163442B (zh) 一种晶圆测试方法
US20120018723A1 (en) Structure and method for testing through-silicon via (tsv)
US20190011496A1 (en) Apparatus comprising a semiconductor arrangement
CN102738123A (zh) 集成电路及集成电路***及其制造方法
CN104051392B (zh) 半导体晶片、半导体工艺和半导体封装
US8994397B2 (en) Thermal pad shorts test for wire bonded strip testing
CN102931186B (zh) 一种具有较窄划片槽的晶圆
KR20140030608A (ko) 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법
JP2017142252A (ja) 破損検出を備えた半導体チップ
CN202394959U (zh) 具测试垫的封装构造
CN102313862B (zh) 片上型四端***频器件射频测试的去嵌方法
JPH04199651A (ja) 半導体装置およびその製造方法
CN101750563B (zh) 半导体器件中通孔或接触孔短路检测结构
US7344899B2 (en) Die assembly and method for forming a die on a wafer
US20120168752A1 (en) Testkey structure, chip packaging structure, and method for fabricating the same
JP5428002B2 (ja) チェックパターン及び実装評価装置
CN114141648A (zh) 一种三维集成晶圆及其测试方法、三维集成芯片
JP2008028274A (ja) 半導体装置の製造方法
CN102867796B (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法
TWI841243B (zh) 測試元件組
CN203774261U (zh) 晶片允收测试结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150114