CN104281010A - 形成方法和基板 - Google Patents

形成方法和基板 Download PDF

Info

Publication number
CN104281010A
CN104281010A CN201410323975.8A CN201410323975A CN104281010A CN 104281010 A CN104281010 A CN 104281010A CN 201410323975 A CN201410323975 A CN 201410323975A CN 104281010 A CN104281010 A CN 104281010A
Authority
CN
China
Prior art keywords
pattern
area
substrate
certification mark
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410323975.8A
Other languages
English (en)
Other versions
CN104281010B (zh
Inventor
辻田好一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN104281010A publication Critical patent/CN104281010A/zh
Application granted granted Critical
Publication of CN104281010B publication Critical patent/CN104281010B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及形成方法和基板。本发明提供了一种从在基板上形成的线图案形成检测标记的方法，包括：第一步骤，决定基板上用于形成检测标记的第一区域和围绕第一区域的并且在其中禁止形成检测标记的第二区域；以及第二步骤，通过投影光学***将图案投影到基板上，该图案包括用于部分地切割第一区域中的线图案以形成多个标记元素的第一切割图案以及用于去除第二区域中的线图案的去除图案，并且形成包括所述多个标记元素的检测标记。

Description

形成方法和基板
技术领域
本发明涉及在基板上形成检测标记的形成方法以及基板。
背景技术
随着器件的微图案化，被转印到基板上的图案(设计图案)的保真度(图案精度)趋于降低。这一点在具有二维形状的图案被转印到基板上时变得突出。为了解决此问题，"M.Smayling,'32nm and below LogicPatterning using Optimized Illumination and Double Patterning'Proc.SPIE7244,(2009)"中已经提出了仅通过一维形状的图案来构成要被转印到基板上的图案的技术(即，所谓的1D布局)。
在1D布局中，在整个基板上形成图10A中所示的线和空隙(lineand spaces)(L/S)。基于图10B中所示的切割图案部分地切割L/S，由此形成图10C中所示的电路元件(晶体管)。此过程(process)主要应用于栅极过程和金属过程，并且应用于栅极过程的过程将被作为示例说明。
图11A至11G是用于解释栅极过程的示图。假定栅极氧化物膜GO、栅极材料GM和硬掩模HM在硅基板ST上从基板侧起依次形成。如图11A中所示，曝光设备将掩模图案(L/S)光学转印到硅基板ST上，形成掩模图案的抗蚀剂图案RP。由于当前曝光设备的最大数值孔径(NA)为1.35，因此L/S分辨率限值为0.25×(193/1.35)＝36nm。但是，前沿器件需要30nm或更小的L/S，并且实际上需要形成比36nm更精细的L/S。将举例说明形成20nm/20nm的L/S的情况。更具体而言，首先，以大于曝光设备的分辨率限值的20nm/60nm＝L/S来形成抗蚀剂图案RP。这样的L/S的光刻比线和空隙节距相等的40nm/40nm＝L/S的光刻更困难。因此，在形成40nm/40nm＝L/S之后，抗蚀剂图案可通过氧等离子体等被各向同性地蚀刻，以形成20nm/60nm＝L/S。
然后，如图11B所示，通过旋转涂布、CVD、喷溅等在其上已经形成抗蚀剂图案RP的基板上形成氧化物膜OC。氧化物膜OC的厚度(膜厚度)被设定为等于要在硅基板ST上形成的L/S的线宽度(20nm)。在抗蚀剂图案RP的各侧表面上形成的氧化物膜OC被称为侧壁。由于氧化物膜OC被各向同性地形成(沉积)，因此侧壁的宽度等于在抗蚀剂图案RP的上表面上形成的氧化物膜OC的厚度。换句话说，侧壁的宽度变为20nm，其是要在硅基板ST上形成的L/S的线宽度。尽管已经举例说明了氧化物膜，但是此过程的目的在于蚀刻下层膜，并且目标膜可以是诸如碳膜的另一膜。
此后，如图11C中所示，氧化物膜OC被各向异性地蚀刻，直至抗蚀剂图案RP的表面出现。如图11D中所示，抗蚀剂图案RP通过氧等离子体被去除。作为结果，通过侧壁形成20nm的L/S。
此后，如图11E中所示，使用该侧壁作为掩模来蚀刻硬掩模HM。如图11F中所示，使用硬掩模HM的图案蚀刻栅极材料GM，并且如图11G所示，硬掩模HM被去除。因此，形成20nm/20nm的L/S。
曝光设备还将用于对齐的标记或者用于转印图案之后的重叠检查(overlay inspection)的标记转印到基板上。为了对齐在基板上形成的图案与掩模的图案，曝光设备检测在基板上形成的对齐标记，并且获取在基板上形成的图案的位置(位置信息)。作为检测对齐标记的检测***，在曝光设备的布置中采用光学检测对齐标记的光学检测***。尽管基于曝光设备的规格来决定对齐标记的形状，但是其远大于器件图案，从而对齐标记可被光学检测到。在许多情况中，在检测***中，使用明视场(bright field)。
在重叠检查中，在重叠过程中在前一过程中形成的第一重叠标记上形成第二重叠标记(抗蚀剂图案)，并且检查重叠状态。即使在重叠检查中，在处理能力方面光学检测***也是适用的，并且在许多情况下使用明视场。作为重叠标记，常规地使用如图12A中所示的在方形的第一重叠标记OM1上重叠方形的第二重叠标记OM2的类型。最近，"A.Ueno,'Novel at Design Rule Via to Metal Overlay metrology for193nmlithography'IEEE Transactions on semiconductor manufacturing,Vol.17,No.3,August2004"已经提出了如图12B中所示的、第一重叠标记OM1和第二重叠标记OM2由小矩形的集合构成的类型。
为了形成比36nm更精细的L/S，如上所述，形成侧壁的侧壁过程是必要的。图13A是示出在器件图案区域PP和对齐标记或重叠标记的标记区域MP中形成的抗蚀剂图案RP和侧壁SW的平面图。图13B是示出器件图案区域PP的截面图。如上所述，如果去除了抗蚀剂图案RP，则如图14所示，在器件图案区域PP和标记区域MP中仅剩余侧壁SW。参照图14，在标记区域MP中形成的诸如对齐标记或重叠标记的标记具有大的形状，但是仅其周边由侧壁SW构成，从而宽度变得小于36nm。在此状态中，不能光学地检测该标记。
为了解决此问题，提出了如下技术，该技术在形成器件之前通过蚀刻在硅基板上形成标记，并且在后续过程中使用此标记作为对齐标记或重叠标记，如图15所示。
但是，当在硅基板上形成的标记被使用时，在硅基板上形成的标记参与两个过程的重叠检查(即，在各过程中形成的标记与在硅基板上形成的标记进行比较)。这被称为间接对齐。随着近年来的器件的微图案化，标记需要在重要的过程中被直接对齐，而在间接对齐中精度差。另外，器件由多个层构成，并且变得难以在稍后过程中检测在硅基板上形成的标记。
发明内容
本发明提供了一种对于形成能够通过检测***被高精度地检测的检测标记有利的技术。
根据本发明的第一方面，提供了一种从在基板上形成的线图案形成检测标记的方法，包括第一步骤，决定基板上用于形成检测标记的第一区域，和围绕第一区域的并且在其中禁止形成检测标记的第二区域，以及第二步骤，通过投影光学***将图案投影到基板上，该图案包括用于部分地切割第一区域中的线图案以形成多个标记元素的第一切割图案以及用于去除第二区域中的线图案的去除图案，并且形成包括所述多个标记元素的检测标记。
根据本发明的第二方面，提供了一种在其上形成有线图案的基板上形成检测标记的方法，该方法包括第一步骤，决定基板上用于形成检测标记的第一区域，和围绕第一区域的并且在其中禁止形成检测标记的第二区域；第二步骤，通过投影光学***将图案投影到第一区域和第二区域上，该图案包括在线图案延伸的方向上排列的多个标记元素，并且在第一区域中形成对应于各个标记元素的多个抗蚀剂图案；以及第三步骤，在第二步骤中形成的各个抗蚀剂图案的侧表面上形成侧壁，并且去除多个抗蚀剂图案以形成包括侧壁的检测标记。
根据本发明的第三方面，提供了一种基板，该基板包括检测标记，其中该检测标记包括在第一方向上排列的多个标记元素，在第一方向上的多个标记元素之间的节距大于通过检测标记被衍射的光中的不小于一阶的衍射光入射到被配置为将图案投影到基板的投影光学***的光瞳所需的最小节距，并且小于不小于一阶的衍射光入射到被配置为光学检测该检测标记的检测***的光瞳所需的最小节距。
根据本发明的第四方面，提供了一种包括检测标记的基板，该检测标记是通过从基板上形成的线图案形成检测标记的方法而形成的，该形成方法包括第一步骤，决定基板上用于形成检测标记的第一区域和围绕第一区域的并且在其中禁止形成检测标记的第二区域，以及第二步骤，通过投影光学***将图案投影到基板上，该图案包括用于部分地切割第一区域中的线图案以形成多个标记元素的第一切割图案以及用于去除第二区域中的线图案的去除图案，并且形成包括所述多个标记元素的检测标记。
根据本发明的第五方面，提供了一种包括检测标记的基板，该检测标记是通过从基板上形成的线图案形成检测标记的方法而形成的，该形成方法包括第一步骤，决定基板上用于形成检测标记的第一区域，和围绕第一区域的并且在其中禁止形成检测标记的第二区域；第二步骤，通过投影光学***将图案投影到第一区域和第二区域，该图案包括在线图案延伸的方向上排列的多个标记元素，并且在第一区域中形成对应于各个标记元素的多个抗蚀剂图案；以及第三步骤，在第二步骤中形成的各个抗蚀剂图案的侧表面上形成侧壁，并且去除多个抗蚀剂图案以形成包括该侧壁的检测标记。
从以下参照附图对示例性实施例的描述，本发明的其它方面将变得清楚。
附图说明
图1是说明本发明的第一实施例中的形成方法的流程图。
图2A和2B是示出包括器件图案区域和分割线(dicing line)的基板的示图。
图3是示出图2A和2B中所示的基板上形成的器件图案和检测标记的示图。
图4是示出通过图3中所示的检测标记衍射的光的示图。
图5A和5B是示出用于形成检测标记的切割图案以及要在基板上形成的检测标记的示例的示图。
图6A和6B是示出均由小矩形的集合构成的重叠标记(检测标记)的示例的示图。
图7是用于说明本发明的第二实施例中的形成方法的流程图。
图8是示出在基板上形成的检测标记和一维L/S的示图。
图9是示出在基板上形成的检测标记的示图。
图10A至10C是用于说明1D布局的示图。
图11A至11G是用于说明栅极过程的示图。
图12A和12B是示出重叠标记的示例的示图。
图13A和13B是示出在器件图案区域以及标记区域中形成的抗蚀剂图案和侧壁的示图。
图14是示出在器件图案区域和标记区域中剩余的侧壁的平面图。
图15是用于说明间接对齐的示图。
具体实施方式
下文将参照附图描述本发明的优选实施例。应指出，在所有附图中，相同的附图标记指示相同部件，并且其重复描述将不被给出。
<第一实施例>
第一实施例将说明一种形成方法，在该形成方法中，使用形成器件图案的一维L/S来形成检测标记，诸如要用于对齐的对齐标记或者用于转印图案之后的重叠检查的重叠标记。一维L/S是线和空隙图案，其包括在基板上形成的线图案和空隙图案。当通过明视场检测***检测此检测标记时，通过一维L/S衍射的一阶或高阶衍射光没有入射到检测***的光瞳，这是因为一维L/S是精细图案。一维L/S被部分切割(划分)，从而在垂直于一维L/S(一维L/S的线图案延伸的方向)的方向上的衍射光没有入射到检测***的光瞳。
图1是说明本发明的第一实施例中的形成方法的流程图。此形成方法从在基板上形成的线图案和空隙图案形成检测标记。如上所述，该检测标记包括对齐标记和重叠标记。
在步骤S102中，根据光学地检测检测标记的检测***来决定标记区域，该标记区域包括形成基板上的检测标记的标记形成区域(第一区域)，和围绕标记形成区域的并且在其中禁止形成检测标记的标记禁止区域(第二区域)。换句话说，通过检测检测标记的检测***(诸如对齐检测***或重叠检测***)来检测标记所需的检测标记大小(标记形成区域)以及周边区域(标记禁止区域)被决定。
在步骤S104中，在步骤S102中决定的标记区域中形成检测标记。更具体而言，曝光设备的投影光学***将图案(包括切割图案(第一切割图案)和去除图案)投影到基板上的在步骤S102中决定的标记区域。基板上的线图案被切割，形成检测标记。切割图案是用于部分切割基板上的标记形成区域中的线图案以形成多个标记元素的图案。去除图案是用于去除基板上的标记禁止区域中的线图案的图案(图片)。因此，多个标记元素在基板上的标记区域中形成，并且形成检测标记。
应指出，线图案延伸的方向上的多个标记元素之间的节距被设计为大于曝光设备可解析图案的节距，并且小于检测***可检测标记的节距。换句话说，多个标记元素之间的节距大于通过检测标记衍射的光中的一阶或高阶衍射光入射到曝光设备的投影光学***的光瞳所需的最小节距，并且小于一阶或高阶衍射光入射到检测***的光瞳所需的最小节距。
步骤S104与在器件图案区域中形成器件图案的步骤并行地(即，同时地)执行。器件图案区域例如是基板上的除标记区域之外的区域。器件图案是通过曝光设备的投影光学***将切割图案(第二切割图案)投影到基板上以用于部分切割该基板上的图案区域中的线图案而形成的。
下文将详细说明上述的形成方法。将说明给定的过程被重叠在另一过程上的情况，例如接触过程被重叠在栅极过程上的情况。在栅极过程中形成检测标记，并且通过1D布局构成用作器件图案的栅极。
图2A是示出包括器件图案区域10和分割线20的基板1的示图。图2A示出一个芯片。图2B是示出图2A中的虚线指示的矩形区域的放大示图。如图2B中所示，包括线图案11和空隙图案12的线和空隙图案在芯片的整个表面上形成。线和空隙图案通过使用由抗蚀剂图案构成的一维L/S作为芯部(即，通过侧壁过程)来形成。在芯片的端部，侧壁被连接。如果不需要在分割线20上形成图案，则分割线20不需要由侧壁构成的一维L/S。但是，在该实施例中，通过使用由侧壁构成的一维L/S在分割线20上形成检测标记。出于此目的，也在分割线20上形成由侧壁构成的一维L/S。
在图2A和2B中所示的基板1上执行切割过程。更具体而言，曝光设备(投影光学***)将切割图案CP1投影到图2B中所示的图案区域10，由此形成器件图案。与此并行地，曝光设备(投影光学***)将均包含切割图案CP2和去除图案RMP的图案投影到图2B中所示的分割线20上，由此形成检测标记。
图3是示出在切割过程完成时在图案区域10中形成的器件图案13、以及分割线20(具体而言，均在标记区域21中形成的检测标记22)的示图。如上所述，根据检测检测标记22的检测***来决定包括标记形成区域21a和标记禁止区域21b的每个标记区域21。基于标记区域21，形成检测标记22。检测标记22是通过根据切割图案CP2部分地切割标记形成区域21a中的线图案11、并且根据去除图案RMP去除标记禁止区域21b中的线图案11而形成的。因此，检测标记22由多个标记元素22a构成。
多个标记元素22a之间的在线图案11延伸的方向上的节距Po由Pexp<Po<Pdet限定。Pexp是通过检测标记22衍射的光中的一阶或高阶衍射光入射到曝光设备的投影光学***的光瞳所需的最小节距。Pdet是通过检测标记22衍射的光中的一阶或高阶衍射光入射到检测该检测标记22的检测***的光瞳所需的最小节距。
由于Pexp<Po，因此除了0阶衍射光之外，一阶或高阶衍射光也可入射到曝光设备的投影光学***的光瞳。曝光设备因此可将切割图案CP2转印到分割线20上。关于在平行于一维L/S的线图案11延伸的方向的方向上衍射的光，由于Po<Pdet，因此仅0阶衍射光入射到检测***的光瞳。在垂直于一维L/S的线图案11延伸的方向的方向上衍射的光由侧壁所构成的一维L/S之间的节距决定。此节距是甚至不能通过曝光设备形成的节距。因此，一阶或高阶衍射光没有入射到小于曝光设备的投影光学***的光瞳的检测***的光瞳。
由于这些现象，在从检测标记22在分别垂直于和平行于一维L/S的线图案11延伸的方向的两个方向上行进的衍射光DL中，仅0阶光入射到检测***的光瞳，如图4所示。由于在用作检测标记22的周边区域的标记禁止区域21b中没有形成标记，因此所有衍射光入射到检测***的光瞳。当检测标记22被明视场检测***检测到时，其被检测为在两个垂直方向上为暗的并且具有亮度对比度的标记。应指出，n阶衍射光的衍射角θ是从关系式P·NA＝n·λ(P＝节距，NA＝sinθ，λ＝波长)决定的。
已经举例说明了栅极过程。但是，在使用1D布局的过程中，可应用上述形成方法。高对比度检测标记可在必要的过程中形成。
部分地切割一维L/S的线图案11的切割图案CP2已经作为如下这样的矩形图案被描述，该矩形图案在垂直于线图案11延伸的方向的方向上延伸并且与所有线图案11交叉，以便增加切割图案CP2的尺寸(形状)，使得切割图案CP2可被容易地解析。
切割图案CP2可与切割图案CP1相同。换句话说，切割图案CP2可以是在垂直于线图案11延伸的方向的方向上与一些线图案11交叉的矩形图案组，如图5A中所示。在此情况中，由于分辨率的限制，切割图案CP2不能针对每一线图案被布置。因而，切割图案CP2在跳过一个或多个线图案11的情况下被布置。图5B是示出在切割过程完成时(即，通过将图5A中所示的切割图案CP2投影到基板上)在标记区域21中形成的检测标记22的示图。由于图5A中示出的切割图案CP2与用于形成器件图案13的切割图案CP1具有相同形状，因此加工尺寸性能被提高。这是因为曝光设备中的曝光条件等对于用于形成器件图案13的切割图案CP1被优化。如果曝光设备的投影光学***具有像差，则在要被转印到基板上的图案中生成未对准。如果用于形成器件图案13的切割图案CP1和用于形成检测标记22的切割图案CP2不同，则相对未对准被生成并且用作误差。相反，如果切割图案CP1和CP2相同，则此问题不发生。在图5B中所示的检测标记22中，在线图案11延伸的方向上生成衍射光的标记元素的数量被减半，并且衍射光的强度也减半。但是，0阶光的对比度是足够的，并且衍射光可用作检测标记22。
该实施例还可应用于其中用作检测标记22的重叠标记由小矩形的集合构成的情况。在此情况中，作为重叠标记，决定y位置并且在水平方向上具有纵向方向的水平延长标记组以及决定x位置并且在垂直方向上具有纵向方向的垂直延长标记组被形成。这里，一维L/S的线图案11延伸的方向将作为x方向被说明。决定y位置的水平延长标记组25是图6A中所示的标记。在形成水平延长标记组25之前，如虚线所指示地，在标记区域21的整个表面上形成由侧壁构成的一维L/S。因此，仅留下了对应于水平延长标记组25的线图案11的切割图案CP2被投影，形成水平延长标记组25。由于水平延长标记组25被从侧壁形成，因此y方向上的1阶或高阶衍射光没有入射到检测***的光瞳。因此，检测***将水平延长标记组25检测为三个水平延长标记。然而，水平延长标记组25可被配置为使得检测***将其检测为三个或更多个水平延长标记。
决定x位置的垂直延长标记组26是图6B中所示的标记。在形成垂直延长标记组26之前，如虚线所指示地，在标记区域21的整个表面上形成由侧壁构成的一维L/S。仅留下了对应于垂直延长标记组26的线图案11的切割图案CP2被投影，由此形成垂直延长标记组26。关于水平延长标记组25，仅需要简单地形成小的水平延长标记，如图6A中所示。相反，关于垂直延长标记组26，需要从多个标记元素26a形成垂直延长标记，如图6B中所示，并且多个标记元素26a之间的在线图案11延伸的方向上的节距需要满足节距Po。通过此设定，x方向上的一阶或高阶衍射光没有入射到检测***的光瞳。检测***将垂直延长标记组26检测为三个垂直延长标记。在图6B中，垂直延长标记被划分成四列。但是，考虑通常标记的大小，垂直延长标记被划分成更大数量的列。垂直延长标记组26可被配置为使得检测***将其检测为三个或更多个垂直延长标记。
<第二实施例>
图7是用于说明本发明的第二实施例中的形成方法的流程图。此形成方法在其上形成有线图案和空隙图案的基板上形成检测标记。
在步骤S202中，如同步骤S102中那样，根据光学地检测检测标记的检测***来决定标记区域，该标记区域包括形成基板上的检测标记的标记形成区域(第一区域)，和围绕标记形成区域的并且在其中禁止形成检测标记的标记禁止区域(第二区域)。
在步骤S204中，在步骤S202中决定的标记区域中形成抗蚀剂图案。更具体而言，曝光设备的投影光学***将如下图案投影到基板上的在步骤S202中决定的标记区域，该图案包括在要在基板上形成的线图案延伸的方向上排列的多个标记元素。结果，对应于各个标记元素的多个抗蚀剂图案在标记形成区域中形成。但是，多个标记元素还可在垂直于要在基板上形成的线图案延伸的方向的方向上排列。
应指出，多个标记元素之间的在线图案延伸的方向上的节距被设计为大于曝光设备可解析图案的节距，并且小于检测***可检测到标记的节距。换句话说，多个标记元素之间的节距大于通过检测标记衍射的光中的一阶或高阶衍射光入射到曝光设备的投影光学***的光瞳所需的最小节距，并且小于一阶或高阶衍射光入射到检测***的光瞳所需的最小节距。
步骤S204与如下步骤并行地(即，同时地)执行，该步骤通过曝光设备的投影光学***投影与线图案和空隙图案对应的一维L/S，并且形成一维L/S的抗蚀剂图案。
在步骤S206中，在步骤S204中形成的各个抗蚀剂图案的侧表面上形成侧壁。然后，去除多个抗蚀剂图案，从侧壁形成检测标记。
下文将详细说明上述的形成方法。将说明在基于1D布局形成一维L/S的过程中切割图案被重叠在一维L/S上的情况。
图8是示出在抗蚀剂图案的侧表面上形成侧壁的侧壁过程之后在图案区域10中形成的一维L/S33以及分割线(具体地，在标记区域21中形成的检测标记34)的示图。由侧壁构成的一维L/S33之间的区域(空白区域)以及由侧壁构成的检测标记34的标记元素34a内部的区域(空白区域)是使用抗蚀剂图案作为芯部形成的区域。曝光设备的投影光学***在基板上投影形成这样的抗蚀剂图案的图案，并且在抗蚀剂图案的侧表面上形成侧壁。通过去除抗蚀剂图案，从侧壁形成一维L/S33以及检测标记34。多个标记元素34a之间的在一维L/S33的线图案延伸的方向上的节距满足第一实施例中定义的节距Po。另外，多个标记元素34之间的在垂直于一维L/S33的线图案延伸的方向的方向上的节距也满足节距Po。因此，通过检测标记34在x和y方向上衍射的光分量变得与在第一实施例中通过检测标记22衍射的那些光分量相同(即，衍射状态变得相同)，并且用作检测标记。第二实施例与第一实施例的不同之处在于检测标记34是通过在部分切割抗蚀剂图案的侧表面上形成侧壁而形成的，而不是通过基于切割图案部分切割一维L/S来形成检测标记22而形成的。
标记元素34a之间的在垂直于一维L/S33的线图案延伸的方向的方向上的节距不是由一维L/S33之间的节距决定的，并且不需要总是与一维L/S33之间的节距一致。但是，使得标记元素34a之间的在垂直于一维L/S33的线图案延伸的方向的方向上的节距与一维L/S33之间的节距一致在曝光设备中的分辨率和像差的影响方面是有利的。
在图8中，构成检测标记34的多个标记元素34a以矩阵形式在一维L/S33的线图案延伸的方向上以及垂直于该线图案延伸的方向的方向上排列。但是，多个标记元素34a不限于此。例如，如图9中所示，构成检测标记34的多个标记元素34a可在一维L/S33的线图案延伸的方向上以及垂直于该线图案延伸的方向的方向上以交错的形状被排列。图9中所示的检测标记34对衍射光进行倾斜地衍射。当此衍射光被分离成正交分量时，生成衍射光DL的节距在x方向上为Po/2且在y方向上为Po。这满足了一阶或高阶衍射光不入射到检测***的光瞳的条件。
这样，根据各实施例的形成方法，可形成诸如能够通过对齐检测***或重叠检测***以高精度检测的对齐标记或重叠标记的检测标记。
具有根据各实施例的形成方法形成的检测标记的基板或者具有包括在一维L/S的线图案延伸的方向(第一方向)上排列的多个标记元素的检测标记的基板也构成本发明的一个方面。在此情况下，多个标记元素之间的在第一方向上的节距需要如上所述满足节距Po。
尽管已经参照示例性实施例描述了本发明，但是要理解本发明不限于所公开的示例性实施例。要给予权利要求的范围最广泛的解释，以便包含所有这样的修改以及等同的结构和功能。

Claims (14)

1.一种从在基板上形成的线图案形成检测标记的方法，包括：
第一步骤，决定基板上用于形成检测标记的第一区域，和围绕第一区域的并且在其中禁止形成检测标记的第二区域；以及
第二步骤，通过投影光学***将图案投影到基板上，该图案包括用于部分地切割第一区域中的线图案以形成多个标记元素的第一切割图案以及用于去除第二区域中的线图案的去除图案，并且形成包括所述多个标记元素的检测标记。
2.根据权利要求1所述的方法，其中
所述多个标记元素之间的在线图案延伸的方向上的节距大于通过检测标记被衍射的光中的不小于一阶的衍射光入射到所述投影光学***的光瞳所需的最小节距，并且小于所述不小于一阶的衍射光入射到被配置为光学检测所述检测标记的检测***的光瞳所需的最小节距。
3.根据权利要求1所述的方法，其中
在基板上在垂直于线图案延伸的方向的方向上重复地形成多个线，并且
第一切割图案包括矩形图案，所述矩形图案在垂直于线图案延伸的方向的方向上延伸并且与第一区域中的线图案的所有线交叉。
4.根据权利要求1所述的方法，其中
在基板上在垂直于线图案延伸的方向的方向上重复地形成多个线，并且
第一切割图案包括矩形图案组，所述矩形图案组在垂直于线图案延伸的方向的方向上延伸并且与第一区域中的线图案的一部分线交叉。
5.根据权利要求1所述的方法，其中，
第二步骤与通过投影光学***将第二切割图案投影到基板上而形成图案的步骤并行地执行，该第二切割图案用于部分地切割基板上的除第一区域和第二区域之外的图案区域中的线图案。
6.根据权利要求1所述的方法，其中，检测标记包括对齐标记和重叠标记之一。
7.一种在基板上形成检测标记的方法，在所述基板上形成有线图案，包括：
第一步骤，决定基板上用于形成检测标记的第一区域，和围绕第一区域的并且在其中禁止形成检测标记的第二区域；
第二步骤，通过投影光学***将图案投影到第一区域和第二区域，该图案包括在线图案延伸的方向上排列的多个标记元素，并且在第一区域中形成对应于各个标记元素的多个抗蚀剂图案；以及
第三步骤，在第二步骤中形成的各个抗蚀剂图案的侧表面上形成侧壁，并且去除所述多个抗蚀剂图案以形成包括所述侧壁的检测标记。
8.根据权利要求7所述的方法，其中，
第二步骤与通过投影光学***将线和空隙图案投影到基板上的除第一区域和第二区域之外的图案区域并且形成所述线和空隙图案的抗蚀剂图案的步骤并行地执行。
9.根据权利要求7所述的方法，其中
所述多个标记元素还在垂直于所述线图案延伸的方向的方向上排列，并且
所述多个标记元素以矩阵形式在所述线图案延伸的方向上以及垂直于所述线图案延伸的方向的方向上排列。
10.根据权利要求7所述的方法，其中
所述多个标记元素还在垂直于所述线图案延伸的方向的方向上排列，并且
所述多个标记元素以交错形状在所述线图案延伸的方向上以及垂直于所述线图案延伸的方向的方向上排列。
11.根据权利要求7所述的方法，其中，检测标记包括对齐标记或重叠标记。
12.一种基板，该基板包括检测标记，其中所述检测标记包括在第一方向上排列的多个标记元素，并且
所述多个标记元素之间的在第一方向上的节距大于通过检测标记被衍射的光中的不小于一阶的衍射光入射到被配置为将图案投影到基板的投影光学***的光瞳所需的最小节距，并且小于所述不小于一阶的衍射光入射到被配置为光学检测所述检测标记的检测***的光瞳所需的最小节距。
13.一种基板，该基板包括通过从基板上形成的线图案形成检测标记的方法而形成的检测标记，该形成方法包括：
第一步骤，决定基板上用于形成检测标记的第一区域和围绕第一区域的并且在其中禁止形成检测标记的第二区域，以及
第二步骤，通过投影光学***将图案投影到基板上，该图案包括用于部分地切割第一区域中的线图案以形成多个标记元素的第一切割图案以及用于去除第二区域中的线图案的去除图案，并且形成包括所述多个标记元素的检测标记。
14.一种基板，该基板包括通过从基板上形成的线图案形成检测标记的方法而形成的检测标记，该形成方法包括：
第一步骤，决定基板上用于形成检测标记的第一区域，和围绕第一区域的并且在其中禁止形成检测标记的第二区域；
第二步骤，通过投影光学***将图案投影到第一区域和第二区域，该图案包括在线图案延伸的方向上排列的多个标记元素，并且在第一区域中形成对应于各个标记元素的多个抗蚀剂图案；以及
第三步骤，在第二步骤中形成的各个抗蚀剂图案的侧表面上形成侧壁，并且去除所述多个抗蚀剂图案以形成包括所述侧壁的检测标记。
CN201410323975.8A 2013-07-09 2014-07-09 形成方法和基板 Expired - Fee Related CN104281010B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013143895A JP6465540B2 (ja) 2013-07-09 2013-07-09 形成方法及び製造方法
JP2013-143895 2013-07-09

Publications (2)

Publication Number Publication Date
CN104281010A true CN104281010A (zh) 2015-01-14
CN104281010B CN104281010B (zh) 2017-04-12

Family

ID=52256024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410323975.8A Expired - Fee Related CN104281010B (zh) 2013-07-09 2014-07-09 形成方法和基板

Country Status (5)

Country Link
US (1) US9291903B2 (zh)
JP (1) JP6465540B2 (zh)
KR (1) KR101733265B1 (zh)
CN (1) CN104281010B (zh)
TW (1) TWI562198B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119353A (zh) * 2017-06-23 2019-01-01 联华电子股份有限公司 蚀刻后阶段监控叠对情形与临界尺寸的半导体图案

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6249970B2 (ja) * 2015-01-30 2017-12-20 東京エレクトロン株式会社 半導体装置の製造方法
CN105182702B (zh) * 2015-10-30 2017-08-11 京东方科技集团股份有限公司 对位标记搜寻方法、显示基板和显示装置
CN112951803B (zh) * 2019-11-26 2023-12-01 华邦电子股份有限公司 微影制程的关键尺寸的监控结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667212B1 (en) * 2003-03-21 2003-12-23 Advanced Micro Devices, Inc. Alignment system for planar charge trapping dielectric memory cell lithography
JP2007049067A (ja) * 2005-08-12 2007-02-22 Seiko Epson Corp 半導体ウェハおよびレチクル
CN1973371A (zh) * 2004-06-23 2007-05-30 英特尔公司 用于改进的对准工艺集成的细长特征部
JP2012164704A (ja) * 2011-02-03 2012-08-30 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3530439A1 (de) * 1985-08-26 1987-02-26 Siemens Ag Vorrichtung zum justieren einer mit mindestens einer justiermarke versehenen maske bezueglich eines mit mindestens einer gitterstruktur versehenen halbleiterwafers
JP3451603B2 (ja) * 1994-06-16 2003-09-29 株式会社ニコン 露光方法及び該露光方法に使用されるマスク
US6249036B1 (en) * 1998-03-18 2001-06-19 Advanced Micro Devices, Inc. Stepper alignment mark formation with dual field oxide process
JPH11340122A (ja) * 1998-05-26 1999-12-10 Sony Corp 識別用マーク
US6211050B1 (en) * 1999-03-03 2001-04-03 Chartered Semiconductor Manufacturing Ltd. Fill pattern in kerf areas to prevent localized non-uniformities of insulating layers at die corners on semiconductor substrates
US6514647B1 (en) * 1999-07-13 2003-02-04 Matsushita Electric Industrial Co., Ltd. Photomask, resist pattern formation method, method of determining alignment accuracy and method of fabricating semiconductor device
JP2001093820A (ja) * 1999-09-24 2001-04-06 Toshiba Corp マーク、アライメントマーク、合わせずれ測定用マーク、フォトマスク、及び、半導体ウェーハ
JP4307664B2 (ja) * 1999-12-03 2009-08-05 株式会社ルネサステクノロジ 半導体装置
US7057299B2 (en) * 2000-02-03 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment mark configuration
JP2001267206A (ja) * 2000-03-15 2001-09-28 Canon Inc 位置合せ方法、露光装置、及び、半導体デバイス生産方法
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
JP2004022631A (ja) * 2002-06-13 2004-01-22 Mitsubishi Electric Corp 半導体装置およびパターン配置方法
CN100337089C (zh) * 2002-09-20 2007-09-12 Asml荷兰有限公司 器件检验
JP4796271B2 (ja) * 2003-07-10 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6933204B2 (en) * 2003-10-13 2005-08-23 International Business Machines Corporation Method for improved alignment of magnetic tunnel junction elements
JP4734261B2 (ja) * 2004-02-18 2011-07-27 ケーエルエー−テンカー コーポレイション 連続変化するオフセットマークと、オーバレイ決定方法
KR100663347B1 (ko) * 2004-12-21 2007-01-02 삼성전자주식회사 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법
US7751047B2 (en) * 2005-08-02 2010-07-06 Asml Netherlands B.V. Alignment and alignment marks
US7687925B2 (en) * 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US7863763B2 (en) * 2005-11-22 2011-01-04 Asml Netherlands B.V. Binary sinusoidal sub-wavelength gratings as alignment marks
JP2007184345A (ja) * 2006-01-05 2007-07-19 Seiko Epson Corp 半導体装置及びその製造方法、合わせ検査マーク
NL1036336A1 (nl) * 2007-12-27 2009-06-30 Asml Netherlands Bv Method of creating an alignment mark on a substrate and substrate.
JP4897006B2 (ja) * 2008-03-04 2012-03-14 エーエスエムエル ネザーランズ ビー．ブイ． アラインメントマークを設ける方法、デバイス製造方法及びリソグラフィ装置
JP2010050384A (ja) * 2008-08-25 2010-03-04 Elpida Memory Inc 半導体装置の製造方法
JP2010153697A (ja) * 2008-12-26 2010-07-08 Elpida Memory Inc 半導体装置及びアライメントマークの検出方法
JP4815519B2 (ja) * 2009-09-14 2011-11-16 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
US8502324B2 (en) * 2009-10-19 2013-08-06 Freescale Semiconductor, Inc. Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
NL2006228A (en) * 2010-03-17 2011-09-20 Asml Netherlands Bv Alignment mark, substrate, set of patterning devices, and device manufacturing method.
NL2006451A (en) * 2010-05-06 2011-11-08 Asml Netherlands Bv Production of an alignment mark.
US8881066B2 (en) * 2011-12-29 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mandrel modification for achieving single fin fin-like field effect transistor (FinFET) device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667212B1 (en) * 2003-03-21 2003-12-23 Advanced Micro Devices, Inc. Alignment system for planar charge trapping dielectric memory cell lithography
CN1973371A (zh) * 2004-06-23 2007-05-30 英特尔公司 用于改进的对准工艺集成的细长特征部
JP2007049067A (ja) * 2005-08-12 2007-02-22 Seiko Epson Corp 半導体ウェハおよびレチクル
JP2012164704A (ja) * 2011-02-03 2012-08-30 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119353A (zh) * 2017-06-23 2019-01-01 联华电子股份有限公司 蚀刻后阶段监控叠对情形与临界尺寸的半导体图案
CN109119353B (zh) * 2017-06-23 2019-09-17 联华电子股份有限公司 蚀刻后阶段监控叠对情形与临界尺寸的半导体图案
US10692785B2 (en) 2017-06-23 2020-06-23 United Microelectronics Corp. Semiconductor pattern for monitoring overlay and critical dimension at post-etching stage and metrology method of the same

Also Published As

Publication number Publication date
KR20150006792A (ko) 2015-01-19
JP6465540B2 (ja) 2019-02-06
CN104281010B (zh) 2017-04-12
TW201503234A (zh) 2015-01-16
US9291903B2 (en) 2016-03-22
US20150017397A1 (en) 2015-01-15
JP2015018874A (ja) 2015-01-29
KR101733265B1 (ko) 2017-05-08
TWI562198B (en) 2016-12-11

Similar Documents

Publication Publication Date Title
US8423923B2 (en) Optical proximity correction method
US9009633B2 (en) Method of correcting assist feature
CN103246156B (zh) 形成自我对准的套准标记的方法
KR20110120909A (ko) 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정
CN104281010A (zh) 形成方法和基板
JP2016035967A (ja) パターン形成方法
JP2013217969A (ja) マスクパターンの生成方法
CN101458442B (zh) 布局、光掩模版的制作及图形化方法
US9559015B2 (en) Method of forming a conductive line pattern in FinFET semiconductor devices
CN111916425B (zh) 半导体形成方法及其结构
US9054113B1 (en) Box-in-box overlay mark
US9978687B1 (en) Semiconductor substrate
JP4525067B2 (ja) 位置ずれ検出用マーク
US20120308788A1 (en) Overlay mark set and method for positioning two different layout patterns
US7595258B2 (en) Overlay vernier of semiconductor device and method of manufacturing the same
CN114167681A (zh) 缺陷检测方法、掩膜版制作方法及半导体结构形成方法
US8729716B2 (en) Alignment accuracy mark
CN104849970A (zh) 用于背面光刻工艺的对准标记及其对准方法
KR100915064B1 (ko) 오버레이 버니어 및 그 형성 방법
CN1971415A (zh) 硅片表面接触孔的制作方法
CN116259608A (zh) 套刻标记结构及其形成方法
JP2014132605A (ja) 半導体装置及び半導体装置の製造方法
KR20080100682A (ko) 중첩 마크용 노광 마스크 및 이를 이용한 중첩 마크 형성방법
KR20020052464A (ko) 반도체소자의 중첩정밀도 측정마크
KR20000042842A (ko) 반도체 소자의 오버레이 마크

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412