CN104269391A - 一种焊盘结构及其制备方法 - Google Patents
一种焊盘结构及其制备方法 Download PDFInfo
- Publication number
- CN104269391A CN104269391A CN201410490029.2A CN201410490029A CN104269391A CN 104269391 A CN104269391 A CN 104269391A CN 201410490029 A CN201410490029 A CN 201410490029A CN 104269391 A CN104269391 A CN 104269391A
- Authority
- CN
- China
- Prior art keywords
- pad
- metal layer
- passivation layer
- pad structure
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 80
- 238000002161 passivation Methods 0.000 claims abstract description 49
- 238000012360 testing method Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 16
- 238000002360 preparation method Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 238000001465 metallisation Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000002893 slag Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000008280 blood Substances 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 1
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 1
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 1
- 101150038023 PEX1 gene Proteins 0.000 description 1
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 101150014555 pas-1 gene Proteins 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种焊盘结构及其制备方法；通过在焊盘结构的边缘区域形成足够的开口，以保证焊盘金属与顶部金属的连接，同时降低电阻电容(RC)延迟，且在蚀刻第二钝化层时打开没有开口的区域，从而保证了Banding PAD没有残渣且具有足够的平坦度，在工程测试中能够得到足够的测试次数，且第一钝化层的氧化物可以用来阻挡PAD扎穿。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种焊盘结构及其制备方法。
背景技术
随着芯片测试技术的不断发展，在制程研发阶段要求WAT(WaferAcceptance Test，晶圆可接受测试)和CP(Chip Probing，晶圆测试)测试的次数越来越多，但是从目前WAT PAD(焊盘)和CP PAD设计来看，很容易在测试到3次以上时，PAD上顶部金属就暴露出来，在空气中氧化后，造成针与PAD直接的接触不良，进而造成测试结果的不准确性。
目前PAD的设计有两种形式，如图1和图2所示，一种是全部打开，焊盘金属2直接与顶部金属(Top Metal，TM)1连接，但是在WAT/CP测试3次以上后，PAD上的顶部金属1会暴露出来。另一种是PAD上开很多通孔/开口(VIA)，焊盘金属2通过VIA与顶部金属1连接，在针扎PAD的时候，PAS1(Passivation layer1，第一钝化层)的氧化物(Oxide，简称OX)可以阻挡针继续向下来阻止PAD被扎穿，但是这种需要焊盘金属沉积时具有一定的填洞能力，而且VIA的侧面(Profile)不直，且开口比较窄，在PAS2(Passivationlayer2，第二钝化层)刻蚀的时候，VIA侧壁(Sidewall)上的OX很难刻蚀干净，很容易造成PAD结合(Banding)不上，以及OQA(Outgoing Quality Assurance，出厂质量控制)检测上有PAD残渣(Residue)，这是本领域技术人员所不愿见到的。
发明内容
针对上述存在的问题，本发明公开一种焊盘结构及其制备方法。
一种焊盘结构，其中，包括：
顶部金属层；
第一钝化层，所述第一钝化层位于所述顶部金属层之上且具有开口；
焊盘金属层，所述焊盘金属层位于所述第一钝化层上方且通过所述开口与所述顶部金属层相连；
第二钝化层，所述第二钝化层覆盖位于所述开口之上的所述焊盘金属层的上表面；
其中，所述开口位于所述焊盘结构的边缘区域。
上述的焊盘结构，其中，所述焊盘结构应用于晶圆可接受测试或晶圆测试工艺中。
上述的焊盘结构，其中，所述焊盘金属层的材质为Al。
上述的焊盘结构，其中，所述顶部金属层的材质为Cu。
一种焊盘结构的制备方法，其中，包括如下步骤：
提供一具有顶部金属层的半导体结构；
于所述顶部金属层的上表面形成第一钝化层；
刻蚀所述第一钝化层，形成开口以将位于边缘区域的所述顶部金属层予以暴露；
沉积焊盘金属层，所述焊盘金属层通过所述开口与所述顶部金属层相连接；
继续形成第二钝化层以覆盖位于所述开口之上的所述焊盘金属层的上表面。
上述的焊盘结构的制备方法，其中，所述焊盘结构应用于晶圆可接受测试或晶圆测试工艺中。
上述的焊盘结构的制备方法，其中，所述焊盘金属层的材质为Al。
上述的焊盘结构的制备方法，其中，所述顶部金属层的材质为Cu。
上述的焊盘结构的制备方法，其中，所述方法还包括：
沉积所述焊盘金属层后，部分刻蚀位于所述开口上方的焊盘金属层；
于所述开口的上方沉积第二钝化层，并刻蚀所述第二钝化层，剩余的第二钝化层覆盖位于所述开口之上的所述焊盘金属层的上表面。
上述发明具有如下优点或者有益效果：
本发明公开的焊盘结构及其制备方法，通过在焊盘结构的边缘区域形成足够的开口，以保证焊盘金属与顶部金属的连接，同时降低电阻电容(RC)延迟，且在蚀刻第二钝化层时打开没有开口的区域，从而保证了Banding PAD没有残渣且具有足够的平坦度，在工程测试中能够得到足够的测试次数，且第一钝化层的氧化物可以用来阻挡PAD扎穿。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明背景技术中焊盘金属直接与顶部金属连接的焊盘结构示意图；
图2是本发明背景技术中设置有很多VIA的焊盘结构示意图；
图3是本发明实施例中焊盘结构示意图；
图4-10是本发明实施例中制备焊盘结构的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
如图3所示，本发明提供了一种焊盘结构，可应用于晶圆可接受(WAT)测试或晶圆测试(CP)工艺中，包括：顶部金属层101；位于顶部金属层101之上且具有开口的第一钝化层1031；位于第一钝化层1031上方且通过开口与顶部金属层101相连的焊盘金属层102以及覆盖位于开口之上的焊盘金属层102的上表面的第二钝化层1032；其中，开口位于焊盘结构的边缘区域，具体的，将焊盘结构划分为中间区域和包围该中间区域的边缘区域，其中，中间区域是进行WAT/CP测试的区域，本发明在焊盘结构的边缘区域设置足够的开口以保证焊盘金属与顶部金属层101的连接，同时降低了RC。且在本发明的实施例中，该中间区域，即WAT/CP测试的区域上方未覆盖第二钝化层1032，因此中间区域是平整的，从而利用第一钝化层1031的氧化物来阻挡焊盘结构被扎穿。
优选的，焊盘金属层102的材质为Al。
优选的，顶部金属层101的材质为Cu。
本发明还公开了一种焊盘结构的制备方法，通过该方法制备的焊盘结构可应用于晶圆可接受(WAT)测试或晶圆测试(CP)工艺中，具体的，如图4-10所示，包括如下步骤：
步骤S1，提供一具有顶部金属层1的半导体结构(该半导体结构顶部金属层1以下的部分并未于图中示出)，优选的，该顶部金属层1的材质为Cu；在本发明的实施例中，该半导体结构为已经制备有若干半导体器件的半导体结构，制备该半导体结构的方法可以采用本领域技术人员所熟知的技术，在此便不予赘述；如图4所示的结构。
步骤S2，于顶部金属层1的上表面形成第一钝化层31，具体的，采用化学气相沉积的方法于顶部金属层1的上表面形成第一钝化层31；如图5所示的结构。
步骤S3，刻蚀第一钝化层31，形成开口4(若干开口)以将位于边缘区域52的部分顶部金属层1予以暴露，如图6a所示的结构。
具体的，可以将该半导体结构划分为中间区域51和包围该中间区域51的边缘区域52，其中，中间区域51是进行WAT/CP测试的区域，本发明在边缘区域52形成足够的开口以保证焊盘金属与顶部金属层的连接，同时降低了RC，且在本发明的实施例中，该中间区域51，即WAT/CP测试的区域上方未覆盖第二钝化层，因此中间区域51是平整的，从而利用第一钝化层的氧化物来阻挡焊盘结构被扎穿，图6b为图6a中结构的俯视图。
步骤S4，于第一钝化层31的上表面及开口4中沉积焊盘金属，并对该焊盘金属进行平坦化工艺，形成充满开口4并覆盖第一钝化层31上表面的焊盘金属层2，且该焊盘金属层2通过开口4与顶部金属层1相连接；优选的，该焊盘金属层2的材质为Al；进一步的，采用物理气相沉积的方法沉积该焊盘金属；如图7所示的结构。
步骤S5，部分刻蚀位于开口4上方的焊盘金属层2，于位于开口上方的焊盘金属层2中形成凹槽；如图8所示的结构。
步骤S6，于焊盘金属层2的上方沉积第二钝化层32，第二钝化层32充满凹槽并覆盖焊盘金属层2的上表面；如图9所示的结构。
步骤S7，部分刻蚀第二钝化层32，以使得刻蚀后剩余的第二钝化层32覆盖位于开口4之上的焊盘金属层2的上表面；由此可以看出，开口4分布于第二钝化层32覆盖的区域；如图10所示的结构。
不难发现，本实施例为与上述焊盘结构的实施例相对应的方法实施例，本实施例可与上述焊盘结构的实施例互相配合实施。上述焊盘结构的实施例中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在上述层叠封装结构的实施例中。
综上，本发明公开的焊盘结构及其制备方法，通过在焊盘结构的边缘区域形成足够的开口，以保证焊盘金属与顶部金属的连接，同时降低电阻电容(RC)延迟，且在蚀刻第二钝化层时打开没有开口的区域，从而保证了Banding PAD没有残渣且具有足够的平坦度，在工程测试中能够得到足够的测试次数(大于10次)，且第一钝化层的氧化物可以用来阻挡PAD扎穿。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种焊盘结构，其特征在于，包括：
顶部金属层；
第一钝化层，所述第一钝化层位于所述顶部金属层之上且具有开口；
焊盘金属层，所述焊盘金属层位于所述第一钝化层上方且通过所述开口与所述顶部金属层相连；
第二钝化层，所述第二钝化层覆盖位于所述开口之上的所述焊盘金属层的上表面；
其中，所述开口位于所述焊盘结构的边缘区域。
2.如权利要求1所述的焊盘结构，其特征在于，所述焊盘结构应用于晶圆可接受测试或晶圆测试工艺中。
3.如权利要求1所述的焊盘结构，其特征在于，所述焊盘金属层的材质为Al。
4.如权利要求1所述的焊盘结构，其特征在于，所述顶部金属层的材质为Cu。
5.一种焊盘结构的制备方法，其特征在于，包括如下步骤：
提供一具有顶部金属层的半导体结构；
于所述顶部金属层的上表面形成第一钝化层；
刻蚀所述第一钝化层，形成开口以将位于边缘区域的所述顶部金属层予以暴露；
沉积焊盘金属层，所述焊盘金属层通过所述开口与所述顶部金属层相连接；
继续形成第二钝化层以覆盖位于所述开口之上的所述焊盘金属层的上表面。
6.如权利要求5所述的焊盘结构的制备方法，其特征在于，所述焊盘结构应用于晶圆可接受测试或晶圆测试工艺中。
7.如权利要求5所述的焊盘结构的制备方法，其特征在于，所述焊盘金属层的材质为Al。
8.如权利要求5所述的焊盘结构的制备方法，其特征在于，所述顶部金属层的材质为Cu。
9.如权利要求5所述的焊盘结构的制备方法，其特征在于，所述方法还包括：
沉积所述焊盘金属层后，部分刻蚀位于所述开口上方的焊盘金属层；
于所述开口的上方沉积第二钝化层，并刻蚀所述第二钝化层，剩余的第二钝化层覆盖位于所述开口之上的所述焊盘金属层的上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410490029.2A CN104269391B (zh) | 2014-09-23 | 2014-09-23 | 一种焊盘结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410490029.2A CN104269391B (zh) | 2014-09-23 | 2014-09-23 | 一种焊盘结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104269391A true CN104269391A (zh) | 2015-01-07 |
| CN104269391B CN104269391B (zh) | 2017-08-04 |
Family
ID=52160899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410490029.2A Active CN104269391B (zh) | 2014-09-23 | 2014-09-23 | 一种焊盘结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104269391B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108281365A (zh) * | 2018-01-24 | 2018-07-13 | 德淮半导体有限公司 | 用于晶圆可接受性测试的焊盘及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923088A (en) * | 1996-08-22 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad structure for the via plug process |
| CN1698198A (zh) * | 2003-01-16 | 2005-11-16 | 卡西欧计算机株式会社 | 半导体器件及其制造方法 |
| CN102832188A (zh) * | 2011-06-16 | 2012-12-19 | 台湾积体电路制造股份有限公司 | 具有厚聚合物层的焊球保护结构 |
-
2014
- 2014-09-23 CN CN201410490029.2A patent/CN104269391B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923088A (en) * | 1996-08-22 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad structure for the via plug process |
| CN1698198A (zh) * | 2003-01-16 | 2005-11-16 | 卡西欧计算机株式会社 | 半导体器件及其制造方法 |
| CN102832188A (zh) * | 2011-06-16 | 2012-12-19 | 台湾积体电路制造股份有限公司 | 具有厚聚合物层的焊球保护结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108281365A (zh) * | 2018-01-24 | 2018-07-13 | 德淮半导体有限公司 | 用于晶圆可接受性测试的焊盘及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104269391B (zh) | 2017-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI222526B (en) | Method for micro probing | |
| US9401343B2 (en) | Method of processing a semiconductor wafer | |
| CN104851820A (zh) | 半导体器件的缺陷检测方法 | |
| CN104269391A (zh) | 一种焊盘结构及其制备方法 | |
| US20070290204A1 (en) | Semiconductor structure and method for manufacturing thereof | |
| CN104037106B (zh) | 半导体芯片失效分析的方法 | |
| CN103035619B (zh) | 一种电迁移可靠性测试结构 | |
| CN104037107A (zh) | 通孔链结构的失效分析方法 | |
| TWI612315B (zh) | 貫孔漏電與擊穿測試 | |
| WO2020052584A1 (zh) | 一种硅片级封装划片槽的设计方法 | |
| CN108630595A (zh) | 硅通孔的形成方法 | |
| CN101750563B (zh) | 半导体器件中通孔或接触孔短路检测结构 | |
| JP2016105463A (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
| CN103346102B (zh) | 检测预处理能力的方法 | |
| TW201545291A (zh) | 導電墊結構及其製作方法 | |
| Cao et al. | Flip-chip package soft failure analysis and case studies using time domain reflectometry | |
| CN103021843B (zh) | 一种双极集成电路放大系数工艺改进方法 | |
| CN105470162A (zh) | 一种侦测接触孔缺陷的方法 | |
| CN104535392A (zh) | 一种提高透射电镜图像质量的平面样品制备方法 | |
| JP2005327763A (ja) | 半導体装置 | |
| CN102881611B (zh) | 晶圆电性测试的方法 | |
| CN203941899U (zh) | 一种半导体结构 | |
| CN112397380A (zh) | 功率半导体器件及其制作工艺 | |
| CN105140148B (zh) | 一种在线测试半导体器件衬底 | |
| CN103337466A (zh) | 预防测试结构短路的保护环及其制造方法和封装测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |