CN104254975A - 用于校准具有多个通道的流水线模数转换器的方法和装置 - Google Patents

用于校准具有多个通道的流水线模数转换器的方法和装置 Download PDF

Info

Publication number
CN104254975A
CN104254975A CN201380009490.5A CN201380009490A CN104254975A CN 104254975 A CN104254975 A CN 104254975A CN 201380009490 A CN201380009490 A CN 201380009490A CN 104254975 A CN104254975 A CN 104254975A
Authority
CN
China
Prior art keywords
passage
digital converter
analog
output code
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380009490.5A
Other languages
English (en)
Other versions
CN104254975B (zh
Inventor
O·莫德斯维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hittite Microwave LLC
Original Assignee
Hittite Microwave LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hittite Microwave LLC filed Critical Hittite Microwave LLC
Publication of CN104254975A publication Critical patent/CN104254975A/zh
Application granted granted Critical
Publication of CN104254975B publication Critical patent/CN104254975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了用于校准具有多个通道的流水线模数转换器(ADC)中的级的方法和装置。

Description

用于校准具有多个通道的流水线模数转换器的方法和装置
相关申请的交叉引用
本申请要求提交于2012年2月14日的题目为METHOD ANDAPPARATUS FOR DIGITAL CALIBRATION OF ANALOG-TO-DIGITAL CONVERTERS HAVING MULTIPLE CHANNELS的美国临时专利申请No.61/598,509的优先权，通过引用将其结合在此。
技术领域
本申请总的来说涉及模拟数字转换，并且更具体地，涉及校准具有多个通道的流水线模数转换器(ADC)中的级。
背景技术
在模拟数字转换中获得较高信噪比(SNR)的一种有效方法是并行运行两个或更多个ADC。ADC在同一时刻对输入信号进行采样，并且对它们的数字输出求和。如在标题为ADC WITH ENHANCEDAND/OR ADJUSTABLE ACCURACY的PCT公开WO2011/018711中讨论的，已经表明，如果两个ADC的误差不相关，则使用两个并行ADC可以导致SNR的3dB的增加。
需要对ADC校准以获得高精度和线性。偏移误差、电容器失配误差和增益误差导致ADC中的积分非线性(INL)和差分非线性(DNL)误差。此处公开的各种实施例涉及出于校准的目的识别和量化这些误差的技术。这些技术可应用于具有两个或更多个并联连接的流水线ADC的ADC架构。
概述
根据一个或多个实施例，提供了一种用于确定流水线模数转换器中的用于校准的变换步长(transition step size)的方法。所述流水线模数转换器至少具有用于对输入模拟信号采样的并联连接的第一通道和第二通道，每一个通道包括一个或多个串联连接的模数流水线级和接收来自流水线级的输出电压的后端模数转换器。所述方法包括步骤：(a)选择与输入模拟信号的特定输入电压对应的来自第二通道的给定的输出码或输出码范围，所述给定的输出码或者输出码范围被选择为在第一通道的第一流水线级中的比较器的变换带内；(b)在所述输入模拟信号的采样过程中，每次检测到来自第二通道的所述给定的输出码或者所述输出码范围内的输出码时，识别来自第一通道的后端模数转换器的对应的输出码和来自第一通道的第一流水线级的对应输出码；(c)确定所述后端模数转换器的输出码对应于来自第一通道的第一流水线级的第一输出码还是第二输出码；(d)执行与来自第一通道的第一流水线级的第一和第二输出码对应的来自第一通道的后端模数转换器的输出码的统计分析；和(e)基于与来自第一通道的第一流水线级的第一和第二输出码对应的来自第一通道的后端模数转换器的输出码之间的差，确定变换步长。
根据一个或多个其它实施例，提供了一种用于校准流水线模数转换器的方法。所述流水线模数转换器至少具有用于对输入模拟信号采样的并联连接的第一通道和第二通道，每一个通道包括一个或多个串联连接的模数流水线级和接收来自流水线级的输出电压的后端模数转换器。所述方法包括步骤：(a)使用来自所述通道之一的输出数据产生输入模拟信号电压的统计估计；(b)使用所述输入模拟信号电压的统计估计，估计一个或多个其它通道中的流水线级的转移特性的误差；和(c)在校准例程中使用所估计的误差，以去除所述一个或多个其它通道中的估计的误差。
根据一个或多个其它实施例，提供了一种确定用于流水线模数转换器的校准的级增益误差的方法。所述流水线模数转换器至少具有并联连接的第一通道和第二通道，用于对输入模拟信号采样，每一个通道包括一个或多个串联连接的模数流水线级和后端模数转换器。所述方法包括步骤：(a)选择与输入模拟信号的特定输入电压对应的来自第二通道的两个给定输出码；(b)在输入模拟信号的采样过程中，每次检测到来自第二通道的任一所述给定输出码时，识别来自第一通道的后端模数转换器的对应输出码和来自第一通道的模数流水线级的对应输出电压；(c)确定与来自第二通道的所述两个给定输出码对应的平均电压值，和确定与来自第一通道的后端模数转换器的输出码对应的来自第一通道的模数级的平均输出电压值；和(d)基于与来自第二通道的所述两个给定输出码对应的平均电压值之间的差和与来自第一通道的后端模数转换器的输出码的对应来自第一通道的模数级的平均输出电压值之间的差，确定模数转换器转移斜率(transfer slope)。
根据一个或多个其它实施例，提供了一种用于确定流水线模数转换器中的用于校准的级增益误差的方法。所述流水线模数转换器具有至少一个通道，所述通道包括一个或多个串联连接的模数流水线级和后端模数转换器。所述方法包括步骤：(a)通过利用表示数据的相对权重的系数，组合来自所述后端模数转换器和串联连接的模数流水线级的数据，来产生所述模数转换器的数字输出字；(b)测量所述模数转换器输出中的码的出现频率；(c)获得其中所述串联模数流水线级改变值的变换步阶(transition step)；和(d)调整表示所述数据的相对权重的系数，直到所述数据在所述变换步阶周围的码范围上具有特定的给定的统计性质。
附图说明
图1示意地示出了根据一个或多个实施例的用于说明校准技术的具有两个ADC通道的代表性的流水线ADC。
图2是示出了图1的ADC中的1.5位流水线级的代表性转移函数(transfer function)的图。
图3是示出了理想和非理想的ADC转移曲线的图。
图4是具有正弦波输入的ADC的BE-ADC输出的直方图。
图5是完整ADC输出的直方图。
图6是示出了具有噪声阈值电压的一个比较器电平处的代表性级转移曲线的图。
图7是示出了标记以选定的输出码的图6的级转移曲线的图。
图8是示出了标记以两个选定的输出码的图6的级转移曲线的图。
图9是示出了示例性BE-ADC图的图。
具体实施方式
图1示意地示出了一个代表性的ADC，提供该ADC以说明根据多种实施例的校准技术。所述ADC包括被称为通道CH1和CH2的两个并联连接的等同的ADC。虽然该图中示出了两个通道，但应当理解，此处描述的技术还可以用于具有多于两个通道的ADC。
通道CH1和CH2是相同的，但是出于说明的目的，被在图1中不同地画出。具体地，画出通道CH1以明确地示出第一级ST1和后端ADC，BE-ADC，它们也存在于CH2中，虽然未被示出。
这两个通道CH1和CH2在同一时刻对相同的输入信号采样。因此，除了噪声、增益和偏移误差，输出值A和B将相等。当对A和B求和时，因为白噪声被在这两个通道之间平均，因此获得了具有更高分辨率的新的输出字。CH1和CH2的数字输出值是输入信号的独立的量化值。或者，以统计术语表示，可以说输出值A和B是对公共模拟输入电压的统计估计。
出于说明的目的，通道CH1中的级ST1是1.5位流水线级。图2示出了该级的转移函数。该图中的Y轴表示级输出。对于理想的BE-ADC，来自BE-ADC的数字输出将是对ST1级输出的数字表示。
BE-ADC对级ST1的输出采样，其被以一定位数的分辨率通过图2的Y轴表示。当输入信号小于-Vref/4时，级ST1的数字输出是00，在零输入周围为01，并且当输入高于Vref/4时为10。级残差电压(residue voltage)被ST1传递给BE-ADC。数字延迟和求和元件组合BE-ADC的数字输出和ST1的数字输出，以产生通道输出，即，图1中的A。
为了产生ADC输出，来自ST1的输出码被与来自BE-ADC的结果组合，以形成直的ADC转移曲线。尽管实际实现方式可能有所改变，这可被以下面的方式解释：
对于来自级ST1的输出码00，来自BE-ADC的值被减去等于-Vref/4处的变换步阶的最低有效位(LSB)的量。对于码01，可以直接使用来自BE-ADC的码。对于码10，该值被增加等于+Vref/4处的变换步阶的LSB的量。这意味着，根据分别来自ST1和BE-ADC的数据的相对权重，组合来自ST1的数字数据和BE-ADC数据，以产生ADC输出码。
对于普通的不校准的流水线ADC，假设级ST1的增益严格等于2，并且因此变换步阶应当准确地为Vref(从+Vref/2到-Vref/2)。换言之，来自ST1的数字数据的相对权重是来自BE-ADC的数据的权重的两倍。由于电容器失配误差、不充分的放大器增益、或者偏移误差，变换步阶可能具有不同于该理想值的实际值。这将导致，作为例子，图3中所示的非理想的转移曲线。
大部分现有技术的校准方案涉及获得该变换步阶的大小或与该步长(步阶大小)具有紧密数学关系的相关值。因此，如果可以测量该变换步长，其可被用于大多数已知的校准方案。测量变换步长的已知方法可能需要额外的模拟电路。这显著地增加了模拟复杂度，并且限制了该电路的最大操作速度。
另外，在校准周期中测量的值(通常涉及单独的硬件)须等于在正常操作过程中获得的值。这难以实现并且在已经是具有挑战性的设计周期中引入附加的困难的验证(verification)步骤。
获得变换步长误差
如果给ADC施加正弦波输入，BE-ADC的输出将表现如图4的直方图所示。红点对应于当ST1具***00时的数据，绿点对应于码01，并且蓝点对应于码10。如果考虑来自ST1的码重建该直方图，该直方图将看起来如图5所示。
在图5中，红点被向左移动(通过值的减小)，并且蓝点被向右移动(通过值的增加)。如果ADC的INL和DNL是完美的，则直方图中的点密度应当在直方图的码范围上是平滑的。从该图中显然可见，如果用于变换步阶的值过高，则红色和蓝色段将向旁边移动太远。并且对于大的误差，在直方图中将出现遗失码(missing code)，并且因此ADC将具有遗失码和严重的INL误差。如果用于变换步阶的值太低，则码将拥挤在变换步阶周围，也将导致总的INL误差。
根据一个或多个实施例，可以对于变换步阶的各种值监视和计算图5中的直方图的变换步阶周围的区域中的平均的总的码密度。如在上段中描述的，当码分布尽可能均匀时，重建的波形的线性误差将最小。一种可能的算法将是使用图5的直方图，并为对于就在变换步阶之下、该变换步阶之上和该变换步阶中间的段计算每个码的命中平均数。图5所示的直方图是按照定义示出了Y轴上的出现频率相对于X轴上的ADC输出码的图。对于获得变换步阶，或者换言之，在将来自ST1和BE-ADC的数据重组为输出数字字时使用的ST1数字码的相对权重，算法可以解释如下。该解释仅仅提供用于说明确定变换步阶的一般原则，对于实际的实现方式，存在若干替代方案。
假设确定码2500周围的变换步阶。于是，获得从码2000到2100(红点)或者另一个适合的码范围的出现频率的平均。从图5中可见，在此具体情况下，该平均值恰在50之上。然后，获得从码2900到码3000(绿点)或者另一个适合的码范围的出现频率的平均值。在图5所示的情况下，这恰在50之下。然后，可以取这两个平均值之间的平均，产生接近50的值。于是，该值将表示该变换带周围但不包括该变换带的出现频率的平均值。
然后，应当取包括红色和绿色点两者的变换带(近似从码2400到码2600)内的码的平均值。然后，应当调整用于基于ST1和BE-ADC数据产生数字输出字的数字再组合的变换步阶，直到变换带内的平均值等于在该变换带周围但不包括该变换带的平均值。这等同于获得尽可能线性或者平滑地给出该变换步阶周围(包括红色和绿色点)的总出现频率的变换步阶值。可见，如果该变换步阶的值太低，则红色曲线将不能被充分向左移动，并且当对红色和绿色点求和时，在变换带内该出现频率将增加。这将使得变换带中的平均值过高。当变换步阶过高时，将发生相反的情况。
然而，该算法可能需要输入信号的某些性质以收敛。该输入信号应该具有这样的性质，其使得输出直方图是平滑曲线，在变换带之下、之内和之上具有可预测出现频率。其将不是对于任意的输入信号都收敛的。因此，可以采用并行ADC CH2来进一步改进该技术，该并行ADC CH2z用于估计公共输入信号的性质。
根据一个或多个实施例，提供了一种精确地获得变换步长而不使用额外硬件的方法。可以通过分析基于任意输入信号的来自级ST1、BE-ADC和通道CH2的输出数据，获得该变换步长。由于CH2数字输出是在每个采样时刻的模拟输入信号的统计估计，因而使得使用任意输入信号成为可能。因此，在多种不同方案中可以使用该估计，来通过能够估计特定模拟输入电压的理想电压或者信号，估计CH1内的误差电压。对于此处描述的特定方案，该输入信号应当至少在校准周期的期间内具有足够的幅值，以跨展ADC的整个输入信号范围，或者第一级(即，ST1)中的所有比较器级别。如果，例如，在生产测试过程中进行了部分校准，这可被确保。
需要考虑以解释该算法的操作的该直方图的另一个特征是变换带的宽度。如果比较器在-Vref/4和+Vref/4是理想的，则变换将在一个特定码处发生。然而，由于比较器中在-Vref/4和+Vref/4处的噪声及其它随机误差源，每次ADC采样时实际的变换发生改变。这导致红色和绿色点之间以及绿色和蓝色点之间的变换带。可以如图6所示，以级转移曲线示出了该效果。
由于数字校正逻辑使用设计在流水线级体系结构中的冗余来解决这些误差，比较器随机误差本身不成问题。以如下面解释的，可以以一种替换方式使用这种随机行为，来确定步长的大小。
一种用于校准的已知方法是将模拟输入从ADC断开，并且在数字控制下使用附加硬件，以迫使该级产生图6中的点A和B处的输出电压。然后，用BE-ADC测量这些电压，这等同于确定该图中点A和B的Y轴值。然后，计算步长为点A和点B的Y轴值的差。
对于根据多种实施例的方法，不使用额外的模拟硬件。代之以，选择来自CH2的特定输出码(码Y)。替代地，可以使用码Y周围的小的输出码范围。由于两个通道在相同时刻对相同输入采样，因此来自CH2的特定输出码与CH1的特定输入电压对应。这相当于对于给定的输入信号电压选择CH1样本。以统计术语而言，这可被表示为使用CH2输出作为ADC输入电压的估计，并且基于该输入电压估计选择通过CH1的样本。如图7所示，码Y被选择为在ST1中的比较器之一的变换带内。每当出现码Y，观察来自BE-ADC的对应的输出码。基于这些发生出现，可以构建BE-ADC输出码的直方图，或者找到其它适合的方法以分析数据。
取决于ST1的比较器中的判决，该输出码将在顶部交点或底部交点处。如图中所示，对应的BE-ADC输出码可被标记为D00和D01。
然后，可以计算变换步长StS为StS＝D00-D01。由于仅仅使用来自CH2ADC的一单个输出码，CH2ADC中的线性误差、偏移误差和增益误差不是问题并且将不影响结果。变换步长StS的估计的准确度将依赖于各种随机噪声源。但是，可以通过增加计算中使用的样本数目，来平均掉该噪声。因此，在捕获样本所需的时间和获得的准确度之间将有折衷。还可以通过，还可以通过考虑对来自CH2的多个输出码进行类似操作的变换带中的所有样本，来计算该步长。因为数据点的总数将显著增加，导致随机噪声的更好的平均，这可以允许算法的更快的收敛时间。
获得级增益误差
以类似的方式，可以确定ST1转移曲线的每一段中的增益误差。如图3所示，与输出码00、01和10对应的段中的每一段中的斜率可以不同。通过如图8所示，定义段内的两个CH2输出码(码C和D)，并且分别收集这两个码的BE-ADC直方图，该段内的斜率对应于两个得到BE-ADC码DCODED和DCODEC之间的距离，以及码C和码D之间的距离。在这种情况下，CH2中的线性误差将影响测量。然而，可以定义多于两个码，以获得CH2ADC的不同部分的若干测量。可以使用更大数目的测量来计算对实际斜率的更好的估计。
还可以将两个码C和码D置于变换带内，并因此同时计算两个段中的斜率差。这将允许比较斜率，而独立于CH2ADC中的线性误差。
用于步长估计的替换方法
现在讨论一种用于分析特性以获得例如变换步长的替换方法。取代分析对于CH2的仅仅一个输出码的来自BE-ADC的数据，可以对每个CH2输出码重复相同的操作。下面的伪代码示出了用于这种分析的示例算法。假设CH1和CH2的两个ADC中的每一个中存在2N个码，其中N是ADC中的位数。还假设捕获M样本量(sample size)，并假设M充分大，并且到ADC的输入信号为使得所有N个输出码在CH1和CH2两者中命中若干次。示例的算法如下：
对于I＝1到2^N
获得命中CH2的码I的所有样本的样本数(在向量1到M中)
使用统计方法获得对于相同样品数的所有BE-ADC样本的表示
在向量SBE-ADC的索引I中存储该统计表示
结束
根据一个或多个实施例，该统计方法可以是，例如，BE-ADC样本的平均或者中值，以定义对于CH2的给定输出码的BE-ADC的期望输出值。由于CH2的输出是到两个ADC CH1和CH2的公共输入电压的估计，因此上面的算法经过ADC的输入范围，并根据ADC输入电压产生BE-ADC输出码的估计。因此，向量SBE-ADC中的值将表示通过选择的统计方法定义的BE-ADC输出码的期望值，并且该向量的索引将表示CH2输出码。如果CH2是理想的ADC，则CH2输出码将是对于ADC输入电压的理想表示。
图9示出了BE-ADC的示例图。对比图9和图2，可见该算法可用于以任意输入信号产生ST1残差图(residue plot)的估计。
基于SBE-ADC，可以使用多种统计方法估计如变换步长之类的残差图的重要特性和每一段内的增益。这些特性可用于补偿ST1中的误差。
一般而言，上面所述的所有方法可被解释为使用并行ADC通道确定公共输入信号电压的估计，使用该估计获得CH1ADC内部的期望信号值，以及基于该估计和测量的内部信号值之间的差，估计误差项或者校正系数。
通过获得适当的CH2ADC码以观察BE-ADC码，还可以对CH1ADC中的其它级使用类似的方法。注意，在这种情况下，BE-ADC将不同，这是由于BE-ADC仅仅包含校准的级之后的级。还可以使用相同的方法切换ADC并校准CH2，而不是CH1。以这种方式，可以完全校准存在并行量化相同输入信号的至少两个ADC通道的ADC的所有通道中的所有级。
为了校准ADC的第一级中的所有变换步阶，输入信号应该至少跨该级中的所有比较器阈值。这可以以几种方式处理，包括如下：
1.后台校准(在正常操作过程中)--因为该方法不需要任何特殊的模拟操作模式，它可以在ADC的正常操作过程中运行，而没有任何操作中断。
2.动态收敛时间--在某些实施例中，该方法可能要求必须在进行计算之前收集对于D00和D01(或者，等同限定的任何码)的一定数目的命中，以获得测量中的充分低的噪声。在这种情况下，该算法将在执行校准之前等待，直到输入信号充分地跨展该输入范围。
3.生产测试校准--大部分误差影响依赖于某个芯片的随机失配。这不会随着电源和温度显著改变。放大器(OTA)增益是具有最大变化的参数。OTA增益将影响转移曲线的斜率。然而，斜率改变在每一段中将是相等(或者，至少非常类似)的，并且它在每一级之间将是强相关的。
4.仅仅后台增益校准--可以在若干级中监视该斜率，并且基于从流水线改变下游的级得到的增益改变，对增益因子进行全局调整。在这些级中，由于前面的级增益，即使对于小的输入信号，级将很快具有显著的输入电压摆动。
还可以通过监视变换步阶来监视放大器增益改变。如果在操作过程中所有变换步阶在相同方向以相同幅度改变，则可以推定OTA增益已经改变，并且因此调整所有增益系数。
如此已经描述了若干说明性实施例，应理解，本领域技术人员容易想到各种改变、修改和改善。这些改变、修改和改善也构成本公开的一部分，并且在本公开的精神和范围内。虽然此处给出的某些示例涉及功能或者结构元件的特定组合，但应当理解，这些功能和元件可以根据本公开以其它方式组合，以实现相同或者不同的目的。具体地，结合一个实施例讨论的动作、元件和特征不应被从其它实施例中的类似的或者其它作用排除。
另外，此处描述的元件和组件可以进一步划分为另外的组件，或者被结合在一起以形成用于执行相同功能的更少的组件。
因此，前面的描述和附图仅仅作为示例，并不意图作为限制。

Claims (11)

1.一种在流水线模数转换器中用于确定变换步长以用于校准的方法，所述流水线模数转换器至少具有并联连接的第一通道和第二通道，用于对输入模拟信号采样，每一个通道包括一个或多个串联连接的模数流水线级以及接收来自流水线级的输出电压的后端模数转换器，所述方法包括步骤：
(a)选择与输入模拟信号的特定输入电压对应的来自第二通道的给定输出码或者输出码范围，所述给定输出码或者输出码范围被选择为在第一通道的第一流水线级中的比较器的变换带内；
(b)在对所述输入模拟信号的采样过程中，每次检测到来自第二通道的所述给定的输出码或者所述输出码范围内的输出码时，识别来自第一通道的后端模数转换器的对应的输出码和来自第一通道的第一流水线级的对应的输出码；
(c)确定所述后端模数转换器的输出码对应于来自第一通道的第一流水线级的第一输出码还是第二输出码；
(d)执行与来自第一通道的第一流水线级的第一输出码和第二输出码对应的来自第一通道的后端模数转换器的输出码的统计分析；和
(e)基于与来自第一通道的第一流水线级的第一输出码和第二输出码对应的来自第一通道的后端模数转换器的输出码之间的差，确定变换步长。
2.如权利要求1所述的方法，其中所述变换步长被用于校准所述流水线模数转换器。
3.如权利要求1所述的方法，其中执行输出码的统计分析包括计算所述输出码的码密度的平均值或者中值。
4.如权利要求1所述的方法，其中所述一个或多个串联连接的模数流水线级包括多个流水线级，并且还包括确定所述流水线级中的每一级的变换步长。
5.如权利要求1所述的方法，还包括同时确定第二通道的流水线级的变换步长。
6.一种用于校准流水线模数转换器的方法，所述流水线模数转换器至少具有并联连接的第一通道和第二通道，用于对输入模拟信号采样，每一个通道包括一个或多个串联连接的模数流水线级以及接收来自流水线级的输出电压的后端模数转换器，所述方法包括步骤：
(a)使用来自所述通道中的一个通道的输出数据产生所述输入模拟信号电压的统计估计；
(b)使用所述输入模拟信号电压的统计估计，估计一个或多个其它通道中的流水线级的转移特性的误差；和
(c)在校准例程中使用所述估计的误差来去除所述一个或多个其它通道中的估计的误差。
7.如权利要求6所述的方法，其中产生输入模拟信号电压的统计估计包括对所述输入模拟信号电压进行平均。
8.如权利要求6所述的方法，还包括同时估计其它通道中的误差。
9.一种在流水线模数转换器中用于确定级增益误差以用于校准的方法，所述流水线模数转换器至少具有并联连接的第一通道和第二通道，用于对输入模拟信号采样，每一个通道包括一个或多个串联连接的模数流水线级以及后端模数转换器，所述方法包括步骤：
(a)选择与所述输入模拟信号的特定输入电压对应的来自第二通道的两个给定输出码；
(b)在输入模拟信号的采样过程中，每次检测到来自第二通道的任一所述给定输出码时，识别来自第一通道的后端模数转换器的对应输出码和来自第一通道的模数流水线级的对应的输出电压；
(c)确定与来自第二通道的所述两个给定输出码对应的平均电压值，和确定与来自第一通道的后端模数转换器的输出码对应的来自第一通道的模数级的平均输出电压值；和
(d)基于与来自第二通道的所述两个给定输出码对应的平均电压值之间的差和与来自第一通道的后端模数转换器的输出码对应的来自第一通道的模数级的平均输出电压值之间的差，确定模数转换器转移斜率。
10.一种在流水线模数转换器中用于确定级增益误差以用于校准的方法，所述流水线模数转换器具有至少一个通道，所述通道包括一个或多个串联连接的模数流水线级以及后端模数转换器，所述方法包括步骤：
(a)通过利用表示数据的相对权重的系数，组合来自所述后端模数转换器和串联连接的模数流水线级的数据，产生所述模数转换器的数字输出字；
(b)测量所述模数转换器输出中的码的出现频率；
(c)获得其中串联连接的模数流水线级改变值的变换步阶；和
(d)调整表示数据的相对权重的系数，直到所述数据在所述变换步阶周围的码范围上具有特定的给定的统计性质。
11.如权利要求10所述的方法，其中步骤(d)包括调整表示数据的相对权重的系数，直到所述出现频率在所述变换步阶周围的码范围上是基本连续的。
CN201380009490.5A 2012-02-14 2013-02-14 用于校准具有多个通道的流水线模数转换器的方法和装置 Active CN104254975B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261598509P 2012-02-14 2012-02-14
US61/598,509 2012-02-14
PCT/IB2013/000671 WO2013121292A1 (en) 2012-02-14 2013-02-14 Methods for calibrating pipeline analog - to - digital converters having multiple channels

Publications (2)

Publication Number Publication Date
CN104254975A true CN104254975A (zh) 2014-12-31
CN104254975B CN104254975B (zh) 2017-11-03

Family

ID=48326346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380009490.5A Active CN104254975B (zh) 2012-02-14 2013-02-14 用于校准具有多个通道的流水线模数转换器的方法和装置

Country Status (5)

Country Link
US (1) US8941518B2 (zh)
EP (1) EP2815507A1 (zh)
CN (1) CN104254975B (zh)
TW (1) TWI499218B (zh)
WO (1) WO2013121292A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108599764A (zh) * 2018-04-12 2018-09-28 中国电子科技集团公司第三十八研究所 一种步长可调的比较器失调电压校正电路及方法
CN113311374A (zh) * 2021-07-28 2021-08-27 绅克半导体科技(苏州)有限公司 一种半导体测试机多个测试通道直流参数的校准方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253611B2 (en) * 2010-10-06 2012-08-28 Texas Instruments Incorporated Method for calibrating a pipelined continuous-time sigma delta modulator
US9281831B2 (en) * 2014-03-07 2016-03-08 Integrated Device Technology, Inc. Digital extraction and correction of the linearity of a residue amplifier in a pipeline ADC
US9742424B2 (en) * 2016-01-07 2017-08-22 Nanyang Technological University Analog-to-digital converter
CN109905125B (zh) * 2017-12-07 2022-09-27 华大半导体有限公司 模数转换器以及模数转换方法
TWI673956B (zh) * 2018-10-17 2019-10-01 創意電子股份有限公司 校準方法和校準系統
TWI768549B (zh) * 2020-11-19 2022-06-21 瑞昱半導體股份有限公司 管線式類比數位轉換器與類比數位轉換方法
CN113364461B (zh) * 2021-06-24 2024-05-03 苏州磐启微电子有限公司 一种待测芯片的模数转换校准方法及***
CN113961036B (zh) * 2021-10-20 2023-12-01 深圳宇凡微电子有限公司 一种adc转换数据的处理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100039302A1 (en) * 2008-08-12 2010-02-18 Analog Devices, Inc. Correlation-based background calibration of pipelined converters with reduced power penalty
CN101777917A (zh) * 2010-01-14 2010-07-14 上海迦美信芯通讯技术有限公司 一种流水线模数转换器及其电容失配的快速校准方法
CN101777913A (zh) * 2009-12-22 2010-07-14 上海迦美信芯通讯技术有限公司 校准模数转换器的增益误差和输入失调的方法
CN102006073A (zh) * 2010-12-24 2011-04-06 复旦大学 一种快速收敛多通道时间交织模数转换器及其校准***
CN102118167A (zh) * 2010-04-09 2011-07-06 复旦大学 一种多通道模数转换器
CN102291141A (zh) * 2011-04-22 2011-12-21 合肥工业大学 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047772A (en) * 1990-06-04 1991-09-10 General Electric Company Digital error correction system for subranging analog-to-digital converters
US5465092A (en) 1994-01-19 1995-11-07 National Semiconductor Corporation Pipelined analog-to-digital converter with curvefit digital correction
US6198423B1 (en) 1997-12-23 2001-03-06 Texas Instruments Incorporated Analog-to-digital converter system having enhanced digital self-calibration
US6184809B1 (en) 1998-08-19 2001-02-06 Texas Instruments Incorporated User transparent self-calibration technique for pipelined ADC architecture
SE516799C2 (sv) 2000-04-25 2002-03-05 Ericsson Telefon Ab L M Ett förfarande och en anordning för kalibrering av A/D- omvandlare
US6366230B1 (en) 2000-06-07 2002-04-02 Texas Instruments Incorporated Pipelined analog-to-digital converter
JP3813125B2 (ja) 2001-02-08 2006-08-23 アナログ デバイスズ インコーポレイテッド 可変フルスケールを有するマルチビット・シグマデルタ・アナログ・ディジタル変換器
US6489904B1 (en) 2001-07-27 2002-12-03 Fairchild Semiconductor Corporation Pipeline analog-to-digital converter with on-chip digital calibration
US6563445B1 (en) 2001-11-28 2003-05-13 Analog Devices, Inc. Self-calibration methods and structures for pipelined analog-to-digital converters
SE520316C2 (sv) * 2002-02-13 2003-06-24 Ericsson Telefon Ab L M Komparatoroffsetkalibrering för A/D-omvandlare
US6700403B1 (en) 2002-05-15 2004-03-02 Analog Devices, Inc. Data driver systems with programmable modes
US7035756B2 (en) 2003-12-17 2006-04-25 Texas Instruments Incorporated Continuous digital background calibration in pipelined ADC architecture
US6975950B2 (en) 2003-12-18 2005-12-13 Analog Devices, Inc. Variable resolution digital calibration
US7221299B2 (en) 2004-06-12 2007-05-22 Nordic Semiconductor Asa Method and apparatus for an ADC circuit with wider input signal swing
JP4011041B2 (ja) 2004-06-16 2007-11-21 Ｎｅｃエレクトロニクス株式会社 アナログ・デジタル変換システムと補正回路及び補正方法
TW200629738A (en) 2004-10-12 2006-08-16 Sony Corp Sample hold circuit, and pipeline ad converter using the circuit
US7015842B1 (en) 2005-01-12 2006-03-21 Teranetics, Inc. High-speed sampling architectures
US7312734B2 (en) 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
TWI327824B (en) 2005-11-29 2010-07-21 Mstar Semiconductor Inc Dual gate oxide analog circuit architecture with dual voltage supplies and associated method
KR100843554B1 (ko) 2006-08-31 2008-07-04 삼성전자주식회사 멀티-채널 파이프라인드 신호 변환기
US7551114B2 (en) 2007-05-15 2009-06-23 Texas Instruments Incorporated Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC
US7573417B2 (en) 2007-11-20 2009-08-11 Agere Systems Inc. Multi-bit per stage pipelined analog to digital converters
US7750830B2 (en) * 2008-10-22 2010-07-06 Industrial Technology Research Institute Calibration device and method thereof for pipelined analog-to-digital converter
EP2465201A1 (en) 2009-08-11 2012-06-20 Arctic Silicon Devices As Adc with enhanced and/or adjustable accuracy
CN102687402A (zh) 2009-10-29 2012-09-19 北极硅设备公司 用于模数转换器的校准方案
US8836550B2 (en) * 2010-02-01 2014-09-16 Kapik Inc. System and method for digitally correcting mismatches in multipath ADCs
US8451152B2 (en) * 2011-02-22 2013-05-28 Texas Instruments Incorporated Pipelined ADC inter-stage error calibration

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100039302A1 (en) * 2008-08-12 2010-02-18 Analog Devices, Inc. Correlation-based background calibration of pipelined converters with reduced power penalty
CN101777913A (zh) * 2009-12-22 2010-07-14 上海迦美信芯通讯技术有限公司 校准模数转换器的增益误差和输入失调的方法
CN101777917A (zh) * 2010-01-14 2010-07-14 上海迦美信芯通讯技术有限公司 一种流水线模数转换器及其电容失配的快速校准方法
CN102118167A (zh) * 2010-04-09 2011-07-06 复旦大学 一种多通道模数转换器
CN102006073A (zh) * 2010-12-24 2011-04-06 复旦大学 一种快速收敛多通道时间交织模数转换器及其校准***
CN102291141A (zh) * 2011-04-22 2011-12-21 合肥工业大学 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IMRAN AHMED: "An 11-Bit 45 MS/s Pipelined ADC With Rapid Calibration of DAC Errors in a Multibit Pipeline Stage", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
LANE BROOKS: "Background Calibration of Pipelined ADCs Via Decision Boundary Gap Estimation", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108599764A (zh) * 2018-04-12 2018-09-28 中国电子科技集团公司第三十八研究所 一种步长可调的比较器失调电压校正电路及方法
CN108599764B (zh) * 2018-04-12 2021-08-27 中国电子科技集团公司第三十八研究所 一种步长可调的比较器失调电压校正电路及方法
CN113311374A (zh) * 2021-07-28 2021-08-27 绅克半导体科技(苏州)有限公司 一种半导体测试机多个测试通道直流参数的校准方法
CN113311374B (zh) * 2021-07-28 2021-11-09 绅克半导体科技(苏州)有限公司 一种半导体测试机多个测试通道直流参数的校准方法

Also Published As

Publication number Publication date
TW201340619A (zh) 2013-10-01
US8941518B2 (en) 2015-01-27
EP2815507A1 (en) 2014-12-24
TWI499218B (zh) 2015-09-01
WO2013121292A1 (en) 2013-08-22
CN104254975B (zh) 2017-11-03
US20130207818A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
CN104254975A (zh) 用于校准具有多个通道的流水线模数转换器的方法和装置
CN102739252B (zh) 用于时间交织模数转换器的后台校准的***和方法
CN104518796B (zh) 电路和由电路执行的方法
CN103762982B (zh) 一种模数转换器的电容失配快速校准电路及校准方法
KR20140031869A (ko) Adc 교정
CN104054269B (zh) 用于校准流水线模数转换器的方法和装置
CN103475369B (zh) 基于信号源误差一次性校准识别的高精度adc测试方法
CN104579345B (zh) 改善连续时间δ∑调制器的稳定性的***与方法
CN108134606A (zh) 一种基于数字校准的流水线adc
CN103529379B (zh) 用于高精度adc测试中低分辨率信号源的选取方法
CN110426545A (zh) 一种基于数字补偿的精度调节方法及数字示波器
CN110061742A (zh) 模拟数字转换器校准***
CN102684696A (zh) A/d转换器的测试装置以及测试方法
Huang et al. ADC/DAC loopback linearity testing by DAC output offsetting and scaling
Kasher et al. Memory-efficient SFDR-optimized post-correction of analog-to-digital converters via frequency-selective look-up tables
US11677409B2 (en) Cloud assisted calibration of analog-to-digital converters
Sheng et al. Predicting dynamic specifications of ADCs with a low-quality digital input signal
Zjajo et al. An adaptive digital calibration of multi-step A/D converters
Acunto et al. A new bidimensional histogram for the dynamic characterization of ADCs
Yin et al. Adaptive blind correction of TIADC mismatch based on cyclic autocorrelation
WO2012165940A1 (en) A method of measuring non-linearity specification of an analog-to-digital converter (adc)
Sivakumar et al. Design of digital built-in self-test for analog to digital converter
KR101637190B1 (ko) 아날로그-디지털 컨버터 교정 방법 및 자가 교정이 가능한 아날로그-디지털 컨버터
Korhonen et al. A loopback-based INL test method for D/A and A/D converters employing a stimulus identification technique
Luo et al. Evaluation on the Accuracy Using the Modified Error Vector Magnitude for Impedance Measurements

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Massachusetts USA

Applicant after: Hittite microwave special limited liability company

Address before: Massachusetts USA

Applicant before: Hittite Microwave Corp

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant