CN104253021A - 电场间隙器件与制造方法 - Google Patents

电场间隙器件与制造方法 Download PDF

Info

Publication number
CN104253021A
CN104253021A CN201410276234.9A CN201410276234A CN104253021A CN 104253021 A CN104253021 A CN 104253021A CN 201410276234 A CN201410276234 A CN 201410276234A CN 104253021 A CN104253021 A CN 104253021A
Authority
CN
China
Prior art keywords
dielectric layer
anode
layer
posts
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410276234.9A
Other languages
English (en)
Other versions
CN104253021B (zh
Inventor
迈克尔·安东尼·阿曼德·因赞特
克劳斯·莱曼
奥拉夫·温尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naizhiya Co Ltd
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN104253021A publication Critical patent/CN104253021A/zh
Application granted granted Critical
Publication of CN104253021B publication Critical patent/CN104253021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/06Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using spark-gap arresters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/18Assembling together the component parts of electrode systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种形成电场间隙器件的方法,例如横向场致发射ESD保护结构,其中在介电层之间形成有阴极层。形成有阳极沟道,并衬有牺牲介电层。在阳极沟道内形成有导电的阳极柱,随后阳极柱附近的牺牲介电层被蚀刻掉。刻蚀留下了阴极层的悬空部分,其定义了至相邻的阳极柱之间的横向间隙。这一部分具有由阴极层的角部定义的尖的端部表面,由于横向间隙与牺牲介电层的厚度相应,因而可以被精准地定义。

Description

电场间隙器件与制造方法
技术领域
本发明关于电场间隙器件,其意为利用阴极与阳极之间的小间隙的器件,在阴极与阳极之间确立一个电场。
背景技术
静电放电(E1ecrostatic Discharge,ESD)保护器件是这种器件的一个实例。这类器件用于保护集成电路免受由于静电放电带来的伤害。在放电事件中,电压可能高压数千伏特,然而电路元件上的电压需要被保护在例如不超过10V的环境下。
已经存在多种ESD保护器件,例如耦合到地的线圈和电容、或者如电花隙或压敏电阻等专用元件。很多此类元件的缺点在于:需要在较低且待续的电容与较低的过冲电压之间寻找权衡。
对于部分应用(例如天线)而言,更需要持续的电容与相对较低的过冲电压的组合。
一种克服电容的非线性和高的过冲电压的方法是利用场致发射。这种方法利用一对分离的金属点,该对金属点用于形成场致发射的放电。
这种结构需要两个电极,彼此之间的空隙相对较窄(如50nm),以便允许电子从一个电极移动至另一电极;且尽可能地不产生火花。然而,在较强的放电事件中,还是会有火花形成。窄空隙也可以得到较低的过冲电压。
美国专利US5933718披露了场致发射ESD保护器件的一种例子。其用于解决在使用与栅堆叠相同的结构情况下提升形成特定空隙尺寸的可靠性的问题。
发明内容
本发明提出一种提供横向电场间隙器件的改进的制程与结构。
本发明由各权利要求所定义。
本发明提供一种用于形成电场间隙结构的方法,其包括:
在衬底上形成第一介电层;
在第一介电层上形成阴极层;
在阴极层上形成第二介电层;
穿过第二介电层和阴极层蚀刻阳极沟道,至第一介电层;
以第三介电层布衬所得的表面;
在阳极沟道中形成导电的阳极柱;
刻蚀掉阳极柱附近的第三介电层和第二介电层,并至少部分地刻蚀掉阳极柱附近的第一介电层,以保留阴极层的悬置部分,以形成与相邻的阳极柱之间的横向间隙。
该方法通过阴极层形成沟道,以定义所述层的边缘。所述边缘随后被布衬以定义所需的间隔。当该布衬最终被刻蚀掉时,形成所需的间隔间隙,并形成悬置的阴极层部分。所述阴极层部分横向地突出,其由牺牲刻蚀工艺形成,从而因为突出的部分在所述过程中任何阶段都不会被覆盖,因此没有覆盖问题。出于突出的阴极层的角部,所述出的部分是尖的。特别地,牺牲刻蚀过程去除了上部和下部的材料,以定义所述突出部分以及形成所需要的间隙。
所述电场间隙结构可以是ESD保护结构。突出的层定义阴极。两种相似的具有相反极性的结构可以被连接到一种需要保护的电路上,从而可以在ESD事件中为两种极性都提供保护。阳极柱提供较厚的具有良好热导性的层,用于传导由静电放电产生的热。
该方法可以进一步包括通过第一介电层至衬底形成互连柱,其中阴极层形成于第一介电层和互连柱上。这意味着,连接到阴极层的电性连接被拉低到衬底或其下的电路上。
该方法可进一步包括在阳极柱上形成封装层。这可以用于形成一种封闭的结构。这种结构可以在较低的压力(如真空)之下进行封闭,以防止在间隙之间的电火花。此外,本发明的器件也可以用作火花隙器件。
第一、第二和第三介电层可各包括二氧化硅或氮化硅,且它们可以都是相同的材料。这将使得刻蚀过程更为可控。特别地,三个层都要经过全部或部分的刻蚀过程,以定义所述悬置阴极部分和阴极-阳极间隙。
互连柱包括由钛、氮化钛、钨以及包括这些材料的合金中的一个或多个形成的堆叠。
优选地,阳极沟道仅部分延伸进入第一介电层。这意味着第一介电层的一部分可以保留在阳极下方。因此这种结构可以被选用以提供在阳极与衬底之间所需的电容。
第三介电层的厚度选择为相应于所需的阳极-阴极间隙。这意味着,既然间隙与沉积的层的厚度相应,则间隙的尺寸可以精确地调整。
阳极柱的材料也用于形成阳极接触区,阳极接触区形成于阳极柱所形成的区域外的第三介电层上。
在一种实施方式中,所述横向场致发射ESD保护结构形成于集成电路之上,其中互连柱连接到集成电路内的金属层。该金属可以可以是其下的集成电路的顶部金属互连层。通过将所述结构设置于集成电路上,例如设置于CMOS集成电路上,所述使用的各层可以根据ESD保护的特定需求而定制,各层也可以完全地集成于所欲保护的电路。
本发明还提供一种电场间隙结构,其包括:
在衬底上的第一介电层;
位于第一介电层之上的阴极层,其定义阴极部分,阴极部分具有边缘区域,边缘区域下方包括被刻蚀掉的第一介电层的部分,从而定义横向突出的边缘区域;
延伸进入第一介电层的导电的阳极柱,其中在每个横向突出的边缘区域与相邻的阳极柱之间定义横向间隔;
在阴极层上的第二介电层,其中在边缘区域上不包括第二介电层;以及
第二介电层上的第三介电层,其中第三介电层的厚度相应于所述横向间隔。
该结构基于第三牺牲介电层的百度来形成横向间隔。
该结构可以是横向场致发射ESD保护结构,本发明提供一种ESD保护器件和制造方法,其中可以形成相对尖锐的阴极结构。该尖锐的阴极结构用于本地增强电极表面的电场。
如上所述,本发明的器件可以在空白的硅衬底上形成为分立的ESD保护器件,也可以形成在已经经过处理形成集成电路的圆片上。通过真空封闭所述间隙,可以阻止产生火花。此外,本发明的器件也可以用作火花隙器件。
附图说明
以下将结合附图对于本发明的实施方式进行进一步详细地描述,其中:
图1所示的是本发明一种实施方式的方法的流程中的一个状态;
图2所示的是阳极结构的两种可能的图案;
图3至图8所示的是所述方法流程的各状态;以及
图9所示的是本发明实施方式的最终形成的器件。
具体实施方式
本发明提供一种形成结构的方法,在该结构中,在介电层之间形成阴极层。形成了阳极沟道,其衬有牺牲介电层。导电性的阳极柱形成于阳极沟道中,随后阳极柱附近的牺牲介电层被刻蚀掉。刻蚀留下了阴极层的悬空部分,其定义了至相邻的阳极柱之间的横向间隙。这一部分具有尖的端部表面,由于横向间隙与牺牲介电层的厚度相应,因而可以被精准地定义。
以下将结构图1至图9来说明制造所述器件的一种示例的流程中的各状态,其中图9示出的是最终形成的器件。需要说明的是图中所示的尺寸、厚度等并不限制比例。
图1所示的是一种衬底10,该衬底10可以是空白的硅衬底的形式,或者是具有包括后道(金属连线和介电隔离)的集成电子电路的硅圆片。本发明并不限于使用硅衬底。任何可以允许电性连接的、与所述流程步骤相兼容的平面都可以使用。沉积介电层12,例如二氧化硅或氮化硅。利用例如光刻在层12中进行沟槽14的刻蚀,直至硅衬底10,或刻蚀到衬底中直至其下的集成电路的金属互连层。示例地,沟槽14可以为条状或环状。
图2所示的是两种可能的沟槽图案的平面视图。在图2a中,沟槽为互相平行的条状;而在图2b中,沟槽形成为互相连接的环,从而定义出未刻蚀的圆形柱16的阵列。此外,也可以考虑其他布图开关,例如方形、六边形或三角形。
在产生出沟槽后,形成导电的互连层18,例如如图3所示的Ti/TiN/W堆叠。该堆叠在沉积后通过各向异性刻蚀、或者利用化学机械研磨通过机械加工,直至介电层12,从而填充沟槽。
其他可能的堆叠包括氮化钽、钽与铜,或钽钨合金与钨的堆叠。材料选择为对后续牺牲刻蚀化学品具有耐受性,如氟化氢或氟化氢气体。因此,可选用的合适材料取决于所使用的刻蚀化学品。
随后,沉积并形成相对较薄的阴极金属20。例如,阴极金属可以是钽钨合金,其耐受于牺牲刻蚀化学品(氢氟酸或氟化氢气体)。其可以是与柱体相同的堆叠,但优选地,总的堆叠/层的厚度为10-50nm。
到此所形成的结构如图3所示。
由导电互连18填充的沟槽形成由高掺杂的衬底10向阴极层20的连接。阴极层20也可以延伸到有源区以外(有源区为沟槽之上的区域),以形成顶部互连,而不是利用下方的衬底作为互连。在这种情况下,就可以不需要沟槽18。
该金属层20作用为场致发射的阴极。从而,需要低功功能以及良好受控的、洁净表面。
如图4所示的,牺牲介电层22(第二介电层)随后被沉积,优选地,其与第一介电层12由相同的材料制成。层12、22在随后的牺牲刻蚀中具有相同的化学刻蚀速率,从而使得牺牲刻蚀过程更易控制,且刻蚀生成物更易去除。
下一步是在牺牲层22中穿过阴极金属层20刻蚀沟槽、孔,到达第一介电层12。
如果使用的是条状图案,则在沟槽18之间的材料中刻蚀形成沟槽,如果使用的是环状图案,则在由环状图案(由图2b所示)所定义的区域16中刻蚀形成孔。优选地,所述沟槽/孔不会一直向下刻蚀到衬底10,这是由于在沟槽/孔底部与衬底10之间优选地可以存在一个足够厚的隔离层(例如300nm),以避免在阳极金属与作为阴极接触的衬底之间的本地击穿,并还可以定义一个所需的电容。
随后,沉积另一牺牲层24(第三介电层),其定义出阳极-阴极距离。该厚度可以被调节,以得到ESD器件所需要的触发电压。
典型地,所述厚度为10-200nm,更优选地,根据伸出的层20的厚度、阴极的功函数以及所需的触发电压,牺牲层24的厚度在20-50nm之间。
优选地,介电层24由与第一、第二介电层12、22相同的材料制成。各层在随后工艺中的牺牲刻蚀中都有相同的化学刻蚀速率,以使得牺牲刻蚀更加可控。
这样得到的结构如图5所示。
接着是如图6所示的阳极金属层26的沉积。这将填充前述的沟槽/孔,以形成阳极柱27,以及提供顶部接触层。
对该层进行构造,以为条状图案形成窄槽(如1μm直径)、或为环状图案形成小孔,以便可以刻蚀三个介电层,三个介电层在随后的工艺中都作为牺牲层。在本实施方式中,所述刻蚀(构造)也形成位于有源区外的阳极接触区28。
可以使用阳极接触区以将接合线连接到阳极,而无需在脆弱的有源区上施加太多的机械力,其中有源区在牺牲刻蚀时被刻蚀。该步骤如图7所示。然而,这种横向接触区为可选的。如下所述,如果使用了金属覆盖层,则金属覆盖层可以作为接触区。
阳极柱可以与连接柱18用相同的金属堆叠形成。
随后,沉积介电层30,并将其进行构造,以保护位于有源区外的介电层免受牺牲刻蚀化学品的刻蚀。
其后,各向同性地刻蚀在有源区的三个介电层12、22、24,如图8所示,从而部分释放薄阴极层20。从而,形成了一个相对尖锐的悬置阴极边,其有利于达到在阴极与阳极之间的电场增强。
优选地,可以将阳极柱下方的第一介电层12和第三介电层24保留部分余量,以使得器件具有更佳的机械强度,并相对于衬底具有更佳的热传导性。
最后,沉积并构造覆盖层32,覆盖层32可以是介电层(如氮化硅)或金属层(如铝)。当为金属层的时候,其还可以在有源区外位于阳极接触区顶部。
上述覆盖的步骤也可以用已经的形成空腔的圆片间压合工艺来取代。
图9所示的是所形成的横向场致发射ESD保护结构。
在该结构中,第一介电层12位于衬底10上,互连柱18自第一介电层延伸到衬底(如上所述,这是可选的)。阴极层20位于第一介电层之上,并定义了阴极部分,阴极部分具有边缘区域34,边缘区域下方有被刻蚀掉的第一介电层12的部分,从而定义横向突出的边缘区域。导电的阳极柱27延伸进入第一介电层,因此在横向突出的边缘区域与相邻的阳极柱之间定义了横向间隔。第二介电层22在阴极层之上,但是在边缘区域之上的部分被刻蚀掉,从而边缘区域形成为悬置的突出结构。所述间隔相应于第三介电层24的厚度。
该器件中的场致发射发生在横向的方向上。已知的横向场致发射器件的好处在于发射尖端可以由光刻进行定义。然而,在横向器件中,电极间隙不容易定义。
本发明的流程利用了侧墙工艺来定义电极间距。据此可以得到较薄的、可控的间距。
该器件有着具有较高机械强度的空腔,其中由于上电极(阳极)在多处通过阳极柱与衬底机械相连,因而阳极/阴极的电极间距与覆盖层的机械强度无关。若上部电极是自由悬挂的膜层,则该电极的机械强度将会影响到阳极/阴极的电极间距,以及影响到器件的电气性能。
本发明所提供的器件的阳极和阴极与衬底之间都具有较好的热耦合性,其有利于将ESD脉冲所生成的热能传导到衬底上。
通过使用片上覆盖技术,在空腔内形成真空状态,从而可以避免阴极与阳极之间的电弧。可以使用真空PVD/PECVD工艺来完成所述覆盖过程。此外,本发明的器件也可以用作弧隙器件。
较厚的互连可以用来提升ESD保护器件所需要的电导性能。
为了保持较低的寄生电容以及空腔的足够强度,阴极20与阳极柱27的面积比应当在工艺和光刻允许的情况下尽量小(例如较大的阳极柱和在阳极柱之间较小的阴极区)。
以上所述的实施方式是基于ESD保护器件的。然而,本发明更可以通用于利用阳极与阴极之间具有精准尺寸的电场间隙的各类器件。有很多种器件都利用本地增强的电场的小间隙。例如场致发射三极管、光传感器或电子传感器,以及部分显示器件。
本领域的技术人员还可以基于本发明的以上思想得到其他可能的变化。

Claims (15)

1.一种形成电场间隙结构的方法,其特征在于,所述方法包括:
在衬底(10)上形成第一介电层(12);
在第一介电层(12)上形成阴极层(20);
在阴极层(20)上形成第二介电层(22);
穿过第二介电层(22)和阴极层(20)蚀刻阳极沟道,至第一介电层(12);
以第三介电层(24)布衬所得的表面;
在阳极沟道中形成导电的阳极柱(27);
刻蚀掉阳极柱(27)附近的第三介电层(24)和第二介电层(22),并至少部分地刻蚀掉阳极柱(27)附近的第一介电层(12),以保留阴极层(20)的悬置部分(34),以形成与相邻的阳极柱(27)之间的横向间隙。
2.如权利要求1所述的方法,其特征在于,进一步包括:通过第一介电层(12)至衬底(10)形成互连柱(18),其中阴极层(20)形成于第一介电层(12)与互连柱(18)之上。
3.如权利要求2所述的方法,其特征在于:横向场致发射ESD保护结构形成于集成电路之上,其中互连柱(18)连接到集成电路内的金属层。
4.如在先任意一项权利要求所述的方法,其特征在于,进一步包括:在阳极柱上形成封装层(32)。
5.如在先任意一项权利要求所述的方法,其特征在于,第一、第二和第三介电层(12、22、24)各包括二氧化硅或氮化硅,其中第一、第二和第三介电层优选地由相同材料形成。
6.如在先任意一项权利要求所述的方法,其特征在于,互连柱(18)包括由钛、氮化钛与钨中的一个或多个形成的堆叠。
7.如在先任意一项权利要求所述的方法,其特征在于,阳极沟道仅部分延伸进入第一介电层(12)。
8.如在先任意一项权利要求所述的方法,其特征在于,第三介电层(24)的厚度选择为相应于所需的阳极-阴极间隙。
9.如在先任意一项权利要求所述的方法,其特征在于,阳极柱(27)的材料也用于形成阳极接触区(28),阳极接触区(28)形成于阳极柱(27)所形成的区域外的第三介电层上。
10.一种电场间隙结构,其特征在于,包括:
在衬底(10)上的第一介电层(12);
位于第一介电层(12)之上的阴极层(20),其定义阴极部分,阴极部分具有边缘区域,边缘区域下方包括被刻蚀掉的第一介电层(12)的部分,从而定义横向突出的边缘区域(34);
延伸进入第一介电层(12)的导电的阳极柱(27),其中在每个横向突出的边缘区域与相邻的阳极柱(27)之间定义横向间隔;
在阴极层(20)上的第二介电层(22),其中在边缘区域(34)上不包括第二介电层;以及
第二介电层(22)上的第三介电层(24),其中第三介电层(24)的厚度相应于所述横向间隔。
11.如权利要求10所述的结构,其特征在于,进一步包括:在阳极柱上的封装层(32)。
12.如权利要求10或11所述的结构,其特征在于,第一、第二和第三介电层(12、22、24)各包括二氧化硅或氮化硅。
13.如权利要求10、11或12所述的方法,其特征在于,阳极沟道仅部分延伸进入第一介电层(12)。
14.如权利要求10至13中任意一项所述的结构,其特征在于,包括第三介电层(24)上的阳极接触区(28),所述阳极接触区(28)位于形成有阳极柱的区域以外,并由与阳极柱相同的材料形成。
15.如权利要求10到14中任一项所述的结构,其特征在于,所述结构形成于集成电路之上,所述结构进一步包括互连柱,所述互连柱由阴极层(20)通过第一介电层延伸到集成电路内的金属层上。
CN201410276234.9A 2013-06-26 2014-06-19 电场间隙器件与制造方法 Active CN104253021B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP13173868.4 2013-06-26
EP13173868.4A EP2819166B1 (en) 2013-06-26 2013-06-26 Electric field gap device and manufacturing method

Publications (2)

Publication Number Publication Date
CN104253021A true CN104253021A (zh) 2014-12-31
CN104253021B CN104253021B (zh) 2017-11-14

Family

ID=48670460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410276234.9A Active CN104253021B (zh) 2013-06-26 2014-06-19 电场间隙器件与制造方法

Country Status (3)

Country Link
US (1) US9236734B2 (zh)
EP (1) EP2819166B1 (zh)
CN (1) CN104253021B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711392B2 (en) 2012-07-25 2017-07-18 Infineon Technologies Ag Field emission devices and methods of making thereof
US9380688B1 (en) * 2015-12-31 2016-06-28 International Business Machines Corporation Air gap electrostatic discharge structure for high speed circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136764A (en) * 1990-09-27 1992-08-11 Motorola, Inc. Method for forming a field emission device
US5357397A (en) * 1993-03-15 1994-10-18 Hewlett-Packard Company Electric field emitter device for electrostatic discharge protection of integrated circuits
US5990519A (en) * 1998-11-27 1999-11-23 United Microelectronics Corp. Electrostatic discharge structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249340A (en) * 1991-06-24 1993-10-05 Motorola, Inc. Field emission device employing a selective electrode deposition method
US5933718A (en) 1997-10-23 1999-08-03 International Business Machines Corporation Method for electrostatic discharge protection through electric field emission
US7149072B2 (en) * 2004-11-04 2006-12-12 Samsung Electro-Mechanics Co., Ltd. Multilayered chip capacitor array
US7517742B2 (en) * 2005-06-21 2009-04-14 Freescale Semiconductor, Inc. Area diode formation in SOI application
US9324634B2 (en) * 2011-11-08 2016-04-26 International Business Machines Corporation Semiconductor interconnect structure having a graphene-based barrier metal layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136764A (en) * 1990-09-27 1992-08-11 Motorola, Inc. Method for forming a field emission device
US5357397A (en) * 1993-03-15 1994-10-18 Hewlett-Packard Company Electric field emitter device for electrostatic discharge protection of integrated circuits
US5990519A (en) * 1998-11-27 1999-11-23 United Microelectronics Corp. Electrostatic discharge structure

Also Published As

Publication number Publication date
EP2819166A1 (en) 2014-12-31
US20150002966A1 (en) 2015-01-01
EP2819166B1 (en) 2018-03-14
US9236734B2 (en) 2016-01-12
CN104253021B (zh) 2017-11-14

Similar Documents

Publication Publication Date Title
JP5644340B2 (ja) キャパシタ構造体およびその製造方法
CN104813421B (zh) 纳米结构电解能量储存设备
CN107077643B (zh) 基于mems的三维离子阱装置及其制造方法
DE19961578A1 (de) Sensor mit zumindest einer mikromechanischen Struktur und Verfahren zur Herstellung
US9230907B2 (en) Integrated switchable capacitive device
EP2029474A1 (de) Mikromechanisches bauelement und verfahren zu dessen herstellung
DE102015217918A1 (de) Mikromechanisches Bauelement
US20150069618A1 (en) Method for forming through wafer vias
CN107407609A (zh) Mems传感器,尤其是压力传感器
DE102009000583A1 (de) Bauelement mit einer mikromechanischen Mikrofonstruktur und Verfahren zum Betreiben eines solchen Bauelements
US8497751B2 (en) Capacitive micro-switch comprising a charge drain based on oriented nanotubes on the bottom electrode and method of fabrication
US20200379004A1 (en) Micromechanical sensor and methods for producing a micromechanical sensor and a micromechanical sensor element
CN104253021A (zh) 电场间隙器件与制造方法
DE102008001185A1 (de) Verfahren zur Herstellung einer mikromechanischen Membranstruktur mit feststehendem Gegenelement
CN104253022B (zh) 电场间隙器件及其制造方法
KR101865446B1 (ko) 마이크로 탐침 구조물 및 이의 제조방법
CN104979217A (zh) 阵列基板及其制作方法以及显示装置
CN110875165A (zh) 一种场发射阴极电子源及其阵列
CN105336669A (zh) 一种制作半导体器件的方法
CN107622995B (zh) 功率器件、mim电容及其制备方法
CN106248993B (zh) 一种含有过载限位装置的电容式加速度传感器及其制造方法
DE10231730B4 (de) Mikrostrukturbauelement
CN104900586A (zh) Mtm反熔丝制作方法
CN105428360A (zh) 半导体器件
US9953796B2 (en) Nano vacuum gap device with a gate-all-around cathode

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160914

Address after: Holland Ian Deho Finn

Applicant after: Naizhiya Co., Ltd.

Address before: Holland Ian Deho Finn

Applicant before: NXP BV

CB02 Change of applicant information

Address after: Nijmegen

Applicant after: Yasuyo Co. Ltd.

Address before: Holland Ian Deho Finn

Applicant before: Naizhiya Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant