CN104204988A - 活动显示的处理器睡眠状态 - Google Patents

活动显示的处理器睡眠状态 Download PDF

Info

Publication number
CN104204988A
CN104204988A CN201280065368.5A CN201280065368A CN104204988A CN 104204988 A CN104204988 A CN 104204988A CN 201280065368 A CN201280065368 A CN 201280065368A CN 104204988 A CN104204988 A CN 104204988A
Authority
CN
China
Prior art keywords
display
processor
power supply
sleep state
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280065368.5A
Other languages
English (en)
Other versions
CN104204988B (zh
Inventor
J·哈杰-伊西亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104204988A publication Critical patent/CN104204988A/zh
Application granted granted Critical
Publication of CN104204988B publication Critical patent/CN104204988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

从内部显示缓冲器显示内容的活动期间，使用电源拓扑结构降低了电量损耗和消耗，该电源拓扑结构向独立于CPU的其他部件的显示子***供电。该电源拓扑结构能够使处理器进入睡眠状态，而不会禁止内容的活动显示。当显示缓冲器已满并且不再需要处理器元件时，处理器进入处理器睡眠状态。当显示缓冲器是空的，并与所述显示子***一起工作以向缓冲器填入更多内容时，处理器退出处理器睡眠状态。该处理器将如此连续进入和退出处理器睡眠状态，直到活动显示结束。

Description

活动显示的处理器睡眠状态
技术领域
本技术领域是电子***和电源管理，特别是处理器电源管理和处理器睡眠状态。
背景技术
随着迈向具有更多的晶体管和更高的频率的先进微处理器如中央处理单元(CPU)的趋势持续增长，电脑设计者和制造商经常面临电力和电量消耗的相应增加。特别是在移动设备中，诸如膝上型计算机、无线手持设备、个人数字助理、平板电脑等，增加的电量消耗可导致过热，这对性能有负面影响，并显著降低电池寿命。由于电池通常具有有限的容量，没有必要地运行移动设备的处理器会比期望的更快地耗尽电量。
为了管理电量消耗，今天的高端CPU有两种不同的电源关闭模式-C-状态和S-状态。在C-状态中CPU进入睡眠模式，同时保持上下文并在架构上对***显示为活动的，也被称为空闲状态。在S状态，CPU断电，并且需要引导过程来重新启动。通常操作***支持内置的电源管理软件接口，如高级配置与电源接口(ACPI)，该ACPI是1996年首次公开的开放的工业标准规范，其中CPU被放置到基于活动或需求降低的低功率睡眠状态。在其它方面，ACPI将更低功率睡眠状态定义为可以由处理器和/或管芯组来支持的C-状态的发展。
可替代地或除了ACPI，高端的CPU采用专有的电源管理接口，其定义了其它C-状态，被称为增强的C-状态，其中处理器时钟的不同的组合被关闭，并且处理器的电压被降低到一个较低的数据保留点，以实现更深的睡眠状态，并功率消耗降低地更多。这些额外的睡眠状态的特征一般是相似于或相当于ACPI C-状态的语义，其中编号较高的C-状态一般比编号较低的C-状态消耗更低的功率，尽管通常具有较高的退出延迟。
在操作中，为了进入更深睡眠状态，电源管理接口通常检测一个时隙，在这个时隙中没有处理器的新的或未决的中断。电源管理接口然后使用输入/输出(I/O)控制器或其它管芯组特征来将处理器置于更深的睡眠状态。例如，每当通过I/O控制器或其它集成电路断言平台“更深度睡眠”的信号，如DPRSLPVR信号或其他类似的信号，进入更深睡眠状态通常通过引用处理器电压调节器(VR)电路外部的参考电压并调节到这个参考电压来获得。VR然后从第一电压转换至与更深睡眠状态相关联的第二较低的电压，包括针对某些睡眠状态的零电压。在退出更深睡眠状态时，VR转换回在指定的时间窗口内的更高的电压。
在处理器已经被置于更深的睡眠状态后，来自操作***或另一个电源的暂停事件或中断可能会被发送到管芯组，然后管芯组将允许处理器退出更深睡眠状态。在包括更深睡眠状态的各种电源管理状态之间转换的能力使功耗和散热降低，以及电池寿命增加。
附图说明
本发明通过示例的方式示出，但是并不限于所附的附图，其中类似的标记表示类似的元件，其中：
图1是根据本发明的一个实施例的示例性的平台***的框图，其中可以实现具有活动显示的处理器睡眠状态；
图2是根据本发明的一个实施例的示出了可以用于使一个处理器进入具有活动显示的睡眠状态的过程的流程图；
图3示出了可结合本文中所描述的实施例使用的典型计算机***的示例。
具体实施方式
在下面的描述中，对许多具体细节进行了阐述，以提供用于具有活动显示的处理器睡眠状态的方法、介质和***的实施例的透彻的解释。这些细节旨在通过本发明的示例性实施例的描述，促进对本发明的理解。然而，这些细节并非旨在将本发明限制于所描述的具体实施例。变型和其它实施例也在本发明的范围之内。
如对本领域技术人员将是显而易见的，本发明的实施例可以在没有本说明书中描述的一个或多个具体细节的情况下实现。此外，没有详细示出某些公知的部件、结构和技术，以便不混淆对本发明的理解。
为了说明的目的，图中描述的某些细节包括包含硬件(例如电路、专用逻辑、固件、微代码等)、软件(如在通用计算机***或专用机器或设备上运行的)、或两者的结合的细节。然而，如对本领域技术人员将是显而易见的，除了附图中示出的或申请中描述的，用于实施例的硬件和/或软件在本发明的范围之内。
在整个说明书中，按照顺序操作陈述某些细节。然而，如对本领域技术人员将是显而易见的，某些操作可以以不同于所描述的的次序来执行，包括并行执行而不是顺序地执行，同时也保留在本发明的范围之内。
最后，在本说明书中对“一个实施例”或“实施例”的引用意味着关于该实施例描述的特定的特性、结构、或特征可以被包括在本发明的至少一个实施例中。在说明书中各个地方出现的措辞“在一个实施例中”不一定都指代相同的实施例。
现在开始详细的描述，在本发明的实施例中使用的处理器或CPU通常由外部电压调节器(VR)和集成在CPU管芯内部的多个内部电压调节器(被称为全集成电压调节器(FIVR))驱动。在CPU管芯中使用多个F1VR能使CPU上的元件分组进入不同的电源层，从而通过FIVR进行功率调节和只向该组中的这些组件供电。在电源管理期间，当所述处理器被置于一个特定的睡眠状态，一个FIVR的给定的电源层可以掉电或关闭电源，而另一个FIVR的另一电源层仍然活动或完全供电。
在具有芯片显示驱动器或引擎的集成CPU中，CPU不能进入特定的睡眠状态，因为需要向显示子***提供电源和连接。例如，当平台***的显示是开着的，并从显示内部缓冲器工作以显示内容时，CPU的某些其他组件不能被断电，即使它们是空闲的。此电源的低效利用可能至少部分地由于显示子***与诸如FIVR、I/O控制器、VccIN CPU电压电源、传感器等其它组件共用电源层。在即使不需要共用电源层的其他组件但仍对它们保持供电时，产生低效率。
例如，当一个平台***的显示是开着的，在填充到显示器的内部缓冲器后，通常只需要显示子***的三个组件来显示来自内部缓冲器的内容：显示IO控制器、显示逻辑(显示引擎)和显示PLL。目前，显示子***中的这三个组件与***中的各种FIVR共用电源和输给CPU的VCCIN输入电压。
通常从IO FIVR向显示IO控制器供电，IO FIVR向***中的大部分IO控制器供电。选通不需要的IO控制器同时使显示IO控制器活动以避免IOFIVR中的电量消耗通常是无效的，并导致电源的低效利用。
显示逻辑(或显示引擎)通常由***代理(SA)FIVR供电。目前，当平台***的显示是开着的，并且***代理是在空闲模式下，大部分SAFIVR组件是功率门控而其他逻辑组件是时钟门控的。然而，功率门上的电量消耗和SA域的非门控部分导致电源的低效利用。此外，通过自身的显示引擎从SA FIVR消耗相对低的电流，这导致了在SA空闲模式期间SA FIVR上的功率效率和功率损耗的显著下降。
显示PLL通常由在VCCIN上供电给CPU的线性电压调节器(LVR)供电。该VCCIN也向CPU上的各种FIVR供电。在特定睡眠状态期间为了节省功率，VCCIN上的电压下降，有时下降到零电压。因此，当该平台***的显示是开着的，它不能进入特定睡眠状态以节省电量，因为这也将关闭显示。这导致了电源的低效利用，因为本来将会断电的组件在睡眠状态保持供电和闲置。
在其他优点中，本发明的实施例解决了电源使用中的上述低效率。具体地，本发明的实施例包括使处理器进入睡眠状态同时保持显示子***活动的方法、介质和***。在一个实施例中，平台***被配置为活动显示处理器睡眠状态，其中一个电源拓扑结构与CPU的其他组件分开地对显示子***供电。在一个实施例中，电源拓扑结构使用外部电源向显示子***的组件供电，同时，CPU的余下组件断电。在一个实施例中，电源拓扑结构使用带有管芯电压调节器的专用的输入电压向显示子***的显示引擎组件供电。在一个实施例中，电源拓扑结构使用一个带板上噪声过滤的专用的输入电压向显示锁相环(PLL)组件供电。在一个实施例中，管芯上电压调节器和/或所述板上噪声过滤有利地使得能够在显示子***的组件间共用相同的外部电源。
图1示出了根据本发明的一个实施例的示例性的平台***102的概述框图100，其中处理器可以被置于睡眠状态，同时显示子***保持活动。该平台***102可以是膝上型计算机、笔记本计算机和电子输入板或读取设备、相机、个人数字助理、无线蜂窝电话/手持设备、智能电话或任何其他类型的移动电子***或移动式计算设备。该平台***102也可以是固定的***，如桌上型或企业计算***。其他类型的电子***也在本发明的实施例的范围之内。
根据本发明的一个实施例配置该平台***102。该平台***102包括CPU104和PCH106，以及为了不混淆本发明而未示出的其他组件。在一个实施例中，CPU104可以是架构微处理器，包括用于处理指令的一个或多个处理核和至少一个执行单元。应当理解的是，可以在不脱离本文所述实施例的范围内使用任何合适的数目的处理核。在其它实施例中，处理器104可以是不同类型的处理器，诸如数字信号处理器、嵌入式处理器、或来自不同源的微处理器。
在一个实施例中，CPU104包括下面的显示子***的组件：显示锁相环如LCPLL118、显示I/O控制器如eDP IO120和显示逻辑如显示引擎122。各种FIVR，如VCCSFR128、VCCSA130和VCCIO132、以及线性VR，如LVR A 126，由提供给CPU104的VCCIN134输入电压供电。
如前所述，目前，显示子***的组件与各FIVR以及输入CPU的VCCIN输入电压共用一个电源。例如，使用图1中所示的平台***，eDP IO120可由VCCIO 132供电，显示引擎122可由VCCSA130供电，并且LCPLL118可由VCCIN134根据LVR A126的调节来供电。然而，在图示的实施例中，电源拓扑结构有利地使用另一外部电压调节器，即已经向PCH106供电的PCH/VR110，来与其他组件分开地向显示子***供电。
在一个实施例中，显示引擎122使用由PCH/VR110提供的专用的输入电压供电。由于显示引擎122本身工作于0.7V，而PCH/VR110提供的专用输入电压是1.0V，所以第二片上电压调节器LVR B124将通过FET116将从PCH/VR110接收的电压调节降低至0.7V。
在一个实施方案中，eDP IO也采用PCH/VR110供电。由于eDP IO已经工作在1.0V，额外的电压调节不是必要的。在一个实施例中，LCPLL118也采用PCH/VR110供电。由于LCPLL也可以工作在1.0V，额外的电压调节不是必要的。然而，在一个实施例中添加通过FET114的LC滤波器112以减少或消除噪音。
在一个实施例中，在平台***102的操作期间，CPU可以间歇地置于睡眠状态，其中VCCIN电压被降低或设为零，而在同一时间经由PCH/VR供电的所有的显示子***的组件保持活动。这有利于使***能够有效地节省功率，同时显示***保持通电。在平均CPU工作负载上的显示通电期间节省电量也将是显著的。例如，在一个视频播放的工作负载期间，相对于当前CPU上的电源拓扑结构，电量节省平均约200毫瓦。
图2是过程200的概述流程图，其中，根据本发明的一个实施例，平台***可以用于充分利用该电源的拓扑结构，该电源拓扑结构与如图1所示的CPU的其它组件分开地向显示子***供电。参考图2，过程200开始于202，在过程块204，其中，***退出CPU睡眠状态(如果需要)，使CPU和显示子***的组件都被通电。这使得***在过程块206准备内容并将该内容填充到内部显示缓冲器，同时CPU是活动的。
在一个实施例中，过程200在过程块208继续，其中，***确定显示缓冲器是否已满。如果没有，那么过程返回到过程块206以继续准备并填充内部显示缓冲器。如果缓冲器已满，则该过程将继续到过程块210，其中，***进入适当的CPU睡眠状态，同时保持显示子***的组件上电。
在一个实施例中，过程200继续到过程块212，其中，***将显示来自内部显示缓冲器的内容。在判定框214，***确定显示缓冲器是否为空。如果不是，则过程返回到过程块212以继续显示来自内部显示缓冲器的内容，直到它是空的。当为空，过程200重复216，并且过程返回到过程块204。
每当***的显示是活动的且不再需要CPU，上述过程200使得***利于通过CPU间歇性地断电到更有效的睡眠状态，如深度睡眠程序包C-状态，而提供额外的电量节省。
从前面的描述应当清楚，这种新型电源的拓扑结构与CPU的其它组件分开地向显示子***供电，如图所示1，允许***提供根据本发明的一个实施例的激活显示的处理器的睡眠状态。一个激活显示的处理器睡眠状态在激活显示工作负载期间为***提供显著的电量节省。例如，在视频播放的工作负载期间，这一功能预计将节省电量平均为200mw。
图3示出了结合本文中所描述的实施例使用的典型计算机***的一个例子。请注意，虽然图3示出了数据处理***，如计算机***的各种组件，但并不旨在代表相互连接的组件的任何特定体系结构或方式。还应当理解的是，其它类型的具有比图3所示的组件少或多的数据处理***也可以用于本发明。图3的数据处理***可以是任何类型的计算设备，如移动或静止的计算和/或通讯设备，包括但不限于蜂窝电话、智能电话、平板电脑、膝上型电脑、电子书籍阅读器、台式计算机、数码相机等。
如图3所示，数据处理***300包括一个或多个总线302，用于互连***的各个组件。如本领域已知的，一个或多个处理器303耦合到所述一个或多个总线302。存储器305可以是DRAM或非易失性RAM，或闪速存储器或其它类型的存储器。该存储器使用本领域中已知的技术被连接到一个或多个总线302。该数据处理***300还包括非易失性存储器307，其可以是硬盘驱动器或闪速存储器或者磁光盘驱动器或磁存储器或光盘驱动器或其它类型的存储***，即使从***将电源移走，数据处理***300仍将数据保留。非易失性存储器307和存储器305都使用已知的接口和连接技术耦合到一个或多个总线302。
显示控制器304耦合到一个或多个总线302，以接收要显示在显示设备304上的显示数据，该显示设备304可以显示在此描述的任一用户界面特征或实施例。显示设备304包括集成的触摸输入，以提供触摸屏。数据处理***300还可以包括一个或多个输入/输出(I/O)控制器308，其提供一个或多个I/O设备的接口，如一个或多个鼠标、触摸屏、触摸板、操纵杆、和其它包括本领域已知的输入设备和输出设备(如扬声器)。输入/输出设备309通过一个或多个I/O控制器308耦合，如本领域已知的。
在***300是移动或便携***的情况下，可以包括电池或电池连接器以唯一地或在缺乏其他类型的电源时提供操作该***300的电源。另外，对于一些实施例，可以包括天线并经由，例如，无线局域网络(WLAN)设备耦合到***300，以为***200提供无线连接。无线设备可以包括无线通信模块，其可以采用无线应用协议来建立无线通信信道。无线通信模块可以实现无线网络标准，如电气和电子工程师协会(IEEE)802.11标准、1999年公开的IEEE标准802.11-1999。
尽管图3示出了非易失性存储器307和存储器305被直接地而不是通过网络接口耦合到一个或多个总线，但是可以理解的是，数据处理***可以利用非易失性存储器，其远离***，如通过网络接口，诸如调制解调器或以太网接口或无线接口，如无线WiFi收发器或无线蜂窝电话收发器或这些收发器的组合，耦合到所述数据处理***。如本领域中已知的，一个或多个总线302可以包括一个或多个桥或控制器或适配器以在各种总线之间互连。在一个实施例中，I/O控制器308包括一个USB适配器，用于控制USB的***设备，并可以控制以太网端口，或无线收发器，或无线收发器的组合。
从本说明书显而易见的是，本发明的各方面可以至少部分地在软件中被具体化。也就是说，这里所描述的技术和方法可以响应于执行包含在有形的、永久的存储器中的指令序列处理器，诸如存储器305或非易失性存储器307或这些处理器的组合，在数据处理***中实现，这些存储器中的每个是一种机器可读的，有形的存储介质的一种形式。在各种实施例中，硬连线电路可以被用来与软件指令组合来实现本发明。因此，技术不限于硬件电路和软件的任何特定组合，或由数据处理***执行的指令的任何特定源。
所描述的实施例的全部或部分可以用逻辑电路，例如专用逻辑电路或微控制器或其它形式的执行程序代码指令的处理核心来实施。因此，通过上面的讨论教导的过程可以用程序代码，如引起机器执行这些指令来执行某些功能的机器可执行指令来执行。在此上下文中，“机器”通常是一台机器，其将中间形式(或者“抽象”)指令转换为处理器专用指令(例如，抽象执行环境，诸如“虚拟机”(例如，Java虚拟机)、翻译器、公共语言运行时、高级语言虚拟机等)，和/或，设置在半导体管芯(例如，用晶体管来实现的“逻辑电路”)上的电子电路，该半导体管芯设计为执行指令，例如通用处理器和/或专用处理器。上面讨论所教导的方法也可以通过(在替代方案中，以一台机器或与机器组合)的电子电路来实现，该电子电路被设计为无需执行程序代码来执行程序(或其一部分)。
制品用来存储程序代码。用于存储程序代码的制品可以体现为，但不限于，一个或多个存储器(例如，一个或多个闪速存储器、随机存取存储器(静态、动态或其它))、光盘、CD-ROM、DVD ROM、EPROM、EEPROM、磁卡或光卡或其它类型的适于存储电子指令的机器可读介质。程序代码也可以从远程计算机(例如服务器)通过包含在传播介质(例如通过通信链路(例如网络连接))中的数据信号的方式下载到请求计算机(例如客户端)。
如本文所用的术语“存储器”旨在涵盖所有非易失性存储介质，诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)。计算机可执行指令可以存储在非易失性存储设备，如磁性硬盘、光盘中，并且通常通过直接存储器存取过程在处理器执行软件时写入到存储器中。本领域技术人员将立即认识到，术语“机器可读存储介质”包括任何类型的易失性或非易失性存储设备，其由处理器访问。
前面的详细说明表达依据算法和符号表征对计算机存储器内的数据位的操作。这些算法的描述和表征是数据处理领域的技术人员所使用的手段，以最有效地将他们的工作实质传达给其他本领域技术人员。这里的算法一般设想为导致期望结果的自洽序列的操作。这些操作是那些物理量的请求物理操作。通常，尽管不是必须的，这些量采用能够被存储、传输、组合、比较以及以其他方式操作的电或磁信号的形式。已经证明，出于通用的目的，有时将这些信号称为比特、值、元素、符号、字符、术语、数字、或诸如此类是方便的。
然而，应当牢记，所有这些和类似的术语将与适当的物理量相关联，并且仅仅是应用于这些量的方便的标签。除非特别声明，否则从上面的讨论中可以明显看出，可以理解，在整个说明书中，利用诸如“处理”或“计算”或“运算”或“确定”或“显示”或类似的术语，参考一个计算机***、或类似的电子计算设备的功能和步骤，其操作和将表示为计算机***的寄存器和存储器内的物理(电子)量的数据转换成其他类似地表示为计算机***存储器或寄存器或其它此类信息存储、传输或显示设备中的物理量。
本发明还涉及一种装置，用于执行本文中所描述的操作。该装置可以被特别地构造用于所需目的，或者它可以包括一个由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。无论哪种方式，该装置提供了用于实现这里所描述的操作的手段。计算机程序可以存储于一计算机可读取存储介质中，例如，但不限于，任何类型的盘，包括软盘、光盘、CD-ROM和磁光盘、只读存储器(ROM)、RAM、EPROM、EEPROM、磁卡或光卡，或任何类型的适于存储电子指令的介质，并且每个都耦合到计算机***总线。
本文中所呈现的步骤和显示并不固有地与任何特定计算机或其它装置关联。按照本文的教导各种通用***可以与程序一起使用，或者可以证明便于构造更专用的装置以执行所描述的操作。用于各种这些***的所需结构从下面的描述中将是显而易见的。此外，本发明不描述为参考任何特定的编程语言。将理解的是，各种编程语言可以用来实现如这里描述的本发明的教导。
在上述说明书中，参照具体的示例性实施例已描述了本发明。显而易见的是，可以对所描述的实施例作出各种修改而不脱离如以下权利要求书记载的本发明的更宽的精神和范围。本说明书和附图，因此，也可以认为是说明性的意义而不是限制性的。

Claims (13)

1.一种平台***，包括：
具有显示子***的处理器，所述显示子***用于显示来自显示子***的显示缓冲器的内容，其中，所述显示子***包括显示IO、显示引擎和显示PLL；
集成电压调节器，用于将外部电源供给的电压电平调节到较低的电压电平，所述较低的电压电平适合于向显示引擎供电，其中，所述集成电压调节器是线性VR(LVR)和开关电容VR中的一个；
电源，其与处理器的其他组件分开地向显示子***供电，其中，
当所述显示缓冲器已满时，除所述显示***之外的处理器进入睡眠状态；以及
当所述显示缓冲器是空的时，所述处理器退出睡眠状态。
2.根据权利要求1所述的平台***，其中，由外部电源提供的电压电平是1.0V，并且适合于向显示引擎供电的较低的电压电平是0.7V。
3.根据权利要求1所述的平台***，还包括：
LC滤波器，以在向显示PLL供电前从外部电源提供的电压中滤除噪声。
4.根据权利要求1所述的平台***，还包括：
平台控制中枢，其中所述外部电源与所述平台控制中枢共用。
5.一种用于管理具有显示子***的处理器中的电源的方法，所述方法包括：
用第一输入电压向处理器供电；
用与所述第一输入电压分开的第二输入电压向所述处理器中的显示子***供电，所述显示子***用于显示来自内部显示缓冲器的内容；
用内容填充所述显示子***的内部显示缓冲器；
当所述内部缓冲器已满时，将除所述显示子***之外的所述处理器置于睡眠状态；以及当所述内部显示缓冲器是空的时，退出睡眠状态。
6.根据权利要求5的所述方法，其中所述显示子***包括显示IO、显示引擎和显示PLL。
7.根据权利要求6所述的方法，其中，用与所述第一输入电压分开的第二输入电压向所述处理器中的显示子***供电包括：
将所述第二输入电压提供的电压电平调节为较低的电压电平，所述较低的电压电平适合于向显示引擎供电。
8.根据权利要求7所述的方法，其中，用包括线性VR(LVR)和开关电容VR中的任何一个的集成电压调节器(VR)来执行将第二输入电压提供的电压电平调节为适合于向显示引擎供电的较低的电压电平。
9.权利要求8所述的方法，其中所述第二输入电压提供的电压电平是1.0V，并且适合于向显示引擎供电的较低电压电平是0.7V。
10.根据权利要求6所述的方法，其中用与所述第一输入电压分开的所述第二输入电压向所述处理器中的显示子***供电包括：
在向所述显示PLL供电前从所述第二输入电压滤除噪声。
11.根据权利要求10所述的方法，其中通过LC滤波器执行在向所述显示PLL供电前从所述第二输入电压滤除噪声。
12.根据权利要求5所述的方法，其中所述第二输入电压与平台控制中枢共用，所述平台控制中枢与所述处理器协同操作。
13.一种包括集成显示驱动器的处理器，所述处理器包括：
显示驱动器，用于显示来自显示缓冲器的内容，所述显示驱动器包括显示引擎、显示IO和显示PLL；
滤波器，用于从用于所述显示PLL的显示电源滤除噪声；
内部电压调节器，用于将显示电源提供的电压电平调节到显示引擎使用的较低的电压电平，其中
当所述显示缓冲器已满时，处理器进入睡眠状态而不影响显示驱动器的显示电源，以及
当所述显示缓冲器是空的时，处理器退出睡眠状态。
CN201280065368.5A 2011-12-30 2012-12-07 活动显示的处理器睡眠状态 Active CN104204988B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/341,767 US9323307B2 (en) 2011-12-30 2011-12-30 Active display processor sleep state
US13/341,767 2011-12-30
PCT/US2012/068529 WO2013101433A1 (en) 2011-12-30 2012-12-07 Active display processor sleep state

Publications (2)

Publication Number Publication Date
CN104204988A true CN104204988A (zh) 2014-12-10
CN104204988B CN104204988B (zh) 2017-12-22

Family

ID=45973994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280065368.5A Active CN104204988B (zh) 2011-12-30 2012-12-07 活动显示的处理器睡眠状态

Country Status (3)

Country Link
US (1) US9323307B2 (zh)
CN (1) CN104204988B (zh)
WO (1) WO2013101433A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013137906A1 (en) * 2012-03-16 2013-09-19 Hewlett-Packard Development Company , L.P. Illuminating a first light source and a second light source of a display device
TWI467352B (zh) * 2012-05-16 2015-01-01 Oriental Inst Technology Intelligent comfort sleep system
US9805441B2 (en) * 2013-01-07 2017-10-31 Google Technology Holdings LLC Controlling embedded image data in a smart display
US20160239036A1 (en) * 2015-02-12 2016-08-18 Intel Corporation Dual supply
US11500448B2 (en) 2020-09-09 2022-11-15 Apple Inc. System on a chip that drives display when CPUs are powered down
US11614791B2 (en) 2020-09-15 2023-03-28 Apple Inc. Electronic display pipeline power management systems and methods

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0699986A3 (en) 1994-08-31 1996-09-04 Sgs Thomson Microelectronics Circuit and method for voltage regulation
US6098174A (en) * 1998-08-03 2000-08-01 Cirrus Logic, Inc. Power control circuitry for use in a computer system and systems using the same
US6351674B2 (en) * 1998-11-23 2002-02-26 Synaptic Corporation Method for inducing electroanesthesia using high frequency, high intensity transcutaneous electrical nerve stimulation
US6343222B1 (en) * 1999-04-14 2002-01-29 Ericsson Inc. Dual mode power controllers and related method and radiotelephones
US6785829B1 (en) * 2000-06-30 2004-08-31 Intel Corporation Multiple operating frequencies in a processor
US6948079B2 (en) 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
US7149909B2 (en) * 2002-05-09 2006-12-12 Intel Corporation Power management for an integrated graphics device
US7256788B1 (en) 2002-06-11 2007-08-14 Nvidia Corporation Graphics power savings system and method
JP4127259B2 (ja) 2004-09-30 2008-07-30 日本電気株式会社 電源ノイズ低減回路およびその低減方法
US7222253B2 (en) * 2004-12-28 2007-05-22 Intel Corporation Dynamic power control for reducing voltage level of graphics controller component of memory controller based on its degree of idleness
EP1785982A1 (en) * 2005-11-14 2007-05-16 Texas Instruments Incorporated Display power management
EP1785809A1 (en) * 2005-11-14 2007-05-16 Texas Instruments Inc. Standby mode for power management
US8102398B2 (en) * 2006-03-03 2012-01-24 Ati Technologies Ulc Dynamically controlled power reduction method and circuit for a graphics processor
KR101429674B1 (ko) * 2007-09-11 2014-08-13 삼성전자주식회사 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법
US7997132B2 (en) * 2008-06-09 2011-08-16 Rochester Gauges, Inc. Capacitive sensor assembly for determining relative position
US20110304306A1 (en) * 2010-06-09 2011-12-15 Intel Corporation Current mode control of voltage regulators to mitigate output voltage ripple
US8732496B2 (en) * 2011-03-24 2014-05-20 Nvidia Corporation Method and apparatus to support a self-refreshing display device coupled to a graphics controller

Also Published As

Publication number Publication date
US9323307B2 (en) 2016-04-26
CN104204988B (zh) 2017-12-22
WO2013101433A1 (en) 2013-07-04
US20120102342A1 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
TWI477959B (zh) 連接待命的休眠狀態之技術
CN107409056B (zh) 用于促进数据通信的装置、***、方法和设备
CN102498451B (zh) 处理器的静态保留模式
CN104965581B (zh) 用于零电压处理器休眠状态的方法和设备
KR101832953B1 (ko) 모바일 디바이스의 어플리케이션 프로세서의 원격 시동
US8977880B2 (en) Method for managing power supply of multi-core processor system involves powering off main and slave cores when master bus is in idle state
CN102692991B (zh) 协调多个电路中的性能参数
US20160216752A1 (en) System on chip, method of managing power thereof, and electronic device
CN104204988A (zh) 活动显示的处理器睡眠状态
CN110945456A (zh) 用于通用闪存存储(ufs)的降电模式
US11467650B2 (en) Selecting a low power state in an electronic device
JP2011523149A (ja) スリーププロセッサ
CN104756042A (zh) 用于在无线终端中控制操作模式的装置和方法
US20220057854A1 (en) Techniques for sleep management in computer system
WO2012006028A2 (en) System and method for dynamically managing power in an electronic device
CN111065986A (zh) 片上***在低功率模式时进入或退出保持等级电压的机制
US10860083B2 (en) System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
CN102594575A (zh) 控制服务器休眠与唤醒的***及方法
CN116529694A (zh) 用于通用串行总线(usb)类型-c端口的功率管理
CN114008562A (zh) 使用自适应算法的基于工作负载的动态能量性能偏好
CN118426846A (zh) 一种基于多核的应用核控制***及方法
KR20140126077A (ko) 집적 회로, 이를 포함하는 무선 단말 장치 및 이의 제어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant