CN104183481A - 一种提高金属阻挡层沉积质量的方法 - Google Patents

一种提高金属阻挡层沉积质量的方法 Download PDF

Info

Publication number
CN104183481A
CN104183481A CN201410428647.4A CN201410428647A CN104183481A CN 104183481 A CN104183481 A CN 104183481A CN 201410428647 A CN201410428647 A CN 201410428647A CN 104183481 A CN104183481 A CN 104183481A
Authority
CN
China
Prior art keywords
metal barrier
semiconductor substrate
barrier layer
deposition
deposition quality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410428647.4A
Other languages
English (en)
Other versions
CN104183481B (zh
Inventor
范荣伟
陈宏璘
龙吟
胡向华
倪棋梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410428647.4A priority Critical patent/CN104183481B/zh
Publication of CN104183481A publication Critical patent/CN104183481A/zh
Application granted granted Critical
Publication of CN104183481B publication Critical patent/CN104183481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提供了一种提高金属阻挡层沉积质量的方法，通过在对半导体衬底表面进行除湿处理之前，先对其进行预热处理，预热处理可以造成半导体衬底边缘背面的由于受热不均匀而产生剥离物。再经过刷洗工艺将剥离物去除，然后再进行后续的除湿工艺、预清洁工艺和金属阻挡层沉积工艺，从而避免了现有的金属阻挡层沉积之后产生剥离缺陷，提高了金属阻挡层沉积质量，有利于后续工艺的顺利进行和提高整个器件的质量。

Description

一种提高金属阻挡层沉积质量的方法
技术领域
本发明涉及半导体技术领域，具体涉及一种提高金属阻挡层沉积质量的方法。
背景技术
随着集成电路工艺的发展以及关键尺寸按比例缩小，一些新工艺不断被引入，比如后段工艺中的金属阻挡层工艺，请参阅图1，为现有的金属阻挡层沉积方法的流程示意图，其主要步骤包括：
步骤L01：高温去除半导体衬底表面的湿气；去除湿气的温度较高，一般在350℃左右。
步骤L02：对半导体衬底表面进行预清洁；
步骤L03：在半导体衬底表面沉积金属阻挡层。
在上述金属阻挡层沉积之后，常常产生剥离缺陷，原因如下：由于后段工艺的复杂性，在沉积金属阻挡层之前不可避免地将在半导体衬底边缘靠近背面的位置存在表面不平整等缺陷；经过上述步骤L01的去除湿气的高温环境，会造成半导体衬底边缘背面出现热应力不均匀的问题，从而造成半导体衬底边缘背面产生剥离物，剥离物可能会落在半导体衬底表面的任何地方包括功能区。
通常解决上述剥离物缺陷的方法，是在金属阻挡层沉积工艺完成后，对半导体衬底表面进行刷洗工艺，虽然刷洗工艺能够去除半导体衬底表面的剥离缺陷，但是，同时也去除了部分金属阻挡层，破坏了金属阻挡层的完成性。由于剥离物通常位于半导体衬底的功能区，所以覆盖于剥离物上的金属阻挡层会随剥离物的剥离而去除，这可能导致功能区的金属阻挡层缺失；金属阻挡层对于后续工艺十分重要，因此，研究此剥离物去除的方法是十分重要的。
另有一种方法，通过增加半导体衬底边缘的刻蚀工艺将其优化，但是这种方法需要专业的刻蚀机台，而且需要评估其对整个工艺的影响，耗费大量人力物力，因此，也不是最优化的方式。
发明内容
为了克服以上问题，本发明旨在提供一种提高金属阻挡层沉积质量的方法，从而在沉积金属阻挡层之前将半导体衬底表面的剥离物去除，避免金属阻挡层沉积之后产生剥离缺陷。
本发明提供了一种提高金属阻挡层沉积质量的方法，其包括：
步骤01：提供一个表面具有介质层的半导体衬底；
步骤02：对所述半导体衬底进行预热处理；
步骤03：对所述半导体衬底表面进行刷洗工艺；
步骤04；去除所述半导体衬底表面的湿气并进行预清洁过程；
步骤05：在所述半导体衬底上沉积金属阻挡层。
优选地，所述步骤01中，包括：所述介质层的形成包括依次在半导体衬底上沉积刻蚀阻挡层和金属隔离层；所述步骤05包括：在所述金属隔离层表面沉积金属阻挡层。
优选地，所述步骤02中，所述预热处理采用的温度为350-450℃。
优选地，所述步骤02中，所述预热处理在真空环境下进行，所采用的时间大于3秒。
优选地，所述步骤03中，采用水进行所述刷洗工艺。
本发明的一种提高金属阻挡层沉积质量的方法，通过在对半导体衬底表面进行除湿处理之前，先对其进行预热处理，预热处理可以造成半导体衬底边缘背面的由于受热不均匀而产生剥离物。再经过刷洗工艺将剥离物去除，然后再进行后续的除湿工艺、预清洁工艺和金属阻挡层沉积工艺，从而避免了现有的金属阻挡层沉积之后产生剥离缺陷，提高了金属阻挡层沉积质量，有利于后续工艺的顺利进行和提高整个器件的质量。
附图说明
图1为现有的金属阻挡层沉积方法的流程示意图
图2为本发明的一个较佳实施例的提高金属阻挡层沉积质量的方法的流程示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
如前所述，由于后段工艺的复杂性，在金属阻挡层沉积之前，在半导体衬底边缘的背面会出现不平整等问题，采用现有的金属阻挡层沉积工艺，会经历去除湿气的过程，该去除湿气的过程需要高温环境，会造成半导体衬底边缘背面出现热应力不均匀的问题，从而造成半导体衬底表面产生剥离物。一旦剥离物落在半导体衬底的功能区，金属阻挡层沉积于其上，在后续的刷洗工艺后，会将功能区的金属阻挡层去除，从而影响后续工艺的顺利进行和整个器件的性能，甚至造成器件的报废。由此，本发明提出了一种提高金属阻挡层沉积质量的方法，通过在对半导体衬底表面进行除湿处理之前，先对其进行预热处理，预热处理可以造成半导体衬底边缘背面的由于受热不均匀而产生剥离物。再经过刷洗工艺将剥离物去除，然后再进行后续的除湿工艺、预清洁工艺和金属阻挡层沉积工艺，从而避免了现有的金属阻挡层沉积之后产生剥离缺陷。
以下将结合附图2和具体实施例对本发明的提高金属阻挡层沉积质量的方法作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图2，为本发明的一个较佳实施例的提高金属阻挡层沉积质量的方法的流程示意图，本实施例的提高金属阻挡层沉积质量的方法，包括：
步骤01：提供一个表面具有介质层的半导体衬底；
具体的，半导体衬底表面的介质层的形成可以包括依次在半导体衬底上沉积刻蚀阻挡层和金属隔离层，这不用于限制本发明的范围；在本发明中，介质层可以包括多层，比如，在金属隔离层之下还可以包括有正硅酸乙酯层(TEOS)。半导体衬底可以为后段工艺中的任意衬底，比如，在介质层下面的半导体衬底中具有接触孔结构或金属互连结构等。
步骤02：对半导体衬底进行预热处理；
具体的，预热处理的具体工艺参数可以但不限于包括：真空环境下，惰性气氛，温度为350-450℃，采用的时间大于3秒。惰性气氛可以采用氮气或氩气等。
此处，进行预热处理，可以使半导体衬底处在一定的高温环境下，从而造成半导体衬底边缘背面的热应力不均匀而产生剥离物，这样，经预热处理，半导体衬底边缘背面的剥离物就从半导体衬底剥离出来，以便于后续将其进行刷洗。
步骤03：对半导体衬底表面进行刷洗工艺；
具体的，刷洗工艺采用的清洗液可以为水。比如去离子水、超纯水等，以避免对半导体衬底表面造成腐蚀。刷洗工艺亦可采用现有的刷洗方法，本发明在此不再赘述。
由此可见，本发明的思路简言之即为：先利用高温和刷洗过程将剥离物去除，再沉积金属阻挡层。
步骤04；去除半导体衬底表面的湿气并进行预清洁过程；
具体的，该步骤04可以采用常规的去除湿气和预清洁的工艺方法，本发明对此不作限制。
步骤05：在半导体衬底上沉积金属阻挡层。
具体的，由于本实施例中半导体衬底表面最外层的介质层为金属隔离层，因此，在金属隔离层表面沉积金属阻挡层，金属阻挡层的沉积方法可以但不限于采用物理气相沉积法。
需要说明的是，在步骤03之后，还可以包括现有的金属阻挡层沉积工艺中的其它步骤，本发明对此不作限制。
综上所述，本发明可以有效避免现有的金属阻挡层沉积之后产生的剥离缺陷的缺陷，提高了金属阻挡层沉积质量，有利于后续工艺的顺利进行以及提高整个器件的质量。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (5)

1.一种提高金属阻挡层沉积质量的方法，其特征在于，包括：
步骤01：提供一个表面具有介质层的半导体衬底；
步骤02：对所述半导体衬底进行预热处理；
步骤03：对所述半导体衬底表面进行刷洗工艺；
步骤04；去除所述半导体衬底表面的湿气并进行预清洁过程；
步骤05：在所述半导体衬底上沉积金属阻挡层。
2.根据权利要求1所述的提高金属阻挡层沉积质量的方法，其特征在于，所述步骤01中，包括：所述介质层的形成包括依次在半导体衬底上沉积刻蚀阻挡层和金属隔离层；所述步骤05包括：在所述金属隔离层表面沉积金属阻挡层。
3.根据权利要求1所述的提高金属阻挡层沉积质量的方法，其特征在于，所述步骤02中，所述预热处理采用的温度为350-450℃。
4.根据权利要求1所述的提高金属阻挡层沉积质量的方法，其特征在于，所述步骤02中，所述预热处理在真空环境下进行，所采用的时间大于3秒。
5.根据权利要求1所述的提高金属阻挡层沉积质量的方法，其特征在于，所述步骤03中，采用水进行所述刷洗工艺。
CN201410428647.4A 2014-08-27 2014-08-27 一种提高金属阻挡层沉积质量的方法 Active CN104183481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410428647.4A CN104183481B (zh) 2014-08-27 2014-08-27 一种提高金属阻挡层沉积质量的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410428647.4A CN104183481B (zh) 2014-08-27 2014-08-27 一种提高金属阻挡层沉积质量的方法

Publications (2)

Publication Number Publication Date
CN104183481A true CN104183481A (zh) 2014-12-03
CN104183481B CN104183481B (zh) 2019-12-13

Family

ID=51964440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410428647.4A Active CN104183481B (zh) 2014-08-27 2014-08-27 一种提高金属阻挡层沉积质量的方法

Country Status (1)

Country Link
CN (1) CN104183481B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459479A (zh) * 2018-05-07 2019-11-15 北京北方华创微电子装备有限公司 阻挡层沉积方法、金凸块的底层金属薄膜及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030054625A1 (en) * 2001-09-20 2003-03-20 Volker Kahlert Metallization process sequence
US20050101157A1 (en) * 2003-11-10 2005-05-12 Semiconductor Leading Edge Technologies, Inc. Method for manufacturing semiconductor device
CN1674215A (zh) * 2004-03-26 2005-09-28 力晶半导体股份有限公司 制作阻挡层的方法
CN1992221A (zh) * 2005-12-28 2007-07-04 东部电子股份有限公司 互补型金属氧化物半导体图像传感器的制造方法
KR100875819B1 (ko) * 2007-09-20 2008-12-26 주식회사 동부하이텍 반도체 소자의 제조 방법
CN101728229A (zh) * 2008-10-31 2010-06-09 中芯国际集成电路制造(上海)有限公司 金属垫的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030054625A1 (en) * 2001-09-20 2003-03-20 Volker Kahlert Metallization process sequence
US20050101157A1 (en) * 2003-11-10 2005-05-12 Semiconductor Leading Edge Technologies, Inc. Method for manufacturing semiconductor device
CN1674215A (zh) * 2004-03-26 2005-09-28 力晶半导体股份有限公司 制作阻挡层的方法
CN1992221A (zh) * 2005-12-28 2007-07-04 东部电子股份有限公司 互补型金属氧化物半导体图像传感器的制造方法
KR100875819B1 (ko) * 2007-09-20 2008-12-26 주식회사 동부하이텍 반도체 소자의 제조 방법
CN101728229A (zh) * 2008-10-31 2010-06-09 中芯国际集成电路制造(上海)有限公司 金属垫的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459479A (zh) * 2018-05-07 2019-11-15 北京北方华创微电子装备有限公司 阻挡层沉积方法、金凸块的底层金属薄膜及其制备方法
CN110459479B (zh) * 2018-05-07 2021-07-13 北京北方华创微电子装备有限公司 阻挡层沉积方法、金凸块的底层金属薄膜及其制备方法

Also Published As

Publication number Publication date
CN104183481B (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
JP2009111354A5 (zh)
US10204933B2 (en) Thin film transistor and method for manufacturing the same, and display panel
CN107706093A (zh) 一种铝衬垫的制造方法
CN106158586A (zh) 晶片边缘剥落缺陷源头的清除方法
US20160128202A1 (en) Bottom-up electrolytic via plating method
CN104183481A (zh) 一种提高金属阻挡层沉积质量的方法
TW201325744A (zh) 具有氧化釔包覆層的工件的污染物的處理方法
CN102097311B (zh) 一种平坦化方法
CN103985948A (zh) 一种低损耗石英探针的制备方法
CN104716072B (zh) 一种阵列基板剥离***及其剥离方法
CN104064511A (zh) 硅片接触孔工艺方法
CN105826329A (zh) 一种阵列基板的制作方法、阵列基板及液晶面板
CN104078413B (zh) 接触孔的制造方法
CN106929822A (zh) 一种薄膜沉积方法
JP2010263022A (ja) リフトオフ方法およびリフトオフ装置
CN110473775A (zh) 改善薄膜剥离的方法
CN103972051B (zh) 一种消除晶边颗粒残留的铝刻蚀前置工艺方法
CN105826240A (zh) 避免晶圆产生尖端放电缺陷的方法
CN105225944A (zh) 一种金属层去除方法
US20010027017A1 (en) Minimizing metal corrosion during post metal solvent clean
CN103871838A (zh) 功率器件的制造方法
CN104851811B (zh) 去除铝残余缺陷的方法
CN106298442B (zh) 残留物的清除方法
CN108039313A (zh) 一种芯片平坦化工艺
TW455942B (en) Via etch post-clean process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200414

Address after: 201203 1060, room 1, 298 Cambridge East Road, Pudong New Area, Shanghai.

Patentee after: SHANGHAI HUALI INTEGRATED CIRCUIT MANUFACTURING Co.,Ltd.

Address before: 201210, Gauss road 568, Zhangjiang hi tech park, Shanghai, Pudong New Area

Patentee before: Shanghai Huali Microelectronics Corp.