CN104167442A

CN104167442A - 一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管

Info

Publication number: CN104167442A
Application number: CN201410433616.8A
Authority: CN
Inventors: 杜江锋; 刘�东; 陈南庭; 潘沛霖; 于奇
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2014-08-29
Filing date: 2014-08-29
Publication date: 2014-11-26
Anticipated expiration: 2034-08-29
Also published as: CN104167442B

Abstract

本发明公开了一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管，包括AlGaN势垒层，所述AlGaN势垒层上部设有源极和栅极，下部依次为GaN沟道层、p-GaN电流阻挡层、n-GaN缓冲层、n⁺-GaN衬底、漏极；所述p-GaN电流阻挡层中心设有宽度为LAP的孔径，且嵌套在n-GaN缓冲层上部，所述n-GaN缓冲层内设有p-GaN岛，所述p-GaN岛位于p-GaN电流阻挡层与n⁺-GaN衬底之间。本发明所提出的GaNPI-VHFET中，通过使用p-GaN岛层，在n-GaN缓冲层内引入额外的p型杂质，截止状态下耗尽n-GaN缓冲层区域，使得缓冲层在耐压时相当于本征区，因此可以抑制常规GaNVHFET中，垂直电场强度随着远离p-GaN电流阻挡层与n-GaN缓冲层界面不断减小的问题，从而提升器件的击穿电压。同时，截止状态下漏极泄漏电流也将有所降低。

Description

一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管

技术领域

本发明涉及半导体高耐压器件领域，具体是指一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管。

背景技术

氮化镓基异质结场效应晶体管（GaN Heterojunction Fiele-Effect Transistor，GaN HFET）不但具有禁带宽度大、临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好的化学稳定性等优异特性，同时氮化镓（GaN）材料可以与铝镓氮（AlGaN）等材料形成具有高浓度和高迁移率的二维电子气异质结沟道，因此特别适用于高压、大功率和高温应用，是电力电子应用最具潜力的晶体管之一。

现有的高耐压GaN HFET结构主要为横向器件，器件基本结构如图1所示。器件主要包括衬底，GaN缓冲层，AlGaN势垒层以及AlGaN势垒层上形成的源极、漏极和栅极，其中源极和漏极与AlGaN势垒层形成欧姆接触，栅极与AlGaN势垒层形成肖特基接触。但是对于横向GaN HFET而言，在截止状态下，从源极注入的电子可以经过GaN缓冲层到达漏极，形成漏电通道，过大的缓冲层泄漏电流会导致器件提前击穿，无法充分发挥GaN材料的高耐压优势，从而限制GaN HFET在高压方面的应用。同时横向GaN HFET器件主要依靠栅极与漏极之间的有源区来承受耐压，要获得大的击穿电压，需设计很大的栅极与漏极间距，从而会增大芯片面积，不利于现代电力电子***便携化、小型化的发展趋势。

与横向GaN HFET相比，垂直GaN异质结场效应晶体管（GaN Vertical Heterojunction Fiele-Effect Transistor，GaN VHFET）结构可以有效地解决以上问题。常规GaN VHFET结构如图2所示，器件主要包括漏极、n⁺-GaN衬底、n-GaN缓冲层、p-GaN电流阻挡层、GaN沟道层、AlGaN势垒层和AlGaN势垒层上形成的栅极和源极，其中漏极与n⁺-GaN衬底形成欧姆接触，源极与AlGaN势垒层形成欧姆接触，栅极与AlGaN势垒层形成肖特基接触。与横向GaN HFET相比，GaN VHFET存在以下优势：器件主要通过栅极与漏极之间的纵向间距，即n-GaN缓冲层来承受耐压，器件横向尺寸可以设计的非常小，有效节省芯片面积；同时p-GaN电流阻挡层与n-GaN缓冲层之间形成的p-n结可以有效阻挡从源极注入的电子，从而抑制器件缓冲层泄漏电流。除此之外，GaN VHFET结构还具有便于封装、低沟道温度等多方面优点。

对于常规GaN VHFET结构而言，器件主要依靠p-GaN电流阻挡层与n-GaN缓冲层之间形成的p-n结来承受耐压，器件内峰值电场达到临界电场或者泄漏电流达到阈值时，n-GaN缓冲层内耗尽区宽度的大小决定了器件的击穿电压，随着n-GaN缓冲层厚度的增大，击穿时n-GaN内的耗尽区宽度也随之增大，但是当n-GaN缓冲层厚度超过一定值后，击穿时n-GaN内的耗尽区宽度达到饱和，器件的击穿电压也达到饱和，不再随着n-GaN缓冲层厚度的增大而增大，从而限制了GaN VHFET的高耐压应用。同时n-GaN缓冲层内的垂直电场强度会随着远离p-GaN电流阻挡层与n-GaN缓冲层之间的p-n结界面而逐渐降低，由于器件击穿电压等于n-GaN缓冲层内的垂直电场强度沿着y轴方向的积分，不断降低的垂直电场强度使得器件的击穿电压无法达到GaN材料极限，不能充分发挥GaN基器件的高耐压优势。

在专利文献1[中国专利申请公开号：CN 103151392A]中，提出了一种带有p-GaN埋层结构的垂直氮化镓基异质结场效应晶体管，通过在源极与漏极之间引入额外的p-n结，使得器件源漏间所加电压由多个p-n结承担，并改变了常规结构中电场随着远离电流阻挡层与缓冲层之间的p-n结面而降低的现象，提高了漏极附近的电场强度，从而实现了提高器件的击穿电压。但是，该结构源漏之间的电场呈现出锯齿状分布，每个p-n结界面处电场达到临界电场时其余位置的电场却仍低于临界击穿电场，耐压仍有进一步提升的潜力。

发明内容

针对常规GaN VHFET器件存在的问题，本发明提供了一种能将器件击穿电压提高接近极限的具有P型GaN岛的垂直氮化镓基异质结场效应晶体管。

本发明通过下述技术方案实现：一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管，包括势垒层，所述势垒层上部设有源极和栅极，下部依次为沟道层、p-GaN电流阻挡层、n-GaN缓冲层、n⁺-GaN衬底、漏极；所述p-GaN电流阻挡层中心设有宽度为L_AP的孔径，且嵌套在n-GaN缓冲层上部，所述n-GaN缓冲层内设有p-GaN岛，所述p-GaN岛位于p-GaN电流阻挡层与n⁺-GaN衬底之间。通过在n-GaN缓冲层内引入p-GaN岛层，击穿时n-GaN缓冲层被p-GaN岛完全耗尽，使得器件主要承受耐压从原来的p-GaN电流阻挡层与n-GaN缓冲层之间形成的p-n结，变成了由p-GaN电流阻挡层、GaN缓冲层、n⁺-GaN衬底形成的p-i-n结，其中i本征区内电场几乎保持不变，从而大大提升n-GaN缓冲层内电场强度，进而提升器件的耐压强度。同时，由于p-i-n结本征区电场不变的特性，缓冲层中电场近似等于临界电场并保持不变，这使得本发明的器件击穿电压将更接近极限。

为更好地实现本发明，进一步地，所述p-GaN岛沿着纵轴方向，从上至下共分为n层，n为正整数，n的范围1≤n≤1000。

为更好地实现本发明，进一步地，所述p-GaN岛层的每一层均为同一中心线，该中心线也是n-GaN缓冲层的中心线。

为更好地实现本发明，进一步地，所述的p-GaN岛层长度为L_p，其范围为1nm≤L_p≤L_AP。所述的p-GaN岛层厚度为T_p，其范围为1nm≤T_p≤5μm。

为更好地实现本发明，进一步地，所述的p-GaN岛层相邻两层间距离为T_p-p，其范围为1nm≤T_p-p≤30μm。

为更好地实现本发明，进一步地，所述的p-GaN岛层顶层与p-GaN电流阻挡层之间的间距为T_C-P，其范围为1nm≤T_C-P≤15μm，p-GaN岛层底层与n⁺-GaN衬底之间的间距为T_P-S，其范围为1nm≤T_P-S≤15μm。

为更好地实现本发明，进一步地，所述的p-GaN岛层中，每层掺杂浓度范围为1×10¹⁵~1×10²⁰ cm^-3。

为更好地实现本发明，进一步地，所述的p-GaN岛层的形状为长方形。p-GaN岛层的形状不仅限于长方形，还包括椭圆、圆形、三角形、梯形、六边形以及其他形状。

为更好地实现本发明，进一步地，所述p-GaN电流阻挡层的厚度为0.1~5μm，掺杂浓度为1×10¹⁵ ~ 1×10²⁰ cm^-3。

为更好地实现本发明，进一步地，所述势垒层的材料为Al_xIn_yGa_zN，其中0≤x≤1，0≤y≤1，0≤z≤1，x+y+z=1。

本发明与现有技术相比，具有以下优点及有益效果：

本发明通过在n-GaN缓冲层内引入p-GaN岛层，击穿时n-GaN缓冲层被p-GaN岛完全耗尽，使得器件主要承受耐压从原来的p-GaN电流阻挡层与n-GaN缓冲层之间形成的p-n结，变成了由p-GaN电流阻挡层、GaN缓冲层、n⁺-GaN衬底形成的p-i-n结，其中i本征区内电场几乎保持不变，从而大大提升n-GaN缓冲层内电场强度，进而提升器件的耐压强度。同时，由于p-i-n结本征区电场不变的特性，缓冲层中电场近似等于临界电场并保持不变，这使得本发明的器件击穿电压将更接近极限，截止状态下漏极泄漏电流也将有所降低。

附图说明

图1为现有技术横向GaN HFET横截面结构示意图；

图2为现有技术GaN VHFET横截面结构示意图；

图3为对比文件中GaN PBL—VHFET横截面结构示意图；

图4为本发明提供的GaN PI-VHFET与常规GaN VHFET击穿时A—A’截面处垂直电场分布比较；

图5为本发明提供的GaN PI-VHFET与常规GaN VHFET截止状态下击穿特性比较。

其中：101－源极，102－栅极，103－势垒层，104－沟道层，201—p-GaN电流阻挡层，105－n-GaN缓冲层，202－n⁺-GaN衬底，203－漏极，301－p-GaN岛层。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。

图1是己有技术横向GaN HFET结构示意图，从下至上主要包括衬底，氮化镓（GaN）缓冲层，氮化镓（GaN）沟道层，铝镓氮（AlGaN）势垒层以及铝镓氮（AlGaN）势垒层上形成的源极、漏极和栅极，其中源极和漏极与铝镓氮（AlGaN）势垒层形成欧姆接触，栅极与铝镓氮（AlGaN）势垒层形成肖特基接触。

图2是常规GaN VHFET结构示意图，从下至上主要包括漏极，n⁺-GaN衬底，n-GaN缓冲层，p-GaN电流阻挡层，GaN沟道层，AlGaN势垒层以及AlGaN势垒层上形成的源极和栅极，其中源极和漏极均为欧姆接触，栅极为肖特基接触。

实施例1：

本实施例主要结构，如图3所示，包括势垒层103，所述势垒层103上部设有源极101和栅极102，下部依次为沟道层104，p-GaN电流阻挡层201，n-GaN缓冲层105，n⁺-GaN衬底202，漏极203，所述p-GaN电流阻挡层201中心设有宽度为L_AP的孔径，且嵌套在n-GaN缓冲层105上部，所述n-GaN缓冲层105内设有p-GaN岛301，所述p-GaN岛301位于p-GaN电流阻挡层201与n⁺-GaN衬底202之间。

其中，所述p-GaN岛301沿着纵轴方向，从上至下共分为n层，n为正整数，n的范围1≤n≤1000。

p-GaN岛层301的每一层均为同一中心线，该中心线也是n-GaN缓冲层105的中心线。

p-GaN岛层301长度为L_p，其范围为1nm≤L_p≤L_AP，所述的p-GaN岛层301厚度为T_p，其范围为1nm≤T_p≤5μm。p-GaN岛层301相邻两层间距离为T_p-p，其范围为1nm≤T_p-p≤30μm。

p-GaN岛层301顶层与p-GaN电流阻挡层201之间的间距为T_C-P，其范围为1nm≤T_C-P≤15μm，p-GaN岛层301底层与n⁺-GaN衬底202之间的间距为T_P-S，其范围为1nm≤T_P-S≤15μm。

p-GaN岛层301中，每层掺杂浓度范围为1×10¹⁵ ~1×10²⁰ cm^-3。

p-GaN岛层301的形状为长方形。

p-GaN电流阻挡层201的厚度为0.1~5μm，掺杂浓度为1×10¹⁵~ 1×10²⁰cm^-3。

势垒层103的材料为AlGaN，沟道层104的材料为GaN。

在本发明的GaN HFET中，最易于说明本发明意图的例子是图3所示的GaN PI-VHFET与图2所示的常规GaN VHFET器件特性对比。器件结构参数由表1给出，其中GaN PI-VHFET中，所述p-GaN岛层301共分为两层，每一层的参数完全相同。

表1 器件结构参数

图4是本发明提供的GaN PI-VHFET与常规GaN VHFET击穿时x=4μm处截面垂直电场强度比较。从图中可以看出，对于常规GaN VHFET，击穿时n-GaN缓冲层105内垂直电场仅延伸至y=14μm附近，说明器件击穿时n-GaN缓冲层105没有完全耗尽，部分n-GaN缓冲层105不能承受耐压；同时垂直电场强度随着远离p-GaN电流阻挡层201与n-GaN缓冲层105之间的p-n结界面（y=1μm处）不断减小，最终导致器件击穿电压较低，仅为1723V，不能充分发挥GaN基器件高耐压的优势。

但是对于本发明提供的GaN PI-VHFET，由于p-GaN岛层301的使用，在n-GaN缓冲层105内引入了额外的p型杂质，击穿时整个n-GaN缓冲层105被完全耗尽，相当于一个本征区，垂直电场强度不再随着远离p-GaN电流阻挡层201与n-GaN缓冲层105之间的p-n结界面而逐渐减小，而是几乎保持不变，此时整个n-GaN缓冲层105都可以承受耐压，从而使器件击穿电压得到提升，最终器件击穿电压为2639V。

为了验证本发明提供的p-GaN岛层301对器件击穿电压的提升作用，对本发明提供的GaN PI-VHFET与常规GaN VHFET的击穿特性进行了仿真，器件参数与表1一致，结果如图5所示。器件击穿电压定义为截止状态下器件内最大电场强度达到3MV/cm时，漏极203所施加的偏置电压。从图中可以看出，与常规GaN VHFET相比，GaN PI-VHFET结构有效地提升了器件的击穿电压，在器件其他参数完全相同的情况下，器件击穿电压从1723V增大至2639V，增大了超过50%。同时，从图5中也可以看出，器件的泄漏电流对比常规无p-GaN岛结构的器件泄漏电流有所减小。

应当理解本结构的任意变化，或和已有结构的任意组合，都可以有效的作为本发明的实施方案。本发明不限于上面所描述的实施方案，并且当然包含符合本发明原理的多种实施方案。

例如，用作上述实施方案中的势垒层103的材料AlGaN仅是材料分子式Al_xIn_yGa_zN中y=0时的特殊情况，且使用的GaN沟道材料可以是具有小于势垒层103的带隙的任何其他Ⅲ族氮化物半导体。描述为未参杂的沟道层104可以包含参杂到其一部分或者整个部分中的n型杂质，例如Si。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims

1.一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管，其特征在于：包括势垒层（103），所述势垒层（103）上部设有源极（101）和栅极（102），下部依次为沟道层（104）、p-GaN电流阻挡层（201）、n-GaN缓冲层（105）、n⁺-GaN衬底（202）、漏极（203）；所述p-GaN电流阻挡层（201）中心设有宽度为L_AP的孔径，且嵌套在n-GaN缓冲层（105）上部，所述n-GaN缓冲层（105）内设有p-GaN岛（301），所述p-GaN岛（301）位于p-GaN电流阻挡层（201）与n⁺-GaN衬底（202）之间。

2.根据权利要求1所述的一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管，其特征在于：所述p-GaN岛（301）沿着纵轴方向，从上至下共分为n层，n为正整数，n的范围1≤n≤1000。

3.根据权利要求2所述的一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管，其特征在于：所述p-GaN岛层（301）的每一层均为同一中心线，该中心线也是n-GaN缓冲层（105）的中心线。

4.根据权利要求2或3所述的一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管，其特征在于：所述的p-GaN岛层（301）长度为L_p，其范围为1nm≤Lp≤L_AP，所述的p-GaN岛层（301）厚度为T_p，其范围为1nm≤T_p≤5μm。

5.根据权利要求2或3所述的一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管，其特征在于：所述的p-GaN岛层（301）相邻两层间距离为T_p-p，其范围为1nm≤T_p-p≤30μm。

6.根据权利要求2或3所述的一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管，其特征在于：所述的p-GaN岛层（301）顶层与p-GaN电流阻挡层（201）之间的间距为T_C-P，其范围为1nm≤T_C-P≤15μm，p-GaN岛层（301）底层与n⁺-GaN衬底（202）之间的间距为T_P-S，其范围为1nm≤T_P-S≤15μm。

7.根据权利要求2或3所述的一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管，其特征在于：所述的p-GaN岛层（301）中，每层掺杂浓度范围为1×10¹⁵ ~1×10²⁰ cm^-3。

8.根据权利要求1或2或3所述的一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管，其特征在于：所述的p-GaN岛层（301）的形状为长方形。

9.根据权利要求1或2或3所述的一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管，其特征在于：所述p-GaN电流阻挡层（201）的厚度为0.1~5μm，掺杂浓度为1×10¹⁵~ 1×10²⁰cm^-3。

10.根据权利要求1或2或3所述的一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管，其特征在于：所述势垒层（103）的材料为Al_xIn_yGa_zN，其中0≤x≤1，0≤y≤1，0≤z≤1， x+y+z=1。