CN104137418A - 开关电路 - Google Patents

开关电路 Download PDF

Info

Publication number
CN104137418A
CN104137418A CN201380011008.1A CN201380011008A CN104137418A CN 104137418 A CN104137418 A CN 104137418A CN 201380011008 A CN201380011008 A CN 201380011008A CN 104137418 A CN104137418 A CN 104137418A
Authority
CN
China
Prior art keywords
voltage
grid
input terminal
node
nmos pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380011008.1A
Other languages
English (en)
Other versions
CN104137418B (zh
Inventor
佐藤丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN104137418A publication Critical patent/CN104137418A/zh
Application granted granted Critical
Publication of CN104137418B publication Critical patent/CN104137418B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

提供一种开关电路，无论向输入端子输入正电压还是负电压，都能够可靠地控制GND～VDD的电压向内部电路传递或切断。在构成开关电路的NMOS晶体管之外，追加PMOS晶体管，利用输入端子的电压控制PMOS晶体管的栅极，由此，能够可靠地控制GND～VDD的电压的传递或切断。

Description

开关电路
技术领域
本发明涉及在被输入正电压或负电压的端子处设置的开关电路。
背景技术
图4是现有的开关电路的电路。开关电路根据开关控制端子EN的信号来控制输入到输入端子IN的正电压或负电压向内部电路15传递或切断。
考虑使从输入端子IN输入的正电压VIN+传递到作为内部电路15的输入端子的节点B的情况。将开关控制端子EN的信号设为有效状态的VDD电压，使NMOS晶体管11以及12导通。因此，从输入端子IN输入的正电压VIN+被传递到作为内部电路15的输入端的节点B。此时，NMOS晶体管13截止，所以不会对节点B的电压带来影响。
接下来，考虑不使从输入端子IN输入的正电压VIN+传递到作为内部电路15的输入端的节点B的情况。将开关控制端子EN的信号设为无效状态的GND电压。NMOS晶体管11由于漏极为电压VIN+、栅极为GND电压而截止。NMOS晶体管13导通，使节点A为GND电压。NMOS晶体管12因漏极和栅极为GND电压而截止。因此，从输入端子IN输入的正的电压VIN+不传递到作为内部电路15的输入的节点B。
接下来，考虑不使从输入端子IN输入的负电压VIN-传递到作为内部电路15的输入的节点B的情况。将开关控制端子EN的信号设为无效状态的GND电压。但是，NMOS晶体管11因漏极从输入端子IN被施加了比GND电压低的负电压VIN-而处于弱反转区域的导通状态。在此，由于NMOS晶体管13导通，因此，节点A不是所输入的负电压VIN-，而是GND电压。NMOS晶体管12因漏极和栅极电压为GND电压而截止。因此，从输入端子IN输入的负电压VIN-不传递到作为内部电路15的输入的节点B。
这样，在现有的开关电路中，即使从输入端子IN输入了负电压，也能够防止负电压传递至内部电路15的输入，能够防止内部电路的误动作。
现有技术文献
专利文献
专利文献1：日本特开2010-206779号公报
发明内容
发明要解决的问题
但是，在现有的开关电路中，在将开关控制端子EN的信号的有效状态设为VDD电压时，从输入端子IN输入的正电压VIN+不能向节点B传递电压(VDD-VGS-VOV)以上的电压。此处，VDD是电源电压，VGS是NMOS晶体管11和12的阈值电压(VGS＞0V)，VOV是使NMOS晶体管11、12可靠地导通而所需的过驱动电压(over drivevoltage)(VOV＞0V)。
此外，在希望使电压(VDD-VGS-VOV)以上的电压例如电源电压VDD传递到节点B的情况下，开关控制端子EN的有效状态的信号需要为电压(VDD+VGS+VOV)以上的电压。因此，需要升压电路和电平转换电路，电路规模增大而使得产品成本增加。
用于解决问题的手段
本发明的开关电路是为了解决上述问题而完成的，其具有：第一NMOS晶体管，其漏极与半导体装置的输入端子连接，源极与第一节点连接，栅极与控制端子连接；第二NMOS晶体管，其漏极与第一节点连接，源极与第二节点连接，栅极与控制端子连接；第一PMOS晶体管，其源极与半导体装置的输入端子连接，漏极与第一节点连接，栅极经由反相器与控制端子连接；第二PMOS晶体管，其源极与第一节点连接，漏极与第二节点连接，栅极经由反相器与控制端子连接；以及第三NMOS晶体管，其源极与接地电压连接，漏极与第一节点连接，栅极经由反相器与控制端子连接，第二节点与内部电路连接。
发明效果
根据本发明的开关电路，即使从输入端子IN输入了负电压，也能够防止传递到内部电路15的输入，而且，能够将VDD电压以内的正电压传递到内部电路15的输入。
附图说明
图1是示出第一实施方式的开关电路的电路图。
图2是示出第二实施方式的开关电路的电路图。
图3是示出第二实施方式的电平转换电路的一例的电路图。
图4是示出现有的开关电路的电路图。
具体实施方式
以下，参照附图，对本发明的开关电路的实施方式进行说明。开关电路根据开关控制端子EN的信号，控制输入到输入端子IN的正电压或负电压向内部电路15传递或切断。
＜第一实施方式＞
图1是示出第一实施方式的开关电路的电路图。
第一实施方式的开关电路具有NMOS晶体管11、12、13、PMOS晶体管16、17以及反相器14。
NMOS晶体管11的漏极与输入端子IN连接，栅极与开关控制端子EN连接，源极与NMOS晶体管12的漏极连接，背栅与GND连接。NMOS晶体管12的栅极与开关控制端子EN连接，源极与内部电路15的输入端子(节点B)连接，背栅与GND连接。PMOS晶体管16的源极与输入端子IN连接，栅极与反相器14的输出端子连接，漏极与PMOS晶体管17的源极连接，背栅与VDD连接。PMOS晶体管17的栅极与反相器14的输出连接，漏极与节点B连接，背栅与VDD连接。反相器14的输入端子与开关控制EN连接。NMOS晶体管13的栅极与反相器14的输出端子连接，源极与GND连接，漏极与NMOS晶体管11的源极、NMOS晶体管12的漏极、PMOS晶体管16的漏极、PMOS晶体管17的源极连接，背栅与GND连接。
NMOS晶体管11、12以及PMOS晶体管16、17的导通/截止由开关控制端子EN的信号控制。反相器电路14将输入的VDD/GND电压的信号反转后进行输出。NMOS晶体管13被控制为在NMOS晶体管11、12以及PMOS晶体管16、17截止时导通。
接下来，对第一实施方式的开关电路的动作进行说明。
(1)不使从输入端子IN输入的正电压VIN+传递到节点B的情况
开关控制端子EN被输入无效状态的GND电压的信号。NMOS晶体管11因漏极为电压VIN+且栅极为GND电压而截止。PMOS晶体管16因源极为电压VIN+且栅极为VDD电压而截止。NMOS晶体管13因栅极为VDD电压而导通，使节点A为GND电压。NMOS晶体管12因漏极和栅极为GND电压而截止。PMOS晶体管17因源极为GND电压且栅极为VDD电压而截止。因此，从输入端子IN输入的正电压VIN+不传递到节点B。
(2)不使从输入端子IN输入的负电压VIN-传递到节点B的情况
开关控制端子EN被输入无效状态的GND电压的信号。NMOS晶体管11因漏极为负电压VIN-且栅极为GND电压而成为弱反转区域的导通状态。但是，NMOS晶体管13因栅极为VDD电压而导通，使节点A为GND电压。NMOS晶体管12因漏极为GND电压且栅极电压也为GND电压而截止。PMOS晶体管16和17因栅极为VDD电压而截止。因此，从输入端子IN输入的负电压VIN-不传递到节点B。
(3)使从输入端子IN输入的正电压(VDD电压)传递到节点B的情况
开关控制端子EN被输入有效状态的VDD电压的信号。NMOS晶体管11的漏极和栅极为VDD电压，因而向源极(节点A)传递电压(VDD-VGS-VOV)。此处，VDD是电源电压，VGS是NMOS晶体管11和12的阈值电压(VGS＞0V)，VOV是使NMOS晶体管11和12可靠地导通而所需的过驱动电压(VOV＞0V)。
另一方面，PMOS晶体管16因源极为VDD电压且栅极为GND电压而导通，从而向漏极传递VDD电压。此处，PMOS晶体管16完全导通(full on)，所以，在节点A的电压中，PMOS晶体管16的漏极的电压占主导地位。因此，节点A的电压为VDD电压。
NMOS晶体管12与PMOS晶体管17的关系也相同，因此，能够向节点B传递VDD电压。
如上所述，本实施方式的开关电路能够传递GND电压～VDD电压的范围的输入电压。
＜第二实施方式＞
图2是示出第二实施方式的开关电路的电路图。
除了图1的电路以外，第二实施方式的开关电路还具有电平转换电路18。电平转换电路18的电源端子V与输入端子IN连接，输出端子O与PMOS晶体管16的栅极连接，输入端子I与开关控制端子EN连接。此外，PMOS晶体管16的背栅与输入端子IN连接。
电平转换电路18利用电源端子V的电压对输入端子I的信号进行电压转换，从输出端子O输出。在本实施方式中构成为，输入与输出的逻辑是反转的。在输入端子I的信号为VDD电压的情况下，从输出端子O输出GND电压的信号。在输入端子I的信号为GND电压的情况下，从输出端子O输出电源端子V的电压的信号。
(1)不使从输入端子IN输入的比VDD电压高的电压传递到节点B的情况
在PMOS晶体管16的背栅与VDD连接时，背栅电压低于源极电压。因此，沿着输入端子IN～PMOS晶体管16(源极～背栅)～VDD流过不需要的电流。
在第二实施方式的开关电路中，PMOS晶体管16的背栅、源极与输入端子IN连接，因此，背栅与源极之间没有电位差，不存在通向VDD的电流路径。此外，PMOS晶体管16的栅极是从电平转换电路18的输出端子O输出的输入端子IN的电压。因此，PMOS晶体管16的栅极被施加了进行截止所需的电压。
关于其它输入端子IN的电压与开关电路的控制的组合，与在第一实施方式中叙述的电路动作相同。
图3是在第二实施方式的开关电路中使用的电平转换电路结构的一例。可以是具有PMOS晶体管21和22以及NMOS晶体管23和24的普通且简单的电平转换电路的结构。
这样，在第二实施方式的开关电路中，即使在开关关闭时从输入端子IN被施加了比VDD电压高的电压时，也能够防止不需要的电流流过输入端子IN，能够防止PMOS晶体管16的损坏。
标号说明
11～13、22、23  NMOS晶体管；
16、17、21、22  PMOS晶体管；
14、15  反相器；
15  内部电路；
18  电平转换电路。

Claims (2)

1.一种开关电路，其设置在被输入正电压或负电压的半导体装置的输入端子处，将所述正电压或负电压传递给内部电路，其特征在于，该开关电路具有：
第一NMOS晶体管，其漏极与所述半导体装置的输入端子连接，源极与第一节点连接，栅极与控制端子连接；
第二NMOS晶体管，其漏极与所述第一节点连接，源极与第二节点连接，栅极与所述控制端子连接；
第一PMOS晶体管，其源极与所述半导体装置的输入端子连接，漏极与所述第一节点连接，栅极经由反相器与所述控制端子连接；
第二PMOS晶体管，其源极与所述第一节点连接，漏极与所述第二节点连接，栅极经由所述反相器与所述控制端子连接；以及
第三NMOS晶体管，其源极与接地电压连接，漏极与所述第一节点连接，栅极经由所述反相器与所述控制端子连接，
所述第二节点与所述内部电路连接。
2.根据权利要求1所述的开关电路，其特征在于，
所述开关电路具有电平转换电路，该电平转换电路的输入端子与所述控制端子连接，输出端子与所述第一PMOS晶体管的栅极连接，电源端子与所述半导体装置的输入端子连接，
所述第一PMOS晶体管的背栅与所述半导体装置的输入端子连接。
CN201380011008.1A 2012-02-29 2013-01-28 开关电路 Active CN104137418B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012044156A JP5845112B2 (ja) 2012-02-29 2012-02-29 スイッチ回路
JP2012-044156 2012-02-29
PCT/JP2013/051706 WO2013128997A1 (ja) 2012-02-29 2013-01-28 スイッチ回路

Publications (2)

Publication Number Publication Date
CN104137418A true CN104137418A (zh) 2014-11-05
CN104137418B CN104137418B (zh) 2017-06-16

Family

ID=49082201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380011008.1A Active CN104137418B (zh) 2012-02-29 2013-01-28 开关电路

Country Status (6)

Country Link
US (1) US9444451B2 (zh)
JP (1) JP5845112B2 (zh)
KR (1) KR101716941B1 (zh)
CN (1) CN104137418B (zh)
TW (2) TW201340602A (zh)
WO (1) WO2013128997A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408940A (zh) * 2015-03-17 2017-11-28 赛灵思公司 具有降低的栅致漏极泄漏电流的模拟开关
CN112688678A (zh) * 2019-10-18 2021-04-20 艾普凌科有限公司 模拟开关

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150381160A1 (en) * 2014-06-26 2015-12-31 Infineon Technologies Ag Robust multiplexer, and method for operating a robust multiplexer
JP2016136681A (ja) * 2015-01-23 2016-07-28 エスアイアイ・セミコンダクタ株式会社 スイッチ回路
KR101638352B1 (ko) * 2015-04-24 2016-07-13 주식회사 지니틱스 코일에 연결된 출력단자를 플로팅되도록 하는 회로를 갖는 코일 구동 ic
AU2017315462B2 (en) 2016-08-26 2021-02-04 Allstate Insurance Company Automatic hail damage detection and repair
EP4329198A1 (en) * 2022-08-23 2024-02-28 Nexperia B.V. Area efficient bidirectional switch with off state injection current control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2600753B2 (ja) * 1988-02-03 1997-04-16 日本電気株式会社 入力回路
JPH01236731A (ja) * 1988-03-16 1989-09-21 Nec Corp 相補型アナログスイッチ
GB2319128A (en) * 1996-10-30 1998-05-13 Motorola Gmbh A CMOS transmission gate multiplexer with improved OFF isolation
EP0993119A1 (en) * 1998-10-09 2000-04-12 Mitsubishi Semiconductor Europe GmbH Multiplexer circuit and analogue-to-digital converter
JP2001051730A (ja) * 1999-08-05 2001-02-23 Fujitsu Ltd スイッチ回路及びシリーズレギュレータ
US6911860B1 (en) * 2001-11-09 2005-06-28 Altera Corporation On/off reference voltage switch for multiple I/O standards
JP2010206779A (ja) 2009-02-06 2010-09-16 Seiko Instruments Inc スイッチ回路
WO2011079879A1 (en) * 2009-12-30 2011-07-07 Stmicroelectronics S.R.L. Low voltage isolation switch, in particular for a transmission channel for ultrasound applications
JP5476198B2 (ja) * 2010-04-19 2014-04-23 ルネサスエレクトロニクス株式会社 高周波スイッチ回路
CN102332901A (zh) * 2011-08-15 2012-01-25 苏州佳世达电通有限公司 开关电路及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408940A (zh) * 2015-03-17 2017-11-28 赛灵思公司 具有降低的栅致漏极泄漏电流的模拟开关
CN107408940B (zh) * 2015-03-17 2021-01-05 赛灵思公司 具有降低的栅致漏极泄漏电流的模拟开关
CN112688678A (zh) * 2019-10-18 2021-04-20 艾普凌科有限公司 模拟开关

Also Published As

Publication number Publication date
TWI575872B (zh) 2017-03-21
TW201340602A (zh) 2013-10-01
TW201637364A (zh) 2016-10-16
US20140361825A1 (en) 2014-12-11
KR101716941B1 (ko) 2017-03-27
CN104137418B (zh) 2017-06-16
WO2013128997A1 (ja) 2013-09-06
KR20140138138A (ko) 2014-12-03
JP2013183206A (ja) 2013-09-12
JP5845112B2 (ja) 2016-01-20
US9444451B2 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
CN104137418A (zh) 开关电路
JP5825144B2 (ja) 半導体装置およびハイサイド回路の駆動方法
US9300285B2 (en) Gate driver circuit
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
US10211826B2 (en) Electronic switch, and corresponding device and method
US8710541B2 (en) Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices
US10355685B2 (en) Output circuit
JP5987619B2 (ja) 出力回路
JP2016127573A (ja) アナログスイッチ、および、マルチプレクサ
CN106953627B (zh) 功率器件的栅极驱动电路
US8779829B2 (en) Level shift circuit
US20100117690A1 (en) Semiconductor device
CN105897246B (zh) 用于高电压应用的电压电平移位器
US20170093378A1 (en) Input circuit
US10367495B2 (en) Half-bridge driver circuit
US8502560B2 (en) Output circuit and output control system
CN111506150B (zh) 输入电路
CN109787599B (zh) 电压切换电路及切换方法
US20150236692A1 (en) Driving signal generating circuit and power semiconductor device driving apparatus including the same
TW201407653A (zh) 電流控制型之電子開關電路
TWI533600B (zh) 差動轉單端轉換器裝置及方法
JP2012060315A (ja) レベルシフト回路
JP2016010003A (ja) インターフェース回路
JP2015154197A (ja) スイッチング素子駆動装置
KR19980037279A (ko) 입력버퍼회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160330

Address after: Chiba County, Japan

Applicant after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Seiko Instruments Inc.

GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.