CN104112779A - 基于氘化金属氧化物薄膜的薄膜晶体管 - Google Patents

Abstract

本发明公开了一种氘化金属氧化物薄膜的薄膜晶体管，该薄膜晶体管包括沟道区，以及分别位于沟道区两侧，且与沟道区接触的源区和漏区，所述的沟道区、源区和漏区均为氘掺杂的金属氧化物。本发明的基于氘化金属氧化物薄膜的薄膜晶体管以氘掺杂的金属氧化物作为沟道区、源区和漏区，能够降低源区和漏区的电阻率，提高沟道区的载流子迁移率，进而有利于提高薄膜晶体管的开态电流、场效应迁移率以及开关速度。且本发明的基于氘化金属氧化物薄膜的薄膜晶体管在温度为200℃的情况下，氘不扩散，晶体管仍然保持良好的电学性能。

Description

基于氘化金属氧化物薄膜的薄膜晶体管

技术领域

本发明涉及半导体技术领域，具体涉及一种基于氘化金属氧化物薄膜的薄膜晶体管。

背景技术

基于金属氧化物的透明薄膜晶体管，随着在平板显示屏中的成功应用高速发展起来。近年来，平板显示屏不断追求大尺寸和高分辨率，如超高清的大尺寸智能电视，配备高分辨率显示屏的各种移动设备，这些产品的普及丰富了人们的生活，提高了人们的工作效率，同时也带来了巨大的经济效益。由于传统的非晶硅薄膜晶体管迁移率低于1cm²/Vs，而高清像素中的晶体管尺寸较小，故开启电流小、充放电延迟时间长、严重影响显示屏的开关速度，同时非晶硅薄膜晶体管的工作电压高、功耗大、发热严重对移动设备应用非常不利。

目前使用的小尺寸高分辨率显示屏主要由低温多晶硅薄膜晶体管驱动，虽然低温多晶硅薄膜晶体管迁移率很高(～100cm²/Vs)，但是其需要激光扫描退火，工艺制造成本高，难以实现大尺寸屏幕。金属氧化物薄膜晶体管结合了非晶硅和多晶硅两者的优点：拥有较高的迁移率(10-120cm²/Vs)，开口率高且功耗低；与非晶硅薄膜晶体管工艺兼容，工艺简单且制备温度较低(<300℃)；非晶结构均匀性好，适合做大尺寸高分辨率屏幕。此外，由于下一代电视将采用超高清分辨率(3840×2160)显示面板，甚至是多视野裸眼3D技术，因此越来越需要更高速度的薄膜晶体管。

然而，由于金属氧化物半导体薄膜本征缺陷很多，包括氧空位、金属原子之间的间隙等，以及晶界缺陷，降低了薄膜晶体管的场效应迁移率和可靠性、开关速度等器件性能。虽然，氟和氢都能钝化金属氧化物中的缺陷，但是由于氟化薄膜晶体管迁移率不超过100cm²/Vs，氢化薄膜晶体管的热稳定性差，都不能满足实际应用。如文献“一种实现自对准结构氧化锌薄膜晶体管的简单工艺技术”(Z.Ye,T.Chow,D.Zhang and M.Wong,SID Symposium Digest of Technical Papers 41(1),1139-1142(2010).)中报道过一种氢化薄膜晶体管，该薄膜晶体管以氢掺杂的多晶氧化锌薄膜作为有源层来提高薄膜晶体管的场效应迁移率，其场效应迁移率最高可以达到～280cm²/Vs，逼近氧化锌单晶材料目前测试出的最高霍尔迁移率(～300cm²/Vs)。然而由于氢在氧化锌中扩散得非常快，导致器件的热稳定性差。如器件加热到110℃测试，各项电学性能(包括可靠性、器件的开关比等)都开始衰退，当加热到150℃时，很快就失去了晶体管的特性，变成了不受栅压控制的导体。

发明内容

针对现有技术的不足，本发明提供了一种能够实现高迁移率和高热稳定性等优异电学性能的基于氘化金属氧化物薄膜的薄膜晶体管。

一种基于氘化金属氧化物薄膜的薄膜晶体管，包括沟道区，以及分别位于沟道区两侧，且与沟道区接触的源区(即薄膜晶体管的源极区域)和漏区(即薄膜晶体管的源极区域)，所述的沟道区、源区和漏区均为氘掺杂的金属氧化物。

本发明中氘在源区和漏区中所起到的作用与沟道区中不同：在源漏区(指源区和漏区)中，氘原子作为施主杂质对金属氧化物进行n型掺杂以降低源漏区的电阻率，提高其导电性，进而提高薄膜晶体管的开态电流；在沟道区中，氘原子用来钝化半导体的缺陷，进而提高薄膜晶体管的场效应迁移率。进一步，对于薄膜晶体管而言，场效应迁移率越高，开关速度越快，即利用氘掺杂的金属氧化物(氘化金属氧化物薄膜)还能够提高薄膜晶体管的开关速度。此外，以氘作为金属氧化物的掺杂元素，还能够提高器件的热稳定性。

本发明中的薄膜晶体管的结构可以是任何类型，包括但不限于平面沟道、垂直沟道、共平面电极、交错电极、顶栅、底栅、单栅或多栅结构。其中，共平面电极结构指的是薄膜晶体管的源漏极和栅电极位于沟道区的同侧。交错电极结构指的是薄膜晶体管的源漏极和栅电极位于沟道区不同侧。

薄膜晶体管的衬底材质可以是其中之一，但不限于以下几种：聚合物、玻璃、非晶硅、多晶硅或包含预制备传统集成电路的单晶硅，衬底可以包含一层电绝缘覆盖层的导电材料，如具有电绝缘覆盖层的不锈钢。

薄膜晶体管中栅电极可以是金属和金属合金，非晶或多晶形态的透明导电氧化物，如掺锡氧化铟、掺杂的氧化锌，等等。薄膜晶体管的栅介电层的材料可以是以下材料中的其中之一但不限于以下几种：二氧化硅、氮氧化硅、氮化硅或高介电常数的绝缘材料。钝化绝缘层所使用的材料包括但不限于以下几种：二氧化硅、氮氧化硅、氮化硅、三氧化二铝、二氧化钛、聚合物或其他绝缘材料。

所述沟道区中氘原子的浓度小于源区和漏区中氘原子的浓度。

对于源漏区，氘原子的掺杂浓度应保证源漏区能够导电。对于沟道区，氘的最高掺杂浓度不能使沟道区导电。因此根据不同的掺杂需求，沟道区中氘原子的浓度应远远小于源漏区中氘原子的浓度。

所述的源区和漏区中氘原子的浓度均为1×10²⁰cm^-3～1×10²³cm^-3。

源区和漏区中氘原子的作用是提高载流子浓度，降低源区和漏区的电阻率，使源区和漏区导电。当掺杂浓度较低时不能起到使源区和漏区导电的功能，而掺杂浓度过高(大于饱和浓度)，剩余的氘原子会降低导致散射增强，反过来会增大电阻。因此，需要合理设置氘原子的浓度，满足应用需求。作为优选，所述的源区和漏区中氘原子的浓度均为1×10²⁰cm^-3～1×10²¹cm^-3，且源区中氘原子的浓度与漏区中氘原子的浓度各自独立。

源区中的氘原子的浓度和漏区中氘原子的浓度无关，二者可以相同，也可以不同，根据具体需求设定。二者相同时，器件工艺简单，二者不同时，器件工艺复杂。

所述的沟道区中氘原子的浓度为1×10¹²cm^-3～5×10¹⁹cm^-3。

在薄膜晶体管中沟道区必须不导电，掺杂氘原子主要起钝化作用，减小沟道区中的缺陷，进而提高载流子迁移率，进而提高薄膜晶体管的场效应迁移率。掺杂浓度太高，沟道区会导电，太低效应不明显，因此，为保证薄膜晶体管的功能需要合理设置沟道区中氘原子的浓度。作为优选，所述的沟道区中氘原子的浓度为1×10¹⁸cm^-3～5×10¹⁹cm^-3。

所述的金属氧化物为单氧化物或复合氧化物；

单氧化物中的金属元素为锌、锡、铜或铟；

复合氧化物中的金属元素为锌、锡、铟、镓、铝、钛、银、铜中两种或两种以上。

本发明中的薄膜晶体管中沟道区、源区和漏区三者所采用的金属氧化物相互独立。可以根据应用需求对于沟道区、源区和漏区，可以分别选择不同的金属氧化物作。通常，出于对制备工艺的考虑，通常沟道区、源区和漏区三者采用的同一种金属氧化物。

本发明中氘化金属氧化物薄膜的采用的离子注入法制备得到，先利用薄膜沉积技术制备得到金属氧化物薄膜，再采用离子注入法向制备好的金属氧化物薄膜注入一定浓度的氘。也可以在含氘的气氛环境下制备得到化金属氧化物薄膜，制备时通过流量控制，通过控制气氛环境中氘的浓度制备得到氘浓度不同的氘化金属氧化物薄膜。

为保证沟道区和源区、漏区中氘的浓度不同，制备工艺较为复杂。当沟道区和源区、漏区采用的金属氧化物相同，则直接先制备得打满足沟道区的氘浓度的氘化金属氧化物薄膜(可先制备金属氧化物薄膜，在利用离子注入法氘化，也可以直接在含氘的气氛环境下制备得到满足沟道区中氘浓度的氘化金属氧化物薄膜)，再使用一定的方法将沟道区遮挡后，避免在之后进行离子注入时有氘注入到沟道区中，利用离子注入法继续向源区和漏区注入一定浓度的氘，提高使源区和漏区中的氘浓度。当沟道区和源区、漏区采用不同的金属氧化物方法时，可先制备金属氧化物薄膜，然后针对沟道区和源区、漏区分别采用离子注入法向相应的区域注入设定浓度的氘(其他区域采用掩膜版遮挡)。

本发明中未作特殊说明沟道区、源区和漏区的氘原子的浓度均指每立方厘米中包含的氘原子的个数，单位为cm^-3。

此外，制备工艺还与薄膜晶体管的结构有关，基于以上原理，根据不同的结构，灵活调整具体制备过程即可。

本发明的基于氘化金属氧化物薄膜的薄膜晶体管可通过如下步骤制备得到：

1)在衬底上沉积形成金属氧化物半导体薄膜，并刻蚀成有源层；

2)沉积形成栅绝缘层，覆盖半导体有源层和衬底；

3)透过栅绝缘层引入低浓度的氘原子到半导体有源层；

4)在栅绝缘层上沉积形成导电薄膜，经过刻蚀后形成栅电极；

5)透过栅绝缘层引入高浓度的氘原子到源漏区，由于有栅电极的阻挡，氘原子不能注入到沟道区中；

6)沉积形成钝化绝缘层保护整个器件；

7)通过光刻和刻蚀钝化绝缘层和栅绝缘层开引线孔，暴露出栅电极、源区和漏区；

8)在钝化绝缘层上沉积金属并刻蚀形成导电层，连接各电极。

所述的沉积方法为化学气相法，物理气相法，电化学法或溶胶凝胶法。

与现有技术相比，本发明的基于氘化金属氧化物薄膜的薄膜晶体管优点在于，以氘掺杂的金属氧化物作为沟道区、源区和漏区，能够降低源区和漏区的电阻率，提高沟道区的载流子迁移率，进而有利于提高薄膜晶体管的开态电流、场效应迁移率以及开关速度。且本发明的基于氘化金属氧化物薄膜的薄膜晶体管在在温度为200℃下热处理1小时后，晶体管仍然保持良好的电学性能，源极和漏极之间的电流受栅压的大小的控制。

附图说明

图1为顶栅电极自对准结构薄膜晶体管的剖面结构示意图；

图2a为衬底上转移图案后有源层的剖面结构示意图；

图2b为在有源层上沉积栅介电层后进行氘化处理的剖面结构示意图；

图2c为在介电层上沉积及刻蚀栅电极后氘原子注入源漏区的剖面结构示意图；

图2d为穿过介电层开引线孔后的器件结构示意图；

图3为实施例1的薄膜晶体管未经热处理和经过200℃热处理1小时后的漏电流与栅电压的关系曲线；

图4为双栅电极结构薄膜晶体管的剖面结构示意图；

图5为对比例1的薄膜晶体管的漏电流与栅电压的关系曲线；

图6为对比例2的薄膜晶体管未经热处理和在不同温度热处理不同时间后的漏电流与栅电压的关系曲线。

符号说明

1：衬底            2：源区

3：漏区            4：沟道区

5：栅介电层        6：栅电极层

7：钝化绝缘层      8：源极金属引线

9：栅极金属引线    10：漏极金属引线

11：第二栅电极     12：第二栅介电层

13：有源层         14：光刻胶

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，兹列举较佳实施例并结合附图对本发明作进一步的详细描述。

实施例1

本实施例的基于氘化金属氧化物薄膜的薄膜晶体管的结构如图1所示，从下至上依次包括衬底1，有源层、栅介电层5、栅电极6和钝化绝缘层7。有源层包括沟道区4，以及位于沟道区4的两侧，且与沟道区接触的源区2和漏区3。源区2、漏区3和栅电极6分别通过源极金属引线8、栅极金属引线9和漏极金属引线10引出至钝化绝缘层7之外。本实施例中沟道区4的长度为16μm，宽度为10μm。

其中，衬底1的材质为玻璃，栅介电层5的材质为氧化硅，栅电极6的材质为透明导电氧化物(本实施例中为掺锡氧化铟)和钝化绝缘层7的材质为氧化硅。有源层的厚度为100nm，栅介电层5的厚度为100nm，栅电极6的厚度为100nm，钝化绝缘层7的厚度为300nm。

薄膜晶体管的源区2、漏区3和沟道区4为氘化金属氧化物薄膜(本实施例中为氧化锌)。其中，源区2中氘原子的浓度为2×10²⁰cm^-3，漏区3中氘原子的浓度为2×10²⁰cm^-3，沟道区4中氘原子的浓度为1×10¹⁹cm^-3。

本实施例的基于氘化金属氧化物薄膜的薄膜晶体管通过以下方法制备：

(1)在衬底1上沉积一层金属氧化物薄膜(本实施例中为氧化锌薄膜)，并刻蚀形成半导体有源层13，具体结构如图2a所示；

(2)在图2a所示的结构上面沉积形成栅介电层5，采用离子注入法，透过栅介电层5向有源层13注入氘，具体结构见图2b。

(2)在图2b所示的结构上沉积一层导电层，使用光刻胶14刻蚀、转移掩模版图案形成栅电极6。之后进行自对准，以光刻胶14做为硬膜，继续注入氘离子，使更多氘离子被引入到源2和漏3区，由于光刻胶14的作用沟道区不会有氘注入，进而源区和漏区的中氘原子的浓度要高于在沟道区中的使氘原子的浓度，形成源区2和漏区3，具体结构如图2c所示。

(3)去掉图2c所示结构中的光刻胶14后，沉积形成一层钝化绝缘层7保护器件，使用刻蚀或剥离的工艺穿过这层绝缘层开接触引线孔，使源如2、漏区3和栅电极6部分露出，具体结构如图2d的所示。

(4)在图2d的所示的结构上沉积形成一层金属导电层，覆盖这三端电极，通过刻蚀形成相应的电互连线，即得到源极金属引线8、栅极金属引线9和漏极金属引线10，进而得到如图1所示的薄膜晶体管。金属导电层的形成可以使用诸如磁控溅射、电化学法或蒸发的方法(本实施例中采用磁控溅射法制备)。

有源层13、栅介电层5、栅电极6和钝化绝缘层7都可以使用如下技术沉积而成：磁控溅射法、化学气相沉积、热蒸发、原子层沉积、脉冲激光沉积、化学溶液或外延生长。本实施例中采用磁控溅射法

图2a至2d所述的工艺流程所需设备是与传统的平板显示制造工艺相兼容的，例如，磁控溅射设备、等离子体增强化学气相沉积、离子喷淋仪器、光刻***和反应离子刻蚀设备。

图3为本实施例的薄膜晶体管未经热处理和经过200℃热处理1小时后的漏电流(I_D)与栅电压(V_GS)的关系曲线(测量时源漏电压V_DS＝5V)。可以看出，热处理前后的漏电流与栅电压关系曲线基本重合，则说明本实施例的薄膜晶体管经过200℃下热处理1小时前后，其电学性能基本保持不变。另外，根据薄膜晶体管未经热处理前的漏电流与栅电压关系曲线，采用饱和区电流电压的关系公式提取得到本实施例的薄膜晶体管的场效应迁移率为280cm²/Vs，开态电流为10^-4A。

实施例2

与实施例1相同，所不同的是基于氘化金属氧化物薄膜的薄膜晶体管为双栅电极结构薄膜晶体管，其剖面结构示意图如图4所示，包括衬底1，设置于衬底1上的栅电极6，包覆于栅电极6的栅介电层5，位于栅介电层5上的有源层，第二栅介电层12，包覆于有源层上与栅介电层5接触，以及位于第二栅介电层12上的第二栅电极11。有源层包括沟道区4，以及位于沟道区4的两侧，且与沟道区接触的源区2和漏区3。且沟道区4成T型结构，两侧部分区域分别位于源区2和漏区3上。

本实施例的基于氘化金属氧化物薄膜的薄膜晶体管通过以下方法制备：

(1)在衬底1上沉积一层导电层并刻蚀得到栅电极6；

(2)经步骤(1)处理后，继续制备栅介电层5；

(3)在栅介电层5上沉积氧化锌薄膜并注入相应浓度的氘，注入完成后刻蚀得到源区2和漏区3；

(4)经步骤(3)处理后沉积氧化锌薄膜，并注入相应浓度的氘后，刻蚀得到沟道区4；

(5)经步骤(4)处理后，继续沉积第二栅介电层12(与栅介电层5的材质相同)后，继续沉积一层导电层并刻蚀成第二栅电极11，进而得结构如图4所示的薄膜晶体管。

本实施例的薄膜晶体管的场效应迁移率为200cm²/Vs左右，开态电流为5×10^-5A，且经过200℃下热处理1小时后，其电学性能基本保持不变。

实施例3

与实施例1相同，所不同的源区2中氘原子的浓度为1×10²¹cm^-3，漏区3中氘原子的浓度为1×10²¹cm^-3，沟道区4中氘原子的浓度为5×10¹⁵cm^-3。

本实施例的薄膜晶体管的场效应迁移率为40cm²/Vs左右，开态电流为1×10^-5A，且经过200℃下热处理1小时后，其电学性能基本保持不变。

对比例1

与实施例1相同，所不同的源区2中氘原子的浓度为2×10²⁰cm^-3，漏区3中氘原子的浓度为2×10²⁰cm^-3，沟道区4中无氘原子。

图5为本实施例的薄膜晶体管在常温下的漏电流与栅电压的关系曲线(测量时源漏电压V_DS＝5V)，可以计算得到本实施例的薄膜晶体管的场效应迁移率为8cm²/Vs，开态电流为2×10^-6A。

对比例2

与实施例1相同，所不同的是薄膜晶体管的源区2、漏区3和沟道区4为氢化金属氧化物薄膜。其中，源区2中氢原子的浓度为2×10²⁰cm^-3，漏区3中氢原子的浓度为2×10²⁰cm^-3，沟道区4中氢原子的浓度为1×10¹⁹cm^-3。且本实施例中沟道区4的长度为16μm，宽度为30μm。

图6为本实施例的薄膜晶体管未经热处理和在不同温度热处理不同时间后的漏电流与栅电压的关系曲线(测量时源漏电压V_DS＝5V)。可以看出，热处理的温度越高，处理时间越长，本实施例的薄膜晶体管的电学性能越差。且110℃下处理20min后，薄膜晶体管的电学性能已经出现明显下降，进一步，在150℃下热处理25min后，该薄膜晶体管几乎失去了晶体管的特性，变成了不受栅压控制的导体。另外，通过计算得到本实施例的薄膜晶体管的场效应迁移率为280cm²/Vs，开态电流为4×10^-4A。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种基于氘化金属氧化物薄膜的薄膜晶体管，包括沟道区，以及分别位于沟道区两侧，且与沟道区接触的源区和漏区，其特征在于，所述的沟道区、源区和漏区均为氘掺杂的金属氧化物。

2.如权利要求1所述的基于氘化金属氧化物薄膜的薄膜晶体管，其特征在于，所述沟道区中氘原子的浓度小于源区和漏区中氘原子的浓度。

3.如权利要求1所述的基于氘化金属氧化物薄膜的薄膜晶体管，其特征在于，所述的源区和漏区中氘原子的浓度均为1×10²⁰cm^-3～1×10²³cm^-3。

4.如权利要求1所述的基于氘化金属氧化物薄膜的薄膜晶体管，其特征在于，所述的源区和漏区中氘原子的浓度均为1×10²⁰cm^-3～1×10²¹cm^-3。

5.如权利要求1～4中任意一项权利要求所述的基于氘化金属氧化物薄膜的薄膜晶体管，其特征在于，所述的沟道区中氘原子的浓度为1×10¹²cm^-3～5×10¹⁹cm^-3。

6.如权利要求1所述的基于氘化金属氧化物薄膜的薄膜晶体管，其特征在于，所述的沟道区中氘原子的浓度为1×10¹⁸cm^-3～5×10¹⁹cm^-3。

7.如权利要求1所述的基于氘化金属氧化物薄膜的薄膜晶体管，其特征在于，所述的金属氧化物为单氧化物或复合氧化物；

单氧化物中的金属元素为锌、锡、铜或铟；

复合氧化物中的金属元素为锌、锡、铟、镓、铝、钛、银、铜中两种或两种以上。

8.如权利要求7所述的基于氘化金属氧化物薄膜的薄膜晶体管，其特征在于，所述的沟道区、源区和漏区三者所采用的金属氧化物各自独立。