CN104091833A - 一种非晶氧化物薄膜晶体管沟道层及其制备方法 - Google Patents

一种非晶氧化物薄膜晶体管沟道层及其制备方法 Download PDF

Info

Publication number
CN104091833A
CN104091833A CN201410335545.8A CN201410335545A CN104091833A CN 104091833 A CN104091833 A CN 104091833A CN 201410335545 A CN201410335545 A CN 201410335545A CN 104091833 A CN104091833 A CN 104091833A
Authority
CN
China
Prior art keywords
thin film
amorphous oxide
oxide thin
channel layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410335545.8A
Other languages
English (en)
Inventor
吕建国
江庆军
孙汝杰
冯丽莎
叶志镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201410335545.8A priority Critical patent/CN104091833A/zh
Publication of CN104091833A publication Critical patent/CN104091833A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法,所述非晶氧化物薄膜化学式为Zn4In7-xSnxO0.5x+14.5(0≦x≦7)。制备步骤为:将称量好的Zn(NO3)2·6H2O、In(NO3)3·H2O及SnCl2+NH4NO3分别溶解于二甲氧基乙醇+乙酰丙酮+14.5M的氨水溶液里配成浓度为0.2M的前驱体溶液(配置Zn和In源时三者体积比为25:1:0.57,配置Sn源时三者体积比为25:1:0.285)并在常温~50℃下搅拌6~24h,经过滤后按Zn:In:Sn=4:(7-x):x(0≦x≦7)比例混合均匀,陈化4~24h;在衬底上旋涂成膜,并进行退火处理,得到薄膜的厚度为10~50nm。本发明制得的薄膜表面粗糙度RMS小于2nm、载流子浓度1014~1017cm-3、透过率>80%;将其用作沟道层制得薄膜晶体管,阈值电压为-4~10V、迁移率为0.5~3cm2V-1S-1。本发明制备的用作薄膜晶体管的非晶氧化物薄膜具有迁移率高、减少In用量、方法简单、成本低等优点。

Description

一种非晶氧化物薄膜晶体管沟道层及其制备方法
技术领域
本发明涉及一种非晶氧化物薄膜及其制备方法,尤其涉及一种非晶氧化物薄膜晶体管沟道层及其制备方法。
背景技术
薄膜晶体管(TFT)是微电子特别是显示工程领域的核心技术之一。目前,在很多平板显示、手机等领域主要采用的是氢化非晶硅(a-Si:H)TFT。但是a-Si:H  TFT自身存在很多缺点,包括不透明,光敏性强,而且显示屏的像素开口率低,迁移率低(<1 cmV-1 S-1),这些缺点直接限制了a-Si:H TFT的应用。据报道,低迁移率的a-Si:H  TFT 无法驱动帧率高于120 Hz的大尺寸AMLCD。对于大尺寸、高分辨率和高帧率的显示器,所需的TFT器件的迁移率要求比较高,尽管基于多晶硅(p-Si)技术的TFT虽然迁移率高,但是器件均匀性差,而且制备成本较高,这在一定程度上阻碍了p-Si的应用。此外,对于AMOLED,其驱动方式是电流模式,一般需要注入较大的电流才能驱动OLED。因此,a-Si:H  TFT和多晶硅(p-Si)TFT器件已经不能完全满足这些要求。为了解决上述问题,科研工作者开始着力研究新型氧化物半导体TFT。氧化物TFT具有沉积温度低、迁移率高、开启电压低、均匀性好并且容易制备等优点,能够极大地满足大面积显示驱动电路的要求,这些都是a-Si:H  TFT和多晶硅(p-Si)TFT 无法满足的。目前,研究最为广泛的TFT沟道层是非晶氧化物半导体,特别是InGaZnO沟道层,而且目前正走向实际应用。其中最常用生长InGaZnO沟道层的方法是磁控溅射,这种高真空的设备在一定程度上大大增加了工业成本,而且沟道层中含有In和Ga这两种贵金属,特别是In元素,铟是一种稀有贵重金属,地质储量非常少,有报道称15年左右将消耗殆尽,这不仅造成了其生产成本居高不下,而且也不利于可持续发展。因此有必要采用新型方法制备In元素含量较少的TFT器件。
相比较传统的物理沉积方法,低温溶液方法被广泛研究以降低工业成本。溶液法具有制备薄膜温度低、操作简便、所制备的薄膜迁移率高、金属阳离子离子级混合等优势,可以充分满足TFT沟道层的要求。因此有必要开发出新型低成本的技术来制备TFT沟道层。
发明内容
为克服现有技术制作新型氧化物半导体TFT高成本以及使用如In和Ga等储量稀少的贵金属等问题,本发明利用低温溶液法制备氧化物沟道层,并且在满足器件性能要求的基础上,Sn元素有望完全取代In元素的趋势,来降低工业成本。
本发明制备的一种非晶氧化物薄膜晶体管沟道层,其特征在于:所述非晶氧化物薄膜晶体管沟道层为一种非晶氧化物薄膜,其化学式为Zn4In7-xSnxO0.5x+14.5,其中:0≦x≦7。
该非晶氧化物薄膜晶体管沟道层,其特征在于:所述非晶氧化物薄膜及用其作沟道层制作的薄膜晶体管的物理特性如下:
表面粗糙度RMS小于2 nm;
载流子浓度1014 ~ 1017 cm-3
阈值电压为-4 ~10 V;
迁移率为0.5 ~ 3 cmV-1 S-1 ;
透过率>80%。
本发明还提供了该非晶氧化物薄膜晶体管沟道层的制备方法,其步骤如下:
1)  将称量好的Zn(NO3)2·6H2O、In(NO3)3·H2O及SnCl2+NH4NO3分别溶解于二甲氧基乙醇+乙酰丙酮+14.5 M的氨水溶液里配成浓度为0.2 M的前驱体溶液,其中配置Zn和In源时三者体积比为25:1:0.57,配置Sn源时三者体积比为25:1:0.285,然后将配置好的前驱体溶液在常温~ 50℃下搅拌6 ~24 h,经过过滤后按照Zn: In : Sn=4: (7-x): x比例混合均匀,其中:0≦x≦7,陈化4 ~ 24 h;
 2) 将步骤1)陈化后所得到的溶液在衬底上旋涂成膜,旋涂条件为:2000 ~ 4500 r.p.m,旋涂时间为10-60 s;
3)将步骤2)旋涂所得到的薄膜进行退火处理,退火处理的温度为100 ~ 400 ℃,退火时间为10 ~ 90 min;
4)多次重复步骤2)和步骤3),直到得到的薄膜厚度为10 ~ 50 nm。
进一步,上述步骤1)中所述的Zn(NO3)2·6H2O、In(NO3)3·H2O、SnCl2、NH4NO3的纯度均在99.99 %以上。
进一步,上述步骤2)中所述衬底可以为单晶硅片、蓝宝石、石英、玻璃、聚碳酸酯或苯二甲酸乙二酯。
本发明的有益效果在于:
1)溶液法制备Zn4In7-xSnxO0.5x+14.5薄膜,并作为TFT沟道层的方法极其简单,沟道层中In和Sn元素的成分比例可以任意调整,而且Sn源存储量大,有望减少In元素的使用,降低工业成本;
2)Zn4In7-xSnxO0.5x+14.5非晶氧化物薄膜作为TFT沟道层,比传统α-Si TFT 的迁移率大;
3)Zn4In7-xSnxO0.5x+14.5在可见光区域(波长400~800 nm)的透过率大于80%,性能较InGaZnO薄膜相当,用在有源阵列驱动液晶显示中,可以提高液晶显示器的开口率,使显示器屏幕更清晰明亮并降低能耗;
4)本发明提供的Zn4In7-xSnxO0.5x+14.5非晶氧化物薄膜的制备方法,工艺简单、成本低,且能实现薄膜的低温生长,使其制作在有机柔性衬底上成为可能,增加了其工业上应用的机会;
5)Zn4In7-xSnxO0.5x+14.5非晶氧化物薄膜成分分布均匀,易于腐蚀,可大面积制备。
附图说明
图1为实施例1制得的Zn4In7-xSnxO0.5x+14.5(其中:x=5)非晶氧化物薄膜的AFM图。
图2为制得的Zn4In7-xSnxO0.5x+14.5非晶氧化物薄膜用作沟道层的底栅式结构TFT的结构示意图。图中1为n++ Si衬底,同时也是栅电极,2为150nm的SiO2的栅极绝缘层,3为沟道层,也就是薄膜Zn4In7-xSnxO0.5x+14.5,4为源极层,5为漏极层。
图3为实施例1制得的Zn4In7-xSnxO0.5x+14.5(其中:x=5)非晶氧化物薄膜用作沟道层的TFT的转移特性曲线。
图4为实施例2制得的Zn4In7-xSnxO0.5x+14.5(其中:x=0)非晶氧化物薄膜用作沟道层的TFT的转移特性曲线。
图5为实施例3制得的Zn4In7-xSnxO0.5x+14.5(其中:x=7)非晶氧化物薄膜用作沟道层的TFT的转移特性曲线。
具体实施方式
以下结合附图及具体实施例进一步说明本发明。
实施例1 
1)将称量好的Zn(NO3)2·6H2O、In(NO3)3·H2O及SnCl2+NH4NO3分别溶解于二甲氧基乙醇+乙酰丙酮+14.5 M的氨水溶液里配成浓度为0.2 M的前驱体溶液(配置Zn和In源时三者体积比为25:1:0.57,配置Sn源时三者体积比为25:1:0.285),并在常温下搅拌12 h,经过过滤后按照Zn: In : Sn=4: 2: 5比例混合均匀,陈化24 h;
2) 将步骤1)陈化后所得到的溶液在n++ Si/150 nm SiO2衬底上旋涂成膜,旋涂条件为:转速为4300 rpm,旋涂时间为35s,旋涂4次,每次旋涂后进行退火处理,退火处理的的温度为300 ℃,退火时间为30 min。得到的薄膜的分子式为:Zn4In7-xSnxO0.5x+14.5,其中:x=5;
3)对制得的薄膜进行薄膜厚度、表面粗糙度、载流子浓度以及在紫外可见光区域的透射谱测试,测试结果为:薄膜厚度为45 nm,表面粗糙度RMS为1.24 nm,载流子浓度1014 ~ 1017 cm-3,透过率>80%,其AFM图如图1所示;
4) 为进一步测量制作的薄膜用作TFT的沟道层的性能,接着在上述制得的薄膜基础上制作TFT的原型器件:利用掩膜板,在上述步骤2)所得到的薄膜上用电子束蒸发技术沉积一层100 nm的Al金属电极作为薄膜晶体管的源极和漏极, TFT 器件沟道层的宽长比为1000 um×200 um。制作的TFT器件结构如图2所示,图中1为n++ Si衬底,同时也是栅电极,2为150nm的SiO2的栅极绝缘层,3为沟道层,也就是薄膜Zn4In7-xSnxO0.5x+14.5(其中:x=5),4为源极层,5为漏极层;
5) 对上述得到的用Zn4In7-xSnxO0.5x+14.5(其中:x=5)非晶氧化物薄膜作为沟道层的TFT进行物理特性测试,如图3为测试所得的转移特性曲线,图中VGS是栅源极偏压,IDS为源漏极电流,源漏极电压VDS为10 V,计算得到的场效应迁移率为1.44 cmV-1 S-1,阈值电压为1.23 V,开关态电流比为5.18×106
实施例2
1)将称量好的Zn(NO3)2·6H2O和In(NO3)3·H2O分别溶解于二甲氧基乙醇+乙酰丙酮+14.5 M的氨水溶液里配成浓度为0.2 M的前驱体溶液(配置Zn和In源时三者体积比为25:1:0.57),并在30℃下搅拌18 h,经过过滤后按照Zn: In =4: 7比例混合均匀,陈化24 h;
2) 将步骤1)陈化后所得到的溶液在n++ Si/150 nm SiO2衬底上旋涂成膜,旋涂条件为:转速为3500 rpm,旋涂时间为30 s,旋涂4次,每次旋涂后进行退火处理,退火处理的温度为300 ℃,退火时间为50 min。得到的薄膜的分子式为:Zn4In7-xSnxO0.5x+14.5(其中:x=0);
3)对制得的薄膜进行薄膜厚度、表面粗糙度、载流子浓度以及在紫外可见光区域的透射谱测试,测试结果为:薄膜厚度为45 nm,表面粗糙度RMS为0.41 nm,载流子浓度1014 ~ 1017 cm-3,透过率>80%;
4) 利用掩膜板,在步骤2)所得到的薄膜上用电子束蒸发技术沉积一层100 nm Al金属电极作为薄膜晶体管的源极和漏极, TFT 器件沟道层的宽长比为1000 um×200 um;
5) 对上述得到的用 Zn4In7-xSnxO0.5x+14.5(其中:x=0)非晶氧化物薄膜作为沟道层的TFT进行物理特性测试,如图4为测试所得的转移特性曲线,图中VGS是栅源极偏压,IDS为源漏极电流,源漏极电压VDS为10 V,计算得到的场效应迁移率为2.51 cmV-1 S-1,阈值电压为-3.24 V,开关态电流比为3.66×105
实施例3
1)将称量好的Zn(NO3)2·6H2O及SnCl2+NH4NO3分别溶解于二甲氧基乙醇+乙酰丙酮+14.5 M的氨水溶液里配成浓度为0.2 M的前驱体溶液(配置Zn源时三者体积比为25:1:0.57,配置Sn源时三者体积比为25:1:0.285),在40℃下搅拌24 h,经过过滤后按照Zn: Sn=4:7比例混合均匀,陈化12 h;
2) 将步骤1)陈化后所得到的溶液在n++ Si/150 nm SiO2衬底上旋涂成膜,旋涂条件为:转速为4300 rpm,旋涂时间为35 s,旋涂4次,每次旋涂后进行退火处理,退火处理的温度为300 ℃,退火时间为30 min。得到的薄膜的分子式为:Zn4In7-xSnxO0.5x+14.5(其中:x=7);
3)对制得的薄膜进行薄膜厚度、表面粗糙度、载流子浓度以及在紫外可见光区域的透射谱测试,测试结果为:薄膜厚度为35 nm,表面粗糙度RMS为1.46 nm,载流子浓度1014 ~ 1017 cm-3,透过率>80%;
4) 利用掩膜板,在步骤2)所得到的薄膜上用电子束蒸发技术沉积一层100 nm Al金属电极作为薄膜晶体管的源极和漏极, TFT 器件沟道层的宽长比为1000 um×200 um;
5) 对上述得到的用Zn4In7-xSnxO0.5x+14.5(其中:x=7)非晶氧化物薄膜作为沟道层的TFT进行物理特性测试,如图5为测试所得的转移特性曲线,图中VGS是栅源极偏压,IDS为源漏极电流,源漏极电压VDS为10 V,计算得到的场效应迁移率为1.20 mV-1 S-1,阈值电压为2.57 V,开关态电流比为4.89×106
上述各实施例中,使用的原料Zn(NO3)2·6H2O、In(NO3)3·H2O、SnCl2以及NH4NO3的纯度均在99.99 %以上。
本发明非晶氧化物薄膜制备所使用的衬底,并不局限于实施例中的单晶硅片,还可以使用蓝宝石、石英、玻璃、聚碳酸酯或苯二甲酸乙二酯。

Claims (5)

1.一种非晶氧化物薄膜晶体管沟道层,其特征在于:所述非晶氧化物薄膜晶体管沟道层为一种非晶氧化物薄膜,其化学式为Zn4In7-xSnxO0.5x+14.5, 其中:0≦x≦7。
2.根据权利要求1所述的一种非晶氧化物薄膜晶体管沟道层,其特征在于:所述非晶氧化物薄膜及用其作沟道层制作的薄膜晶体管的物理特性如下:
表面粗糙度RMS小于2 nm;
载流子浓度1014 ~ 1017 cm-3
阈值电压为-4 ~10 V;
迁移率为0.5 ~ 3 cmV-1 S-1 ;
透过率>80%。
3.制备权利要求1或2所述的一种非晶氧化物薄膜晶体管沟道层的方法,其特征在于包括如下步骤:
1)将称量好的Zn(NO3)2·6H2O、In(NO3)3·H2O及SnCl2+NH4NO3分别溶解于二甲氧基乙醇+乙酰丙酮+14.5 M的氨水溶液里配成浓度为0.2 M的前驱体溶液,其中配置Zn和In源时三者体积比为25:1:0.57,配置Sn源时三者体积比为25:1:0.285,然后将配置好的前驱体溶液在常温~ 50℃下搅拌6 ~24 h,经过滤后按照Zn: In : Sn=4: (7-x): x比例混合均匀,其中:0≦x≦7;
2)将步骤1)陈化后所得到的溶液在衬底上旋涂成膜,旋涂的转速为:2000 ~ 4500 r.p.m,旋涂时间为10 ~ 60 s;
3)将步骤2)旋涂所得到的薄膜进行退火处理,退火处理的温度为200 ~ 400 ℃,退火时间为10 ~ 90 min;
4)多次重复步骤2)和步骤3),直到得到的薄膜厚度为10 ~ 50 nm。
4.根据权利要求3所述的一种非晶氧化物薄膜晶体管沟道层的制备方法,其特征在于:步骤1)中所述的Zn(NO3)2·6H2O、In(NO3)3·H2O、SnCl2、NH4NO3的纯度均在99.99 %以上。
5.根据权利要求3所述的一种非晶氧化物薄膜晶体管沟道层的制备方法,其特征在于:步骤2)中所述衬底可以为单晶硅片、蓝宝石、石英、玻璃、聚碳酸酯或苯二甲酸乙二酯。
CN201410335545.8A 2014-07-15 2014-07-15 一种非晶氧化物薄膜晶体管沟道层及其制备方法 Pending CN104091833A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410335545.8A CN104091833A (zh) 2014-07-15 2014-07-15 一种非晶氧化物薄膜晶体管沟道层及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410335545.8A CN104091833A (zh) 2014-07-15 2014-07-15 一种非晶氧化物薄膜晶体管沟道层及其制备方法

Publications (1)

Publication Number Publication Date
CN104091833A true CN104091833A (zh) 2014-10-08

Family

ID=51639532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410335545.8A Pending CN104091833A (zh) 2014-07-15 2014-07-15 一种非晶氧化物薄膜晶体管沟道层及其制备方法

Country Status (1)

Country Link
CN (1) CN104091833A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113533481A (zh) * 2021-07-13 2021-10-22 西湖大学 基于金属氧化物界面工程的场效应晶体管、pH传感器及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MYUNG-GIL KIM,等: "High-Performance Solution-Processed Amorphous Zinc-Indium-Tin Oxide Thin-Film Transistors", 《JOURNAL OF THE AMERICAN CHEMICAL SOCIETY》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113533481A (zh) * 2021-07-13 2021-10-22 西湖大学 基于金属氧化物界面工程的场效应晶体管、pH传感器及其制备方法

Similar Documents

Publication Publication Date Title
CN100530607C (zh) 一种ZnO基透明薄膜晶体管阵列的制备方法
CN103779425B (zh) 一种铟镓锌氧化物半导体薄膜和铟镓锌氧化物tft制备方法
CN103779209A (zh) 一种多晶硅薄膜晶体管的制备方法
CN103730414B (zh) 薄膜晶体管基板的制造方法
CN102779854A (zh) 半导体装置
CN102842619A (zh) 一种半导体装置及其制造方法
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN102332404A (zh) 基于阳极氧化绝缘层的薄膜晶体管的制备方法
CN104022159B (zh) 用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法
CN102222698A (zh) 一种以氧化物半导体为沟道层的混合结构薄膜晶体管
CN103236400B (zh) 低温多晶硅薄膜制作方法、薄膜晶体管制作方法
CN103325842A (zh) 氧化物半导体薄膜及一种薄膜晶体管
CN102651399B (zh) 微晶非晶硅复合型薄膜晶体管及其制造方法
CN102420289A (zh) 一种掺钽氧化物半导体材料及其制备方法和应用
CN102623510A (zh) 基于氧化钽绝缘层的薄膜晶体管及其制备方法
CN105321827A (zh) 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
Arai et al. 56.1: Invited Paper: Manufacturing Issues for Oxide TFT Technologies for Large‐Sized AMOLED Displays
CN109411355A (zh) 一种薄膜晶体管的制备方法
CN106298880B (zh) 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN104091833A (zh) 一种非晶氧化物薄膜晶体管沟道层及其制备方法
Cho et al. Electrical and chemical stability engineering of solution-processed indium zinc oxide thin film transistors via a synergistic approach of annealing duration and self-combustion process
CN109887991A (zh) 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法
CN105449000A (zh) 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法
CN102779758B (zh) 一种以铟锌铝氧化物为沟道层的薄膜晶体管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141008