CN104052018B - 高电压保护装置和方法 - Google Patents

Abstract

一种高电压保护装置和方法包括第一和第二开关。第一开关用于响应于具有第一值的第一控制信号将第一节点连接至第二节点，并且用于响应于具有第二值的第一控制信号对这些节点断开连接。第二开关用于响应于具有第一值的第二控制信号将第一节点连接至第三节点，并且用于响应于具有第二值的第二控制信号对这些节点断开连接。负载连接在第一节点和第三节点之间。连接至第一节点的检测电路被配置成生成指示在第一节点处的电压是否超过阈值的信号。第一模块和第二模块被配置成，响应于指示在第一节点处的电压超过阈值的信号，将第一控制信号和第二控制信号设置为第二值。

Description

高电压保护装置和方法

相关申请的交叉参考

本申请要求来自于2013年3月12日提交的共同未决临时申请序列号No.61/777,166的在35U.S.C.§119(e)下的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一种高电压保护装置和方法。

背景技术

在多种电路环境和应用中，电路组件被设计成在没有特定电压范围（例如，特定安全操作区域或SOA）内的持续损害的情况下操作。当宽电压摆动在电路中的一个位置处被期望或可能时，如果电路中的多个位置处的组件不受保护，它们可能受损害。例如，-60V和+60V之间的电压范围可能损害晶体管，诸如，具有约5V的相对低氧化物击穿电压的横向扩散金属氧化物半导体（LDMOS）晶体管。用于解决这样的电压摆动问题的一些方法使用利用高电压绝缘体上硅（HV SOI）制造处理制造的体二极管，通过这样的体二极管防止泄漏，或者使用特别设计的高电压隔离二极管。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种装置，包括：第一开关，用于响应于具有第一值的第一控制信号，将第一节点连接至第二节点，并且用于响应于具有第二值的所述第一控制信号，将所述第一节点与所述第二节点断开；第二开关，用于响应于具有所述第一值的第二控制信号，将所述第一节点连接至所述第三节点，并且用于响应于具有所述第二值的所述第二控制信号，将所述第一节点与所述第三节点断开，其中，负载连接在所述第二节点和所述第三节点之间；连接至所述第一节点的高电压检测电路，其中，所述高电压检测电路被配置成生成标识出所述第一节点处的电压是否超过预定阈值的检测信号；以及第一模块和第二模块，被配置成响应于标识出所述第一节点处的电压超过所述预定阈值的所述检测信号，分别将所述第一控制信号和所述第二控制信号设置为所述第二值。

在所述装置中：所述第一开关和所述第二开关分别是第一PMOS晶体管和第二PMOS晶体管；所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极连接至所述第一节点；所述第一PMOS晶体管的漏极连接至所述第二节点；所述第二PMOS晶体管的漏极连接至所述第三节点；并且所述第一PMOS晶体管的栅极和所述第二PMOS晶体管的栅极被连接为分别接收所述第一控制信号和所述第二控制信号。

在所述装置中：所述第一模块包括第一NMOS晶体管，所述第一NMOS晶体管的漏极连接至所述第一PMOS晶体管的栅极；并且所述第二模块包括第二NMOS晶体管，所述第二NMOS晶体管的漏极连接至所述第二PMOS晶体管的栅极。

在所述装置中：所述第一模块进一步包括第三PMOS晶体管，所述第三PMOS晶体管的栅极连接至所述第一PMOS晶体管的栅极，所述第三PMOS晶体管的源极连接至所述第一节点，并且所述第三PMOS晶体管的漏极连接至所述第一NMOS晶体管的漏极；并且所述第二模块进一步包括第四PMOS晶体管，所述第四PMOS晶体管的栅极连接至所述第二PMOS晶体管的栅极，所述第四PMOS晶体管的源极连接至所述第一节点，并且所述第四PMOS晶体管的漏极连接至所述第二NMOS晶体管的漏极。

在所述装置中：所述第一模块进一步包括：第一逻辑电路，所述第一逻辑电路的输出节点连接至所述第一NMOS晶体管的栅极，其中，所述第一逻辑电路被配置成响应于具有第一值的输入信号和标识出所述第一节点处的电压不超过所述预定阈值的所述检测信号，在所述输出节点处提供逻辑高电压值；并且所述第二模块进一步包括：第二逻辑电路，所述第二逻辑电路的输出节点连接至所述第二NMOS晶体管的栅极，其中，所述第二逻辑电路被配置成响应于具有第二值的输入信号和标识出所述第一节点处的所述电压不超过所述预定阈值的所述检测信号，在所述输出节点处提供逻辑高电压值。

在所述装置中，所述高电压检测电路包括：连接在所述第一节点和第四节点之间的电阻器；连接在所述第四节点和第五节点之间的器件，其中，所述器件被配置成当所述第四节点至所述第五节点的电压差大于第一电压时导通；一个或多个二极管，用于将电流从所述第五节点单向传导至接地节点，其中，所述一个或多个二极管不包括所述器件；以及反相器，用于使所述第五节点的逻辑电压值反相。

在所述装置中，进一步包括：第一单向传导器件，连接在正电源节点和所述第一节点之间，以允许电流从所述正电源节点流到所述第一节点；第二单向传导器件，连接在所述第二节点和第四节点之间，以允许电流从所述第二节点流到所述第四节点；以及第三单向传导器件，连接在所述第三节点和第五节点之间，以允许电流从所述第三节点流到所述第五节点。

在所述装置中，所述第一开关和所述第二开关分别是第一PMOS晶体管和第二PMOS晶体管，所述装置进一步包括：第三PMOS晶体管，所述第三PMOS晶体管的栅极连接至所述第二PMOS晶体管的栅极，所述第三PMOS晶体管的源极连接至所述第一节点；第四PMOS晶体管，所述第四PMOS晶体管的栅极连接至所述第一PMOS晶体管的栅极，所述第四PMOS晶体管的源极连接至所述第一节点；第一NMOS晶体管，所述第一NMOS晶体管的栅极连接至所述第三PMOS晶体管的漏极，所述第一NMOS晶体管的漏极连接至所述第四节点；以及第二NMOS晶体管，所述第二NMOS晶体管的栅极连接至所述第四PMOS晶体管的漏极，所述第二NMOS晶体管的漏极连接至所述第五节点。

根据本发明的另一方面，提供了一种装置，包括：第一单向传导器件，连接在正电源节点和第一节点之间，以允许电流从所述正电源节点流到所述第一节点；第一开关，用于将所述第一节点选择性地连接至第二节点；第二开关，用于将所述第一节点选择性地连接至第三节点，其中，负载连接在所述第二节点和所述第三节点之间；第二单向传导器件，连接在所述第二节点和第四节点之间，以允许电流从所述第二节点流到所述第四节点；第三单向传导器件，连接在所述第三节点和第五节点之间，以允许电流从所述第三节点流到所述第五节点；第三开关，用于将所述第四节点选择性地连接至接地节点；第四开关，用于将所述第五节点选择性地连接至所述接地节点；以及控制电路，被配置成响应于所述第一节点处超过预定阈值的电压，将所述第一开关和所述第二开关中闭合的开关断开。

在所述装置中，所述装置被配置成，当输入信号具有第一值时，在第一方向上传导电流经过所述负载，并且当所述输入信号具有第二值时，在第二方向上传导电流经过所述负载。

在所述装置中，所述第一开关是第一PMOS晶体管，所述第一PMOS晶体管的源极连接至所述第一节点，所述第一PMOS晶体管的漏极连接至所述第二节点；所述第二开关是第二PMOS晶体管，所述第二PMOS晶体管的源极连接至所述第一节点，所述第二PMOS晶体管的漏极连接至所述第三节点；所述第三开关是第一NMOS晶体管，所述第一NMOS晶体管的漏极连接至所述第四节点，第一NMOS晶体管的源极连接至所述接地节点；以及所述第四开关是第二NMOS晶体管，所述第二NMOS晶体管的漏极连接至所述第五节点，所述第二NMOS晶体管的源极连接至所述接地节点。

在所述装置中，所述控制电路包括连接至所述第一节点的高电压检测电路，其中，所述高电压检测电路被配置成生成标识出所述第一节点处的电压是否超过所述预定阈值的检测信号。

在所述装置中，所述第一开关和所述第二开关分别是第一PMOS晶体管和第二PMOS晶体管，所述第三开关和所述第四开关分别是第一NMOS晶体管和第二NMOS晶体管，并且所述控制电路进一步包括：第三NMOS晶体管，所述第三NMOS晶体管的漏极连接至所述第一PMOS晶体管的栅极；以及第四NMOS晶体管，所述第四NMOS晶体管的漏极连接至所述第二PMOS晶体管的栅极。

在所述装置中，所述控制电路进一步包括：第三PMOS晶体管，所述第三PMOS晶体管的栅极连接至所述第一PMOS晶体管的栅极，所述第三PMOS晶体管的源极连接至所述第一节点，所述第三PMOS晶体管的漏极连接至所述第三NMOS晶体管的漏极；以及第四PMOS晶体管，所述第四PMOS晶体管的栅极连接至所述第二PMOS晶体管的栅极，所述第四PMOS晶体管的源极连接至所述第一节点，所述第四PMOS晶体管的漏极连接至所述第四NMOS晶体管的漏极。

在所述装置中，所述控制电路进一步包括：第一逻辑电路，所述第一逻辑电路的输出端连接至所述第三NMOS晶体管的栅极，其中，所述第一逻辑电路被配置成，响应于具有第一值的输入信号和标识出所述第一节点处的电压不超过所述预定阈值的所述检测信号，在所述第一逻辑电路的所述输出端提供逻辑高电压值；以及第二逻辑电路，所述第二逻辑电路的输出端连接至所述第四NMOS晶体管的栅极，其中，所述第二逻辑电路被配置成，响应于具有第二值的所述输入信号和标识出所述第一节点处的电压不超过所述预定阈值的所述检测信号，在所述第二逻辑电路的所述输出端提供逻辑高电压值。

在所述装置中，所述高电压检测电路包括：连接在所述第一节点和第六节点之间的电阻器；连接在所述第六节点和第七节点之间的器件，其中，所述器件被配置成当所述第六节点与所述第七节点的电压差大于第一电压时导通；一个或多个二极管，用于将电流从所述第七节点单向传导至所述接地节点，其中，所述一个或多个二极管不包括齐纳二极管；以及反相器，用于使所述第七节点的逻辑电压值反相。

在所述装置中，所述第一开关和所述第二开关分别是第一PMOS晶体管和第二PMOS晶体管，并且所述第三开关和所述第四开关分别是第一NMOS晶体管和第二NMOS晶体管，所述装置进一步包括：第三PMOS晶体管，所述第三PMOS晶体管的栅极连接至所述第二PMOS晶体管的栅极，所述第三PMOS晶体管的源极连接至所述第一节点，所述第三PMOS晶体管的漏极连接至所述第一NMOS晶体管的栅极；第四PMOS晶体管，所述第四PMOS晶体管的栅极连接至所述第一PMOS晶体管的栅极，所述第四PMOS晶体管的源极连接至所述第一节点，所述第四PMOS晶体管的漏极连接至所述第二NMOS晶体管的栅极。

根据本发明的又一方面，提供了一种方法，包括：通过第一开关将第一节点选择性地连接至第二节点，其中，当满足预定条件时，响应于具有预定输入值的输入信号，闭合所述第一开关；通过第二开关将所述第一节点选择性地连接至第三节点，其中，当满足所述预定条件时，响应于不具有所述预定输入值的输入信号，闭合所述第二开关；使电流流过连接在所述第二节点和所述第三节点之间的负载；检测所述第一节点处的电压是否超过预定阈值，其中，所述预定条件是所述第一节点处的电压不超过所述预定阈值；以及如果所述第一节点处的电压超过所述预定阈值，则将闭合的开关断开，以禁止电流流过所述负载。

在所述方法中，检测包括：提供连接在所述第一节点和第四节点之间的电阻器；响应于所述第四节点与所述第五节点的电压差大于第一电压，通过第一器件将电流从所述第四节点传导至第五节点；通过一个或多个二极管将电流从所述第五节点单向传导至接地节点；以及使所述第五节点的逻辑电压值反相，以提供标识出所述第一节点处的电压是否超过所述预定阈值的检测信号。

在所述方法中，进一步包括：通过第二器件将电流从正电源节点单向传导至所述第一节点；通过第三器件将电流从所述第二节点单向传导至第六节点；以及通过第四器件将电流从所述第三节点单向传导至第七节点。

附图说明

以下描述将通过参考附图的元件而变得显而易见，提供附图用于说明目的并且不必按比例绘制。

图1是根据本公开的一些实施例的电路的示意图。

图2是根据一些实施例的高电压检测电路的示意图。

图3是根据一些实施例的工艺流程图。

具体实施方式

旨在结合附图来阅读特定示例性实施例的描述，其将被认为是整个编写的说明书的一部分。除非另外明确描述，关于诸如“连接”和“互连”的附着、连接等的术语是指结构被直接或间接地通过中间结构固定或附着到另一个结构的关系、以及可移动或刚性附着或关系。同样地，除非另外明确地描述，关于诸如“连接”、“连接”和“互连”的电连接等的术语是指结构直接地或间接地通过中间结构与另一个结构通信的关系。

本公开的多种实施例在不需要高电压绝缘体上硅（HV SOI）处理或高电压隔离二极管的情况下，防止电路在宽电压摆动的事件中受到损害。避免对HV SOI处理的需要是有利的，因为可以使用来自双极-CMOS-DMOS（BCD）处理的器件，从制造观点看，其可能更容易或更便宜。通过使用高电压检测电路和控制电路用于无效特定情况下的电流流动，甚至当宽电压摆动存在于诸如输出管脚的电路组件处时，电路组件在一些实施例中被保护。例如，多种实施例可以使用FlexRay汽车网络通信协议，发送器电路根据其使用差分信号缓冲器，以将电阻负载（例如，40至50ohm）驱动至特定电压摆动，例如，-1V至+1V。在可靠性测试期间，FlexRay电路可能经历从-60V至+60V的电压摆动。多种其他电路应用和电压摆动还可以由实施例处理。与从FlexRay电路中的体二极管的泄漏路径相关的问题在多种实施例中被避免，例如，通过使用阻挡泄漏电流的单向传导器件。

图1是根据本公开的一些实施例的电路的示意图。电路100具有输入INP和INN以及输出管脚BP和BM。在一些实施例中，INN是INP的逻辑补码（即，经过反相的逻辑值）。单向传导器件D1、D2和D3允许电流在一个指定方向（例如，从图1的视图中的顶部到底部）上流动。在一些实施例中，器件D1、D2和D3是二极管或二极管-连接金属氧化物半导体（MOS）晶体管。器件D3允许电流从电源节点（如VDD所示）流到节点101。可以是被实现为PMOS晶体管的上拉器件的开关MP3和MP4被配置成分别将节点选择性地连接至节点102和103。负载连接在节点102和节点103之间。虽然本实例中，电阻器R1被示出为负载，但是可以使用多种类型的负载。器件D1允许电流从节点102流到节点104，并且器件D2允许电流从节点103流到节点105。开关MN1和MN2可以是被实现为NMOS晶体管的下拉器件。开关MN1将节点104选择性地连接至接地节点，并且开关MN2将节点105选择性地连接至接地节点。

高电压检测电路120被配置成生成指示在节点101处的电压是否大于预定阈值的检测信号HVDET，例如，比20V更高，用于FlexRay应用。例如，当节点101处的电压小于预定阈值（正常操作条件）时，检测电路120可以输出HVDET=‘1’（逻辑高值，诸如，VDD=5V），当节点101处的电压大于预定阈值（例如，潜在不安全情况）时，可以输出HVDET=‘0’（逻辑低值，诸如，接地或0V）。以下在图2的上下文中论述检测电路120的附加详情。

通过考虑多种输入情况来理解电路100的操作。假设INP=‘1’，INN=‘0’，以及HVDET=‘1’。然后，AND门140a的输出是逻辑电压值‘1’，所以开关晶体管MNSA被导通（在其源极和漏极端子之间传导电流）。换句话说，由于INP和HVDET都是‘1’，导致开关MNSA被导通。除了AND门之外的多种类型的逻辑电路可以在多种实现中使用。通过NMOS晶体管MN5和MN3和电流源150a的电流镜结构，晶体管MNSA和MN3提供到地的路径，下拉节点106处的电压，从而导通PMOS晶体管MP3。逻辑电路140b的输出是‘0’，所以开关晶体管MNSB被断开（在源极和漏极端子之间不传导）。换句话说，由于INN为‘0’并且HVDET为‘1’，开关MNSB断开。从而，为‘1’（由于晶体管MP1B的漏极-栅极连接）并且断开晶体管MP1B的节点107处的逻辑电压值不被下拉。PMOS晶体管MP2A具有连接至节点107的栅极并且被断开，并且PMOS晶体管MP4还类似地被断开。由于该晶体管的漏极-栅极连接，导致MN7的栅极的逻辑电压值是‘0’，所以NMOS晶体管MN1被断开。由于节点106为低，PMOS晶体管MP2B被导通。从而，NMOS晶体管MN2的栅极通过晶体管MP2B被拉高，由此导通晶体管MN2。从而，在该情况下，电流沿着路径P1流动。

假设INP=‘0’，INN=‘1’，并且HVDET=‘1’。然后，逻辑电路140b的输出是‘1’，并且作为结果，晶体管MNSB被导通。晶体管MNSB和MN4提供到地的路径，其下拉节点107，并且从而导通PMOS晶体管MP4。因为INP=‘0’，逻辑电路140a的输出是‘0’，其导致晶体管MNSA被断开。从而，节点106不被下拉。因此，PMOS晶体管MP2B和MP3被断开。因为NMOS晶体管MN8的栅极和漏极被接合在一起，晶体管MN8的栅极在逻辑电压值‘0’处，所以NMOS晶体管MN2被断开。因为节点107处于逻辑电压值‘0’，PMOS晶体管MP2A被导通，并且上拉NMOS晶体管MN1的栅极，由此导通晶体管MN1。从而，电流在这种情况下沿着路径P2流动。

从而，根据输入信号INP，晶体管（MP3、MP4）之一被导通，并且另一个被断开，并且随后电流在一个方向或另一个方向上流过电阻器R1。器件D1和D2阻止在路径P1、P2的相反方向上泄漏。假设INP=‘1’，使得晶体管MP3被导通并且电流沿着路径P1流动。可能另外导致对电路组件的损害的在输出管脚BM处的相对高的潜在不安全电压（例如，高于诸如+20V的预定阈值）被如下安全地处理。具有连接至节点101的输入的高电压检测电路120检测出节点101处的电压比预定阈值高（由于通过晶体管MP3的传导），并且从而生成其输出HVDET=‘0’。包括晶体管MP1A和MNSA以及电路140a的模块130a基于HVDET和输入信号INP控制节点106处的电压。晶体管MNSA在该情况下被断开，并且不下拉节点106。先前处于逻辑电压值‘0’的节点106的电压上升并且断开晶体管MP3。

类似地，在INP=‘0’的情况下，使得晶体管MP4被导通，并且电流沿着路径P2流动，在输出管脚BP处的相对高电压（例如，大于+20V的电压）将导致检测电路120将信号HVDET=‘0’提供给模块130b。随后，开关晶体管MNSB被断开，其导致晶体管MP4将被断开。从而，在输入情况下，当输出管脚BP处的电压在宽电压范围（例如，在-60V和+60V之间）之间摆动时，多种晶体管的栅极-源极电压值保持在VDD之下，并且从而在安全操作区域（SOA）中，诸如，0至+5V。

图2是根据一些实施例的高电压检测电路120的示意图。电阻器R2和器件210串联连接。器件210是当施加至器件的电压大于预定电压阈值时被导通（例如，允许电流从节点201流到节点202）的器件。器件210被导通的预定电压阈值是相对高电压（例如，比电路100中的NMOS晶体管的导通电压阈值更高的电压）并且根据应用规范被确定。在一些实施例中，器件210是齐纳二极管、二极管串等。例如，在器件210是齐纳二极管的实现中，齐纳二极管210的阴极连接至节点201，并且齐纳二极管210的阳极连接至节点202。一个或多个串联连接单向传导器件D4、D5、D6（例如，二极管或二极管连接MOS晶体管）迫使电流在从节点202到地的单一方向（例如，在图2的视图中，从顶部到底部）上流动。可以是被配置为图2中所示的CMOS反相器的反相器INV使节点202的逻辑电压值反相，以产生输出信号HVDET。在正常操作期间，当节点101处的电压小于预定阈值（例如，约20V）时，节点202处于逻辑低电压，并且HVDET=‘1’。如果在节点101处施加充分高电压，则器件210被导通，以允许电流从节点201流到节点202。例如，如果器件210是齐纳二极管，当在节点101处施加充分高电压时，在齐纳二极管210处发生击穿，并且反向偏置模式下的相关击穿电流迫使节点202到逻辑电压值‘1’，其导致HVDET被设置为‘0’。

图3是根据一些实施例的工艺流程图。第一节点（例如，节点101）通过第一开关（例如，开关MP3）选择性地连接至（310）第二节点。当满足第一预定条件（例如，第一预定条件可以是节点101处的电压不超过预定阈值，诸如，20V）时，第一开关响应于具有预定输入值（例如，‘1’）的输入信号（例如，信号INP）被导通。第一节点通过第二开关（例如，开关MP4）选择性地连接（320）至第三节点（例如，节点103）。当满足第一预定条件时，第二开关响应于不具有预定输入值的输入信号被导通。跨过在第二和第三节点之间连接的负载（例如，电阻器R1）使能（330）电流流动。处理300包括检测（340）第一节点处的电压是否超过预定阈值。如果第一节点处的电压超过预定阈值，则开关中的导通开关被断开（350），以禁止流过负载的电流。

在一些实施例中，装置包括第一开关和第二开关（例如，分别为晶体管MP3和MP4）。第一开关用于响应于具有第一值的第一控制信号（例如，具有逻辑值‘1’的节点106处的电压）将第一节点（例如，节点101）连接至第二节点（例如，节点102），并且用于响应于具有第二值（例如，具有逻辑值‘0’的节点106处的电压）的第一控制信号使第一节点与第二节点断开连接。第二开关被用于响应于具有第一值的第二控制信号（例如，节点107处的电压）将第一节点连接至第三节点（例如，节点103），并且用于响应于具有第二值的第二控制信号使第一节点与第三节点断开连接。在第二和第三节点之间连接负载（例如，电阻器R1）。装置包括连接至第一节点的高电压检测电路（例如，检测电路120）。高电压检测电路被配置成生成指示第一节点处的电压是否超过预定阈值的检测信号（例如，检测信号HVDET）。装置包括第一和第二模块（例如，分别为模块130a和130b），被配置成响应于指示第一节点处的电压超过预定阈值的检测信号，将第一和第二控制信号分别设置为第二值。

在一些实施例中，装置包括第一、第二、以及第三单向传导器件（例如，分别为器件D3、D1、以及D2）、第一、第二、第三、以及第四开关（例如，分别为晶体管MP3、MP4、MN1、以及MN2）、以及控制电路（例如，包括检测电路120和模块130a和130b的电路）。在正电源节点（例如，VDD）和第一节点（例如，节点101）之间连接第一单向传导器件，以允许电流从正电源节点流到第一节点。第一开关用于将第一节点选择性地连接至第二节点（例如，节点102），并且第二开关用于将第一节点选择性地连接至第三节点（例如，节点103）。在第二和第三节点之间连接负载（例如，电阻器R1）。在第二节点和第四节点（例如，节点104）之间连接第二单向传导器件，以允许电流从第二节点流到第四节点。在第三和第五节点（例如，节点105）之间连接第三单向传导器件，以允许电流从第三节点流到第五节点。第三开关用于将第四节点选择性地连接至接地节点，并且第四开关用于将第五节点选择性地连接至接地节点。控制电路被配置成响应于超过预定值的第一节点处的电压，断开所述第一和第二开关中的导通开关。

在一些实施例中，方法包括：通过第一开关（例如，开关MP3）将第一节点（例如，节点101）选择性地连接至第二节点（例如，节点102）。当满足第一预定条件（例如，第一预定条件可以是节点101处的电压不超过诸如20V的预定阈值）时，第一开关响应于具有预定输入值（例如，‘1’）的输入信号（例如，信号INP）被导通。第一节点通过第二开关（例如，开关MP4）被选择性地连接至第三节点（例如，节点103）。当满足第一预定条件时，第二开关响应于不具有预定输入值的输入信号被导通。跨过在第二和第三节点之间连接的负载（例如，电阻器R1）使能电流流动。方法包括：检测第一节点处的电压是否超过预定阈值。如果第一节点处的电压超过预定阈值，则开关中的导通开关被断开，以无效跨过负载的电流流动。

虽然在此示出和描述了实例，但是实施例仍然不限于所示的详情，这是因为多种修改和结构改变可以在权利要求的等同范围和精神内由本领域普通技术人员在此作出。

Claims (17)

1.一种高电压保护装置，包括：

第一开关，用于响应于具有第一值的第一控制信号，将第一节点连接至第二节点，并且用于响应于具有第二值的所述第一控制信号，将所述第一节点与所述第二节点断开；

第二开关，用于响应于具有所述第一值的第二控制信号，将所述第一节点连接至第三节点，并且用于响应于具有所述第二值的所述第二控制信号，将所述第一节点与所述第三节点断开，其中，负载连接在所述第二节点和所述第三节点之间；

连接至所述第一节点的高电压检测电路，其中，所述高电压检测电路被配置成生成标识出所述第一节点处的电压是否超过预定阈值的检测信号；以及

第一模块和第二模块，被配置成响应于标识出所述第一节点处的电压超过所述预定阈值的所述检测信号，分别将所述第一控制信号和所述第二控制信号设置为所述第二值以禁止电流流过所述负载，

其中，所述高电压检测电路包括：

连接在所述第一节点和第四节点之间的电阻器；

连接在所述第四节点和第五节点之间的器件，其中，所述器件被配置成当所述第四节点至所述第五节点的电压差大于第一电压时导通；

一个或多个二极管，用于将电流从所述第五节点单向传导至接地节点，其中，所述一个或多个二极管不包括所述器件；以及

反相器，用于使所述第五节点的逻辑电压值反相。

2.根据权利要求1所述的高电压保护装置，其中：

所述第一开关和所述第二开关分别是第一PMOS晶体管和第二PMOS晶体管；

所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极连接至所述第一节点；

所述第一PMOS晶体管的漏极连接至所述第二节点；

所述第二PMOS晶体管的漏极连接至所述第三节点；并且

所述第一PMOS晶体管的栅极和所述第二PMOS晶体管的栅极被连接为分别接收所述第一控制信号和所述第二控制信号。

3.根据权利要求2所述的高电压保护装置，其中：

所述第一模块包括第一NMOS晶体管，所述第一NMOS晶体管的漏极连接至所述第一PMOS晶体管的栅极；并且

所述第二模块包括第二NMOS晶体管，所述第二NMOS晶体管的漏极连接至所述第二PMOS晶体管的栅极。

4.根据权利要求3所述的高电压保护装置，其中：

所述第一模块进一步包括第三PMOS晶体管，所述第三PMOS晶体管的栅极连接至所述第一PMOS晶体管的栅极，所述第三PMOS晶体管的源极连接至所述第一节点，并且所述第三PMOS晶体管的漏极连接至所述第一NMOS晶体管的漏极；并且

所述第二模块进一步包括第四PMOS晶体管，所述第四PMOS晶体管的栅极连接至所述第二PMOS晶体管的栅极，所述第四PMOS晶体管的源极连接至所述第一节点，并且所述第四PMOS晶体管的漏极连接至所述第二NMOS晶体管的漏极。

5.根据权利要求3所述的高电压保护装置，其中：

所述第一模块进一步包括：第一逻辑电路，所述第一逻辑电路的输出节点连接至所述第一NMOS晶体管的栅极，其中，所述第一逻辑电路被配置成响应于具有第一值的输入信号和标识出所述第一节点处的电压不超过所述预定阈值的所述检测信号，在所述输出节点处提供逻辑高电压值；并且

所述第二模块进一步包括：第二逻辑电路，所述第二逻辑电路的输出节点连接至所述第二NMOS晶体管的栅极，其中，所述第二逻辑电路被配置成响应于具有第二值的输入信号和标识出所述第一节点处的所述电压不超过所述预定阈值的所述检测信号，在所述输出节点处提供逻辑高电压值。

6.根据权利要求1所述的高电压保护装置，进一步包括：

第一单向传导器件，连接在正电源节点和所述第一节点之间，以允许电流从所述正电源节点流到所述第一节点；

第二单向传导器件，连接在所述第二节点和第四节点之间，以允许电流从所述第二节点流到所述第四节点；以及

第三单向传导器件，连接在所述第三节点和第五节点之间，以允许电流从所述第三节点流到所述第五节点。

7.根据权利要求6所述的高电压保护装置，其中，所述第一开关和所述第二开关分别是第一PMOS晶体管和第二PMOS晶体管，所述装置进一步包括：

第三PMOS晶体管，所述第三PMOS晶体管的栅极连接至所述第二PMOS晶体管的栅极，所述第三PMOS晶体管的源极连接至所述第一节点；

第四PMOS晶体管，所述第四PMOS晶体管的栅极连接至所述第一PMOS晶体管的栅极，所述第四PMOS晶体管的源极连接至所述第一节点；

第一NMOS晶体管，所述第一NMOS晶体管的栅极连接至所述第三PMOS晶体管的漏极，所述第一NMOS晶体管的漏极连接至所述第四节点；以及

第二NMOS晶体管，所述第二NMOS晶体管的栅极连接至所述第四PMOS晶体管的漏极，所述第二NMOS晶体管的漏极连接至所述第五节点。

8.一种高电压保护装置，包括：

第一单向传导器件，连接在正电源节点和第一节点之间，以允许电流从所述正电源节点流到所述第一节点；

第一开关，用于将所述第一节点选择性地连接至第二节点；

第二开关，用于将所述第一节点选择性地连接至第三节点，其中，负载连接在所述第二节点和所述第三节点之间；

第二单向传导器件，连接在所述第二节点和第四节点之间，以允许电流从所述第二节点流到所述第四节点；

第三单向传导器件，连接在所述第三节点和第五节点之间，以允许电流从所述第三节点流到所述第五节点；

第三开关，用于将所述第四节点选择性地连接至接地节点；

第四开关，用于将所述第五节点选择性地连接至所述接地节点；以及

控制电路，被配置成响应于所述第一节点处超过预定阈值的电压，将所述第一开关和所述第二开关中闭合的开关断开以禁止电流流过所述负载，

其中，所述高电压检测电路包括：

连接在所述第一节点和第六节点之间的电阻器；

连接在所述第六节点和第七节点之间的器件，其中，所述器件被配置成当所述第六节点与所述第七节点的电压差大于第一电压时导通；

一个或多个二极管，用于将电流从所述第七节点单向传导至所述接地节点，其中，所述一个或多个二极管不包括齐纳二极管；以及

反相器，用于使所述第七节点的逻辑电压值反相。

9.根据权利要求8所述的高电压保护装置，其中，所述装置被配置成，当输入信号具有第一值时，在第一方向上传导电流经过所述负载，并且当所述输入信号具有第二值时，在第二方向上传导电流经过所述负载。

10.根据权利要求8所述的高电压保护装置，其中：

所述第一开关是第一PMOS晶体管，所述第一PMOS晶体管的源极连接至所述第一节点，所述第一PMOS晶体管的漏极连接至所述第二节点；

所述第二开关是第二PMOS晶体管，所述第二PMOS晶体管的源极连接至所述第一节点，所述第二PMOS晶体管的漏极连接至所述第三节点；

所述第三开关是第一NMOS晶体管，所述第一NMOS晶体管的漏极连接至所述第四节点，第一NMOS晶体管的源极连接至所述接地节点；以及

所述第四开关是第二NMOS晶体管，所述第二NMOS晶体管的漏极连接至所述第五节点，所述第二NMOS晶体管的源极连接至所述接地节点。

11.根据权利要求8所述的高电压保护装置，其中，所述控制电路包括连接至所述第一节点的高电压检测电路，其中，所述高电压检测电路被配置成生成标识出所述第一节点处的电压是否超过所述预定阈值的检测信号。

12.根据权利要求11所述的高电压保护装置，其中，所述第一开关和所述第二开关分别是第一PMOS晶体管和第二PMOS晶体管，所述第三开关和所述第四开关分别是第一NMOS晶体管和第二NMOS晶体管，并且所述控制电路进一步包括：

第三NMOS晶体管，所述第三NMOS晶体管的漏极连接至所述第一PMOS晶体管的栅极；以及

第四NMOS晶体管，所述第四NMOS晶体管的漏极连接至所述第二PMOS晶体管的栅极。

13.根据权利要求12所述的高电压保护装置，其中，所述控制电路进一步包括：

第三PMOS晶体管，所述第三PMOS晶体管的栅极连接至所述第一PMOS晶体管的栅极，所述第三PMOS晶体管的源极连接至所述第一节点，所述第三PMOS晶体管的漏极连接至所述第三NMOS晶体管的漏极；以及

第四PMOS晶体管，所述第四PMOS晶体管的栅极连接至所述第二PMOS晶体管的栅极，所述第四PMOS晶体管的源极连接至所述第一节点，所述第四PMOS晶体管的漏极连接至所述第四NMOS晶体管的漏极。

14.根据权利要求12所述的高电压保护装置，其中，所述控制电路进一步包括：

第一逻辑电路，所述第一逻辑电路的输出端连接至所述第三NMOS晶体管的栅极，其中，所述第一逻辑电路被配置成，响应于具有第一值的输入信号和标识出所述第一节点处的电压不超过所述预定阈值的所述检测信号，在所述第一逻辑电路的所述输出端提供逻辑高电压值；以及

第二逻辑电路，所述第二逻辑电路的输出端连接至所述第四NMOS晶体管的栅极，其中，所述第二逻辑电路被配置成，响应于具有第二值的所述输入信号和标识出所述第一节点处的电压不超过所述预定阈值的所述检测信号，在所述第二逻辑电路的所述输出端提供逻辑高电压值。

15.根据权利要求8所述的高电压保护装置，其中，所述第一开关和所述第二开关分别是第一PMOS晶体管和第二PMOS晶体管，并且所述第三开关和所述第四开关分别是第一NMOS晶体管和第二NMOS晶体管，所述装置进一步包括：

第三PMOS晶体管，所述第三PMOS晶体管的栅极连接至所述第二PMOS晶体管的栅极，所述第三PMOS晶体管的源极连接至所述第一节点，所述第三PMOS晶体管的漏极连接至所述第一NMOS晶体管的栅极；

第四PMOS晶体管，所述第四PMOS晶体管的栅极连接至所述第一PMOS晶体管的栅极，所述第四PMOS晶体管的源极连接至所述第一节点，所述第四PMOS晶体管的漏极连接至所述第二NMOS晶体管的栅极。

16.一种高电压保护方法，包括：

通过第一开关将第一节点选择性地连接至第二节点，其中，当满足预定条件时，响应于具有预定输入值的输入信号，闭合所述第一开关；

通过第二开关将所述第一节点选择性地连接至第三节点，其中，当满足所述预定条件时，响应于不具有所述预定输入值的输入信号，闭合所述第二开关；

使电流流过连接在所述第二节点和所述第三节点之间的负载；

检测所述第一节点处的电压是否超过预定阈值，其中，所述预定条件是所述第一节点处的电压不超过所述预定阈值；以及

如果所述第一节点处的电压超过所述预定阈值，则将闭合的开关断开，以禁止电流流过所述负载，

其中，检测包括：

提供连接在所述第一节点和第四节点之间的电阻器；

响应于所述第四节点与第五节点的电压差大于第一电压，通过第一器件将电流从所述第四节点传导至所述第五节点；

通过一个或多个二极管将电流从所述第五节点单向传导至接地节点；以及

使所述第五节点的逻辑电压值反相，以提供标识出所述第一节点处的电压是否超过所述预定阈值的检测信号。

17.根据权利要求16所述的高电压保护方法，进一步包括：

通过第二器件将电流从正电源节点单向传导至所述第一节点；

通过第三器件将电流从所述第二节点单向传导至第六节点；以及

通过第四器件将电流从所述第三节点单向传导至第七节点。