CN104051618B - 电阻式存储器装置与其制造方法 - Google Patents
电阻式存储器装置与其制造方法 Download PDFInfo
- Publication number
- CN104051618B CN104051618B CN201310379907.9A CN201310379907A CN104051618B CN 104051618 B CN104051618 B CN 104051618B CN 201310379907 A CN201310379907 A CN 201310379907A CN 104051618 B CN104051618 B CN 104051618B
- Authority
- CN
- China
- Prior art keywords
- metal oxide
- oxide layer
- metal
- nitrogenous
- hearth electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种电阻式存储器装置结构与其制造方法,制造方法包括以下步骤:提供一底电极,底电极包括一金属;形成一存储层于底电极上;存储层包括一第一层与一第二层,第一层包括金属氧化物,第二层包括含氮的金属氧化物;形成一顶电极于存储层上。
Description
技术领域
本发明是有关于一种存储器装置,且特别是有关于一种具有金属氧化物的可编程存储器装置结构与其制造方法。
背景技术
电阻式随机存取存储器(Resistive Random Access Memory,RRAM)为非易失性存储器装置的新兴技术。某些RRAM技术的特征在于简单的存储单元结构,可扩充并适用于三维阵列(3D array)中。
某些电阻式随机存取存储器技术是以金属氧化物存储材料,例如是过渡金属氧化物形成,通过在集成电路中提供合适程度的电子脉冲(electrical pulses),用以改变电阻使其介于两个或多个稳定的区域,且电阻可随机地读取及写入,用已指示储存数据。
以NiO、TiO2、HfO2与ZrO2所形成的电阻式随机存取存储器已被研究在存储单元中作为存储材料。参见Baek,et al.,“Highly Scalable Non-Volatile Resistive Memoryusing Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses,”IEDMTechnical Digest pp.23.6.1-23.6.4,IEEE International Electron DevicesMeeting2004。这些存储单元通过在一M-I-M结构中施行一非自准(non-self-aligned)工艺所形成,其中M为一贵金属(noble metal),作为电极,I为NiO、TiO2、HfO2与ZrO2其中之一。此M-I-M结构需要许多额外的掩模与图案化程序,用以形成贵金属电极与存储材料,造成存储单元的尺寸变大。
以铜的氧化物(CuxO)所形成的电阻式随机存取存储器也被研究在存储单元中作为存储材料。参见Chen et al.,“Non-Volatile Resistive Switching for AdvancedMemory Applications,”IEDM Technical Digest pp.746-749,IEEE InternationalElectron Devices Meeting2005。CuxO材料是通过热氧化一铜导孔(copper via)所形成,铜导孔作为存储单元的底电极(bottom electrode),存储单元的顶电极(top electrode)是通过沉积与刻蚀一双层Ti/TiN膜所组成。此结构需要许多额外的掩模用以形成顶电极与底电极,造成存储单元的尺寸变大。Chen et al.揭露具有铜的底电极会复杂化存储单元的擦除,因为在擦除期间提供的电场可能将铜离子推入CuxO中。此外,CuxO具有较小的电阻窗(resistance window),其设定(set)到复位(reset)的阻值差异较小,不易分辨设定或复位的状态。
以Cu-WO3所形成的电阻式随机存取存储器也被研究在可编程金属存储单元中作为存储材料。参见Kozicki et al.,“A Low-Power Nonvolatile Switching ElementBased on Copper-Tungsten Oxide Solid Electrolyte,”IEEE Transactions onNanotechnology pp.535-544,Vol.5,No.5,September2006。上述文件揭露使用钨金属制造的开关元件、以氧化钨与光散射(photo-diffused)铜所形成的固态电解质及一铜制顶电极。开关元件是由增长或沉积于钨上的氧化钨、形成于氧化钨上的铜层及光散射至氧化钨中的铜所形成,以形成固态电解质,且铜层可被形成并图案化于固态电解质上,用以作为一顶电极。开关元件通过提供一偏压改变电阻,使铜离子自顶电极进入固态电解质进行电镀,且「顶电极缺少铜离子将造成开关活性无法测量(见Page539,Column1)」。因此,此结构需要一铜制顶电极,包括多种工艺步骤以形成固态电解质,且需要相反极性的偏压使铜离子注入,用以编程与擦除固态电解质。
在制造以氧化钨存储材料所形成的电阻式随机存取存储器中,钨通常被用以作为一导体材料。举例来说可参考美国专利号7,943,920,entitled RESISTIVE MEMORYSTRUCTURE WITH BUFFER LAYER,issued on17May2011。
发明内容
根据本发明,提出一种存储器装置的制造方法,存储器装置包括一含氮的金属氧化物,该方法包括以下步骤:提供一底电极;形成一存储层于底电极上,存储层包括一含氮的金属氧化物;形成一顶电极于含氮的金属氧化物上;底电极包括一过渡金属,且含氮的金属氧化物包括一过渡金属氮氧化物;存储层包括一第一层与一第二层,第一层包括金属氧化物,第二层包括含氮的金属氧化物。
根据本发明,提出一种存储器装置。存储器装置包括一底电极、一存储层以及一顶电极;存储层位于底电极之上,且包括一含氮的金属氧化物;顶电极设置于该含氮的金属氧化物上。
根据本发明,提出一种存储器装置。存储器装置包括一底电极,底电极包括一金属;存储层包括一金属氧化层与一含氮的金属氧化层;金属氧化层为金属表面的氧化物;含氮的金属氧化层位于金属氧化物上。
为了对本发明的上述及其他方面有更佳的了解,下文特举实施例,并配合所附图式,作详细说明如下:
附图说明
图1绘示使用传统方法制造的电阻式存储器装置的简化剖面图。
图2~图6绘示依照本发明实施例的电阻式存储装置的制造方法的各阶段。
图7绘示依照本发明实施例的电阻式存储装置的制造方法的流程图。
图8绘示未经氮化工艺的金属氧化存储单元的电阻对电压函数图形。
图9~图12绘示经历不同氮化工艺的金属氧化存储单元的电阻对电压函数图形。
图13绘示具有本发明实施例的电阻式存储结构的集成电路的简易方块图。
【符号说明】
100、200、600:电阻式随机存取存储器装置
101:集成电路
102、202:半导体衬底
104、108、204、208:绝缘层
106、206:第一导线
110、302:扩散阻隔层
112:金属氧化物存储材料
113:存储器阵列
114:第一电极
115:字线译码器与驱动器
116:字线
118:位线译码器
120:位线
122、126:总线
124:感应放大器与数据输入结构
128:数据输入线
130:其他电路
132:数据输出线
134:控制器
136:偏压安排供电电压与电流源
210:开口
402:金属材料
404:第一绝缘表面
502:金属氧化层
504:含氮的金属氧化层
602:顶电极
702、704、706、708:流程步骤
具体实施方式
以下是对本发明的金属氧化物存储单元与其制造方法做更详细的述叙,并配合图式图1~图13。可以理解的是,以下叙述并非用以限制本发明于特定的实施例,相对地,本发明可以其他的特征、元件、方法以及实施态样施行。
图1绘示部分形成的电阻式随机存取存储器装置100的剖面图,电阻式随机存取存储器装置100具有一金属氧化物存储材料。电阻式随机存取存储器装置100包括备置于一插塞结构中的一第一电极114,插塞结构是对齐于一绝缘层108内的一扩散阻隔层110。第一电极可包括一过渡金属,例如是钨。扩散阻隔层110可为一导电金属氮化物、一金属材料或其混合。电阻式随机存取存储器装置100包括一金属氧化物存储材料112覆盖于第一电极114之上。电阻式随机存取存储器装置100设置于一绝缘层104之上,绝缘层104将电阻式随机存取存储器装置100与半导体衬底102分离。此外,图1也绘示一第一导线106,第一导线106电性连接于第一电极114,用以连接存储单元于控制电路。
形成金属氧化物存储材料112的方法,包括热氧化(thermal oxidation)一第一电极表面。可使用氧气作为氧化剂进行快速热氧化(rapid thermal oxidation,RTO)。在高温条件下,金属氧化物更容易形成为具有最高的氧化态(oxidation state)以及所期望的电阻特性。金属氧化物的形成是至少部分地依赖氧气扩散通过初始形成的金属氧化物。如图所示,最终的金属氧化层具有一凸面或在表面具有一“***”。这样的表面型态可能不被连续的工艺所期待,举例来说,顶电极沉积、光刻刻蚀与其他工艺。以氧化钨作存储材料为例,氧化钨会以不同的氧化态WOx呈现,其中x的范围介于0.5至3。在低工艺温度下(例如低于摄氏500度),氧气通过金属氧化层的扩散速率很低。因此,较低的氧化态WOx(x小于3)或缺少氧的WOx可能会形成于氧化钨与金属钨的界面。这些较低氧化态的氧化钨在氧化钨与金属钨的接口形成漏导电路径(leaky conductive path)。为解决电流漏泄的问题,可利用一形成步骤,提供一正电压至顶电极,且氧气被大量自氧化钨驱动至顶电极与氧化钨的接口之间。此形成步骤可形成高电阻的WO3于顶电极与氧化钨的界面。由此可知若在低温状态下形成氧化钨,则需要一较高的形成电压。此外,由于金属氧化存储材料中的漏导电路径,用于复位电阻比(resistance ratio)的设定电阻(或者自关闭状态电阻至开启状态的电阻比)可能很低,使得装置性能降低。
图2~图6绘示形成具有金属氧化物作为存储材料的RRAM装置的制造方法的各阶段。如图2所示,部分形成的存储装置200包括一半导体衬底202,半导体衬底202可为一单晶硅芯片、一硅上绝缘(silicon-on-insulator,SOI)衬底、一硅锗材料或其他绝缘材料。
自衬底202形成一绝缘层204覆盖衬底202,用以绝缘存储单元。绝缘层204可为氧化硅、氮化硅、一具有氧化硅与氮化硅交替(一般为ONO层)的介电叠层、一高介电层、一低介电层或其他绝缘材料。
一第一导线206形成于绝缘层204之上。第一导线206举例来说可利用一金属材料或一掺杂多晶硅材料(p+或n+)来形成。在各实施例中,第一导线206连接存储单元至控制电路。一第一绝缘层208形成于导电线206上,且一开口210形成于第一绝缘层208内。开口210延伸通过第一绝缘层208并曝露出导电线206的一表面。第一绝缘层208可为氧化硅、氮化硅、一具有氧化硅与氮化硅交替(一般为ONO层)的介电叠层、一高介电层、一低介电层或其他绝缘材料。
图3绘示图2的结构在形成一扩散阻隔层302与一可能的黏着层沿着开口210排列后的结构。扩散阻隔层302可为一导电金属氮化物,包括氮化钛、氮化钨、氮化钽、金属钛或其他金属氮化物。扩散阻隔层302可为一金属,例如是钛。在某些实施例中,扩散阻隔层302可包括一导电金属氮化物覆盖一金属。举例来说,若是钨插塞结构,扩散阻隔层302可包括氮化钛覆盖钛。
图4绘示在如图3的结构沉积一金属材料402填满开口210,用以提供一底电极。金属材料可为一过渡金属,包括:钪、钛、钒、铬、锰、铁、钴、镍、铜、锌、钇、锆、铌、钼、鎝、钌、铑、钯、银、镉、铪、钽及钨等。
金属材料402可以物理气相沉积(physical vapor deposition)、化学气相沉积(chemical vapor deposition)或一混合工艺进行沉积。沉积后的金属材料402可具有一厚度高于一第一绝缘表面404,且金属材料402可用一平面化工艺,例如是化学的机械研磨(chemical mechanical polishing,CMP)或一回蚀(etch back)工艺移除超过第一绝缘表面404的部分。在一些实施例中,底电极可包括超过一种材料填入开口中。在本实施例中,底电极将具有一金属表面。
图5绘示在如图4的结构形成一金属氧化层502于底电极上。金属氧化层可利用一氧化工艺形成于底电极金属材料402上。金属氧化层502可利用一快速热工艺(rapidthermal process),在本实施例中为一快速热氧化(rapid thermal oxidation,RTO)工艺,在一反应腔室中(reaction chamber)利用一氧化气体(oxidizing gas)进行快速热氧化。在各实施例中,氧化气体可为氧气。快速热氧化工艺包括以一增加速率(ramp up rate)将温度提升至一期望温度,并维持该温度一段时间。快速热氧化工艺形成一金属氧化层502于金属材料402上。以钨为例,快速热氧化工艺可以每秒上升10度的速率提升温度,并维持温度于摄氏约470度至800度之间。在某些实施例中,可维持温度于摄氏约470度至480度之间。
接着,将一含氮的金属氧化层504形成于金属氧化层502上。含氮的金属氧化层可以上述的快速热氧化工艺形成,不将芯片自反应腔室移开,维持该温度,引入包括氮气的混合反应气体进入反应腔室至金属氧化层502上。含氮的金属氧化物可为氮氧化物,例如是氮氧化钨。在各实施例中,混合反应气体可包括氧气与氮气。在某些实施例中,快速热氧化工艺形成金属氧化层502的氧气流动速率,可与接续的氮化工艺(nitrogenation process)中形成含氮的金属氧化层504的氧气流动速率相同。依据实施例的不同,在氮化工艺中的氮气流动速率可调整以使存储材料具有期望的电气特性。再次以钨作金属电极材料为例,混合氧气与氮气的反应气体可提供氧气流动速率与氮气流动速率的比约为1:1至8:1。总反应时间,也就是形成金属氧化层502的快速热氧化工艺,与接着形成含氮的金属氧化层504的氮化工艺的时间可为约10秒至1000秒,此反应时间是取决于金属氧化层502与含氮的金属氧化层504的厚度,以及其他的工艺环境因素。随着实施例的不同,快速热氧化工艺与氮化工艺所花费的时间比举例来说可约为1:2。在快速热氧化工艺与氮化工艺中的反应压力,可介于约100托耳(torr)至1000托耳的范围之间。在某些实施例中,反应压力可约为大气压力。其中1托耳=133.3223684帕斯卡,760托耳=1标准大气压。
在一些实施例中,也可只具有含氮的金属氧化层。同样地,在一些实施例中,含氮的金属氧化物中的氮浓度可随着存储材料的厚度而改变。
图6绘示在如图5的结构形成一顶电极602于氮化的金属氧化物上,以形成一RRAM存储单元600。顶电极可通过沉积一具有金属材料的扩散阻隔层而形成。扩散阻隔层可为一导电金属氮化物或一金属或其混合。扩散阻隔层可包括氮化钛、氮化钨、氮化钽、金属钛或其他金属氮化物。扩散阻隔层也可为一导电金属氮化物覆盖一金属,例如是氮化钛覆盖金属钛等。金属材料随不同的实施方式可为钨、铜、铝或其他金属。在其他实施例中,也可使用一掺杂多晶硅(n+型或p+型)作为顶电极,也可不需要扩散阻隔层。
图7绘示一RRAM装置的制造方法的流程图,RRAM装置具有一含氮的金属氧化物覆盖作为存储材料的金属氧化物。制造方法包括以下步骤:
步骤702:沉积一金属材料于一绝缘层中的一内衬(lined)开口,金属材料可为过渡金属,例如是钨。
步骤704:在一快速热氧化工艺中,使用例如是氧气的氧化气体,氧化金属表面,以形成一金属氧化层。此工艺是位于一反应腔室中,反应温度介于约摄氏470度至800度之间,反应压力介于约100托耳至1000托耳。在一些实施例中,反应温度可介于约摄氏470度至480度之间,且反应压力为大气压力。
步骤706:在相同的反应腔室中,通过曝露金属氧化层于一反应气体混合物,形成一含氮的金属氧化层于金属氧化层上,反应气体混合物至少包括氮气。在一些实施例中,反应气体混合物包括氮气与来自快速热氧化工艺之氧气的连续流体。
步骤708:形成一顶电极于至少含氮的金属氧化物表面上。顶电极可为包括一扩散阻隔层的金属材料。在另一实施例中,顶电极可为一多晶硅材料(p+掺杂或n+掺杂)且不具有扩散阻隔层。
含氮的金属氧化物可利用工艺使其具有相较于未经氮化的金属氧化物存储材料更为平坦的表面。更为平坦的表面有利于后续工艺步骤,以增进装置的良率与性能。
此外,具有含氮的金属氧化物存储元件的电阻式存储器装置,相较于只具有金属氧化物为存储元件的电阻式存储器装置,具有较低的形成电压。具有含氮的金属氧化物存储元件的电阻式存储器装置也可于较低的设定(SET)与复位(RESET)电压下进行操作。
存储器装置的一范例是使用金属氧化存储元件。此存储器装置包括一底电极与一顶电极。底电极可设置于一插塞结构(plug structure),插塞结构沿着一扩散阻隔层设置,且底电极可包括一过渡金属,例如是钨。顶电极可为一金属材料、一金属氮化物、一多晶硅或混合材料。包括含氮的金属氧化物的金属氧化存储元件设置于顶电极与底电极之间。金属氧化物可通过热氧化底电极而形成,而含氮的金属氧化物可通过曝露金属氧化物于一包括至少氮气的反应气体中而形成。
图8通过的电阻对电压(RV)图绘示RRAM存储器装置100的电气性质,存储器装置100如图1所绘示,具有氧化钨作为存储材料。存储器装置在约摄氏500度的状态下,利用热氧化一钨电极而形成。存储器装置具有一形成电压(forming voltage)约+3.3伏特,一设定电压(set voltage)约1.8伏特与一复位电压(reset voltage)约+2.5伏特。
图9~图11绘示一具有含氮的氧化钨覆盖氧化钨的RRAM存储器装置的RV图,此RRAM存储器装置如图6所示。存储器装置系于下列工艺条件下制造:
工艺压力:一大气压。
快速热工艺温度设定:以每秒10度增加速率上升。
维持温度:约摄氏500度。
氧气流动速率:在氧化步骤与氮化步骤皆为约16slm(standard liter perminute)。
在氮化步骤中的氮气流动速率:
图9的装置约为16slm,
图10的装置约为4slm,
图11的装置约为2slm。
如图9~图11所示,具有含氮的氧化钨覆盖氧化钨作为存储元件的装置,其形成电压低于只具有氧化钨作为存储元件的装置。举例来说,图9的装置具有形成电压约+2.2伏特。图10的装置具有形成电压约+2伏特。图11的装置具有形成电压约+2.1伏特。这些具有不同氮气流动速率的装置的形成电压大致相同(约+2.0伏特)。
在图9~图11中的装置的设定电压一般来说低于只具有氧化钨作为存储元件的装置的设定电压。图9的装置具有设定电压约-1.3伏特。图10的装置具有设定电压约-1.1伏特。图11的装置具有设定电压约-1.3伏特。
图9~图11的装置的复位电压会改变,但大致上仍具有低于只具有氧化钨作为存储元件的装置的复位电压。图9的装置具有复位电压约+2.2伏特。图10的装置具有复位电压约+1.4伏特。图11的装置具有复位电压约+1.5伏特。
图12绘示一具有含氮的氧化钨覆盖氧化钨的存储器装置的RV图,此存储器装置如图6所示。与图9~图11的装置不同之处,系为在氧化与氮化工艺中,其维持温度为约摄氏470度至480度之间。如图所示,操作电压(形成电压、设定电压与复位电压)大约与图9~图11中相同。因此,具有含氮的氧化钨覆盖氧化钨作为存储元件的存储器装置,可在一较低的温度(摄氏470~480度)下制造,且与在较高温度(约摄氏500度)下制造的存储器装置具有类似的表现(例如形成电压、设定电压与复位电压)。
图13绘示一集成电路101的简易方块图,集成电路101包括一存储器阵列113,存储器阵列113系利用如图6的含氮的金属氧化物电阻式存储单元600所施行。字线译码器115具有读取、设定与复位模式,字线译码器115耦接并电性连接于多条字线116,字线116沿着存储器阵列113的列方向排列。位(栏)译码器118电性连接于多条位线120,位线120存储器阵列113的栏方向排列,用以读取、设定与复位阵列113中的存储器元件26。总线122提供地址至字线译码器与驱动器115及位线译码器118。感应放大器与数据输入结构位于方块124中,包括用于读取、设定与复位模式的电压与/或电流源,感应放大器与数据输入结构124透过数据总线126耦接于位线译码器118。数据透过数据输入线128自集成电路101上的输入/输出端口,或自集成电路101的内部或外部的其他数据源,传送至方块124中的数据输入结构。其他电路130可包含于集成电路101中,例如是一通用处理器(general purposeprocessor)、特殊用途应用电路(special purpose application circuitry)或一透过阵列113提供芯片***功能(system-on-a-chip functionality)的模块的混合。数据透过数据输出线132自方块124中的感测放大器传送至集成电路101上的输入/输出端口,或传送至其他连接于集成电路的数据终端的内部或外部。
在本实施例中的控制器134,利用偏压安排状态机控制偏压安排供电电压与电流源136的提供,例如是读取、编程、擦除、擦除确认、与编程确认电压与/或电流。控制器134可以特殊用途逻辑电路来施行。在另一实施例中,控制器134包括一通用处理器,可于相同的集成电路上执行一计算机程序,以控制装置的操作。在又一实施例中,特殊用途逻辑电路与通用处理器的混合也可用于控制器134的执行。
综上所述,虽然本发明已以实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (19)
1.一种存储器装置的制造方法,包括:
提供一底电极;
形成一存储层于该底电极上,该存储层包括一金属氧化物层及一含氮的金属氧化物层,该含氮的金属氧化物层位于该金属氧化物层上方,一扩散阻隔层包围该底电极及该存储层,且该扩散阻隔层的一部分在该底电极之下;
形成一顶电极于该含氮的金属氧化物层上,且该含氮的金属氧化物层与该顶电极直接接触;
其中,在形成一存储层于该底电极上的步骤中,系在反应腔室中先通过氧化底电极的金属表面形成金属氧化物层,然后将含有氮气的反应气体通入反应腔室至金属氧化物层上,形成含氮的金属氧化物层,金属氧化物层及含氮的金属氧化物层系在同一腔室中形成,并未移出且维持同一温度。
2.根据权利要求1所述的制造方法,其中该底电极包括一过渡金属,且该含氮的金属氧化物包括该过渡金属的一氮氧化物。
3.根据权利要求1所述的制造方法,其中该含氮的金属氧化物通过在一含氮的腔室中进行热氧化而形成。
4.根据权利要求1所述的制造方法,其中该底电极包括一金属,该金属具有一金属表面,且该制造方法包括通过氧化该金属表面形成该存储层,用以形成一金属氧化物于该金属上,以及曝露该金属氧化层于一反应气体,该反应气体包括氮气,用以形成含氮的金属氧化物。
5.根据权利要求4所述的制造方法,其中该金属氧化物通过热氧化该金属表面而形成。
6.根据权利要求5所述的制造方法,其中该热氧化步骤包括在一反应腔室中,使用氧气进行一第一快速热工艺。
7.根据权利要求6所述的制造方法,其中曝露该金属氧化层于该包括氮气的反应气体的步骤,包括一第二快速热工艺,该第二快速热工艺持续该第一快速热工艺的一保温步骤,在该反应腔室中使用氧气与氮气为该反应气体,用以形成该含氮的金属氧化物。
8.根据权利要求7所述的制造方法,其中该第一快速热工艺与该第二快速热工艺各自包括一反应维持温度,该反应维持温度介于摄氏470度至800度之间。
9.根据权利要求7所述的制造方法,其中该第一快速热工艺与该第二快速热工艺各自包括一反应维持温度,该反应维持温度介于摄氏470度至480度之间。
10.根据权利要求7所述的制造方法,其中该第一快速热工艺与该第二快速热工艺各自包括一反应压力,该反应压力介于100托耳(Torr)至1000托耳(Torr)之间。
11.根据权利要求7所述的制造方法,其中该反应气体包括氮气与氧气,氮气的流动速率与氧气的流动速率的比介于1:8至1:1之间。
12.根据权利要求7所述的制造方法,其中该第一快速热工艺的反应时间与该第二快速热工艺的反应时间的比为1:2。
13.根据权利要求1所述的制造方法,其中形成该底电极的步骤包括:
提供一绝缘材料;
在该绝缘材料中形成一开口;
将该开口沿一扩散绝缘层排列;
在该开口中沉积该金属于扩散阻隔层上,以形成该底电极。
14.一种电阻式存储器装置,包括:
一底电极;
一存储层,位于该底电极上,该存储层包括一金属氧化物层及一含氮的金属氧化物层,该含氮的金属氧化物层位于该金属氧化物层上方,一扩散阻隔层包围该底电极及该存储层,且该扩散阻隔层的一部分在该底电极之下;以及
一顶电极,设置于该含氮的金属氧化物上,且该含氮的金属氧化物层与该顶电极直接接触;
其中,该存储层系形成于该底电极上,该形成过程包括:在反应腔室中先通过氧化底电极的金属表面形成金属氧化物层,然后将含有氮气的反应气体通入反应腔室至金属氧化物层上,形成含氮的金属氧化物层,金属氧化物层及含氮的金属氧化物层系在同一腔室中形成,并未移出且维持同一温度。
15.根据权利要求14所述的存储器装置,其中该底电极包括一过渡金属,且该含氮的金属氧化物包括一过渡金属氮氧化物。
16.根据权利要求15所述的存储器装置,其中该过渡金属为钨。
17.根据权利要求14所述的存储器装置,其中该底电极包括一金属,该金属具有一金属表面,且该金属氧化物包括该金属的一氧化物位于该金属表面。
18.一种电阻式存储器装置,包括:
一底电极,包括一过渡金属,该过渡金属具有一金属表面;
一存储层,位于该底电极上,该存储层包括一过渡金属氧化层与一含氮的过渡金属氧化层,该含氮的过渡金属氧化物层位于该过渡金属氧化物层上方,一扩散阻隔层包围该底电极及该存储层,且该扩散阻隔层的一部分在该底电极之下;以及
一顶电极,设置于该含氮的过渡金属氧化层之上,且该含氮的金属氧化物层与该顶电极直接接触;
其中,该存储层系形成于该底电极上,该形成过程包括:在反应腔室中先通过氧化底电极的金属表面形成金属氧化物层,然后将含有氮气的反应气体通入反应腔室至金属氧化物层上,形成含氮的金属氧化物层,金属氧化物层及含氮的金属氧化物层系在同一腔室中形成,并未移出且维持同一温度。
19.根据权利要求18所述的存储器装置,其中该过渡金属为钨。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361778507P | 2013-03-13 | 2013-03-13 | |
US61/778,507 | 2013-03-13 | ||
US13/931,512 US9680095B2 (en) | 2013-03-13 | 2013-06-28 | Resistive RAM and fabrication method |
US13/931,512 | 2013-06-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104051618A CN104051618A (zh) | 2014-09-17 |
CN104051618B true CN104051618B (zh) | 2018-04-06 |
Family
ID=51504220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310379907.9A Active CN104051618B (zh) | 2013-03-13 | 2013-08-28 | 电阻式存储器装置与其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104051618B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160218286A1 (en) | 2015-01-23 | 2016-07-28 | Macronix International Co., Ltd. | Capped contact structure with variable adhesion layer thickness |
CN105990518B (zh) * | 2015-01-29 | 2018-12-07 | 旺宏电子股份有限公司 | 电阻式存储器元件及其制造方法 |
CN106328593B (zh) * | 2015-06-24 | 2019-05-31 | 旺宏电子股份有限公司 | 以金属氧化物作为基底的存储器元件及其制造方法 |
CN106920876B (zh) * | 2015-12-24 | 2019-06-14 | 旺宏电子股份有限公司 | 存储器结构及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102648522A (zh) * | 2009-11-30 | 2012-08-22 | 松下电器产业株式会社 | 非易失性存储元件及其制造方法、以及非易失性存储装置 |
CN102820428A (zh) * | 2012-09-11 | 2012-12-12 | 同济大学 | 一种改进的氧化物薄膜阻变存储器及其改进方法 |
CN102867911A (zh) * | 2011-07-07 | 2013-01-09 | 复旦大学 | 一种电阻型存储器及其制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7186569B2 (en) * | 2002-08-02 | 2007-03-06 | Unity Semiconductor Corporation | Conductive memory stack with sidewall |
US8441060B2 (en) * | 2008-10-01 | 2013-05-14 | Panasonic Corporation | Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element |
US9214628B2 (en) * | 2010-12-03 | 2015-12-15 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same |
-
2013
- 2013-08-28 CN CN201310379907.9A patent/CN104051618B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102648522A (zh) * | 2009-11-30 | 2012-08-22 | 松下电器产业株式会社 | 非易失性存储元件及其制造方法、以及非易失性存储装置 |
CN102867911A (zh) * | 2011-07-07 | 2013-01-09 | 复旦大学 | 一种电阻型存储器及其制备方法 |
CN102820428A (zh) * | 2012-09-11 | 2012-12-12 | 同济大学 | 一种改进的氧化物薄膜阻变存储器及其改进方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104051618A (zh) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI518956B (zh) | 電阻式記憶體裝置與其製造方法 | |
US9444047B2 (en) | Embedded nonvolatile memory elements having resistive switching characteristics | |
US9343673B2 (en) | Method for forming metal oxides and silicides in a memory device | |
KR100672274B1 (ko) | Rram 메모리 셀 전극 | |
CN102484114B (zh) | 非易失性半导体存储装置及其制造方法 | |
US8488362B2 (en) | Graded metal oxide resistance based semiconductor memory device | |
JP6180700B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US9620205B2 (en) | All around electrode for novel 3D RRAM applications | |
US8030635B2 (en) | Polysilicon plug bipolar transistor for phase change memory | |
US20110006278A1 (en) | Variable resistance non-volatile memory device and method for manufacturing the same | |
CN101253608B (zh) | 形成包括不连续存储元件的电子器件的工艺 | |
CN102013456A (zh) | 一种制造存储器元件的方法 | |
CN102222763A (zh) | 一种采用电场增强层的阻变存储器结构及其制备方法 | |
CN104051618B (zh) | 电阻式存储器装置与其制造方法 | |
US9768379B2 (en) | Non volatile resistive memory cell and its method of making | |
TW201126713A (en) | Metal oxide resistance based semiconductor memory device with high work function electrode | |
CN102208532A (zh) | 一种采用电场增强层的阻变存储器及其制备方法 | |
CN102738390A (zh) | 阻变存储器单元及其制造方法 | |
CN110476248A (zh) | 半导体存储元件、半导体存储装置、半导体***和控制方法 | |
TWI396257B (zh) | 包括不連續儲存單元之電子裝置 | |
US11444243B2 (en) | Electronic devices comprising metal oxide materials and related methods and systems | |
KR20100014713A (ko) | 저항 스위칭 금속 산화물을 가진 비휘발성 메모리 소자를 형성하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |